JPS60108936A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は情報処理装置に関し、特にＩ・−ドウエアの誤
動作が生じた場合の再試行の機能を有する情報処理装置
に関する。− 〔従来技術〕 近年、情報処理装置の大規模化が進んでおシ、その結果
として、ハードウェア誤動作の発生する確率が増大し、
その信頼度が低下するという問題が生じている。

この様な問題を解決する為に、ハードウェアによる誤動
作検出回路を随所に設け、ハードウェア誤動作を監視す
ると共に、間欠的なハードウェア誤動作が比較的多いこ
とから、誤動作が発生した場合にはこれを再実行によっ
て救うこと（再試行）が行われている。

従来の再試行は、命令単位に行う方法又はチェ、クポイ
ントを設ける方法で行われている。

命令単位に行う第１の方法は、誤動作検出時点が再試行
可能な範囲か、不可能な範囲かを判断する為の再試行可
能／不可能表示ピットを設け、ある命令を実行する為に
必要な命令アドレス、命令語、オペランド語、その他の
初期情報のうち、前記命令で更新される複数個の情報の
うちの一つを更新すれば再試行可能／不可能表示ピット
に登録し、ハードウェア誤動作の検出時点で前記ビット
を調べ、登録されていなければ再試行を行い、登録され
ていれば再試行を行わないという方法である。

命令単位に行う第２の方法は、命令実行に必要な複数個
の初期情報を保持する退避手段（退避レジスタ）を設け
、命令実行開始以前あるいは命令実行中に前記複数個の
初期情報を退避レジスタに退避して保持し、誤動作が生
じた場合には、退避レジスタに保持している情報の全で
あるいは必要なもめだけを元に戻して、命令の実行の最
初あるいは途中から再試行する方法である。

しかし、命令単位に行う第１の方法には、再試行用の金
物量はごく少なくて済むが、再試行可能となる時間的範
囲が狭いという欠点がある。

また、命令単位に行う第２の方法には、その命令で更新
しなければならない複数個の情報のうちの一つを更新し
た後で誤動作が生じても、あるいは誤動作が更新直前に
生じた為に更新が抑止出来ず、誤ったデータによシ更新
が行われても、更新前の情報が退避レジスタに保持され
ているので再試行が出来、再試行可能な範囲が広いとい
う長所はおるが、再試行の為の金物量が多く必要であシ
、且つ再試行の為の制御が非常に複雑となるという欠点
がある。

一方チェックポイントを設ける第１の方法は、ソフトウ
ェア可視のレジスタ及びメモリに対し退避レジスタを設
け、該情報の更新の一必要性が発生する都度、更新前の
情報を退避レジスタに順次保持し、退避レジスタのオー
バフローを条件にチェ、クポイントを設定し、退避情報
を無効化した後、上記処理を再開する。誤動作が生じた
場合には、退避レジスタに保持している情報の全である
いは必要なものだけを元に戻して、最新のチェックポイ
ントを設定した命令よシ再試行する方法である。

チェックポイントを設ける第２の方法は、スワップ方式
のバッファメモリを使用し、プロセス対応の再試行を行
う方法である。この種の方式として、「特許出願公開昭
５３−７２５４５Ｊにおいては、ソフトウェア可視のレ
ジスタを含む動作環境情報をプロセスの開始以前にメモ
リに格納しておき、曲ｔ＝＋齢り猾憧禮親シ１パンツォ
Ｉｆ門−［・ネ７蘭蒲」ら開始されるプロセスの実行中
、メモリにデータが書き込まれない限シ再試行可能であ
ることを表示するプロセス再試行表示手段を設け、誤動
作なく処理を終了又は中断する時はレジスタの情報をメ
モリ上の前記動作環境情報に退避し、誤動作が生じた場
合には、前記プロセス再試行表示手段を調べ、再試行可
能であればスワップ方式によシ制御されたバッファメモ
リに格納されたデータを全て無効とし、チェックポイン
トである該プロセスの最初から再試行を行うという方法
がとられている。

しかし、チェックポイントを設ける第１の方法には、再
試行可能が時間的範囲がきわめて広いという長所はある
が、再試行の為の金物量が多く必要であシ、且つ再試行
を行う為に変更前のデータを退避する処理が複雑であシ
、高速処理を要求される情報処理装置においてはその制
御が非常に複雑となるという欠点がある。

また、チェ、クポイントを設ける第２の方法には、全給
醤はと（小な？で済み一制御本簡単ではあるが、プロセ
ス実行中にメモリの内容を変更した後は再試行不可能と
なシ、再試行可能となる時間的範囲が狭いという欠点が
あると同時に、スワッグ方式のバッファメモリを具備し
た装置でなければ採用できないという欠点がある。

〔発明の目的〕

本発明の目的は、プロセス実行前の状態を退避しておき
、ブーセス単位の再試行を行わせることによシ従来の欠
点を除、き簡単な制御で従来の再試行方法よシも広い再
試行可能範囲をとることが出来る信頼性の高い情報処理
装置を提供することにある。

〔発明の構成〕

本発明の装置は、プログラムを実行可能な独立の処理単
位に分割したプロセスの動作環境情報と命令とデータと
を格納する記憶手段と、前記プロセスの実行開始時に前
記記憶手段内の動作環境情報を格納する１以上のレジス
タと、前記レジスタに格納された前記動作環境情報のも
とにおける前記プロセスの実行中にハードウェアの誤動
作を検出する誤動作検出手段と、前記プロセスを実行中
に前記記憶手段へデータ又は命令が書き込まれたことを
表示する書込み表示手段と、前記プロセスの実行以前に
前記命令とデータとを退避しておく退避手段とを含み、
前記プロセス実行中に前記誤動作検出手段によシバ−ド
ウエアの誤動作が検出されたとき前記退避手段に退避さ
れた前記命令とデータと前記記憶手段に格納された動作
環境情報とを用い該プロセス実行前の状態を再現し、該
プロセスの最初から再試行をし、前記誤動作検出手段に
よシバ−ドウエアの誤動作が検出されないときは該プロ
セス実行の最後に前記レジスタに格納された動作環境情
報を前記記憶手段に格納するとともに、前記書込み表示
手段が前記記憶手段にデータ又は命令が書き込まれたこ
とを表示しているとき、少なくとも書き込まれた部分を
含むデータ又は命令を前記退避手段に退避させて構成さ
れる。

〔実施例の説明〕

次に本発明について図面を参照して詳細に説明する。

第１図は本発明の一実施例である情報処理装置における
主記憶の構成を示す図である。

本実施例で実行されるプログラムはプロセスと呼ばれる
独立の処理単位に分割されておシ、必要に応じて複数の
プロセス間で同期及びメツセージ交換を行いながら時間
的に多重に処理される。これらのプロセスは全てプロセ
ス名ＪｎＰｎ（ｎは０および自然数〕が付けられておシ
、そのプロセス名ＪｎＰｎｌＣ，ｌ：ｐＪ表及びＰ表を
索引することによシ、第１図に示すようにプロセスコン
トロールブロックを得ることが出来る。このプロセスコ
ントロールブロックは、中央処理装置が持っているプロ
グラム可視のレジスタ及びマスク等の全てを記述する為
のエリアを持ち、前記エリアには、該プロセスコントロ
ールブロック内の命令カウンタによって指定さｎる該プ
ロセスの最初の１命令の実行を開始する時点での各レジ
スタ及びマスク類の値（動作環境情報）を保持している
。これらの情報がプロセスの初期状態を示すことになる
。

１つのプロセスに中央処理装置が与えられ、そのプロセ
スの実行が開始されるとき上記コントロールブロックの
内容を中央処理装置の該当するレジスタに転送し、命令
カウンタで指定された最初の命令から実行を開始し、ま
た、該プロセスの実行を終了又は中断するときはその最
後の命令の実行を完了後、中央処理装置内の情報を再び
主記憶上の当該プロセスコントロールブロックに戻す。

従って、プロセスが中央処理装置を他のプロセスに明は
渡しても、上記プロセスコントロールブロックによっ”
て動作環境情報が保持されているので、プロセスの処理
の連続性が保証される。

又、本実施例では、ページ方式による多重仮想記憶を採
用しておシ、仮想アドレスはベージ査号及びページ内変
位によって表現される。実アドレス変換は第１図に示す
ようにプロセスコントロールブロック内にあるページ表
ポインタから当該プロセス用のページ表を索引すること
にょシ行う。

なお、ページ記述子は本発明の特徴である書込み表示フ
ラグを含み、且つデータを退避するための退避ページを
指示することができる。

第２図は本発明の一実施例を示す要部ブロック図である
。

第２図に於いて演算レジスタ群１は、プログラム可視の
レジスタ（汎用レジスタ群、ペースレジスタ群、科学演
算レジスタ群、命令カウンタ、ページ表ポインタ、スタ
ックポインタ、マスク類）−及び命令の実行に必要なハ
ードウェアのみ可視の演算レジスタ群から成る。また演
算回路群２は命令の実行に必要なアドレス計算１、シフ
ト、加減Ｋ、乗除算等の演算を行う演算回路群から成シ
、命令レジスタ３の指示に従って命令の実行を行う。

命令の実行過程で主記憶６上の情報が必要となると、ア
ドレスレジスタ４に該情報の主記憶６上のアドレスを設
定し、また、主記憶６上の情報を更新する必要が生ずる
と、アドレスレジスタ４に該情報のアドレスを設定する
と共に更新情報を書込データレジスタ５に設定し、それ
ぞれ主記憶６へ読出し／Ｉ！込みのアクセス要求をする
。

誤動作検出回路１１．　１２．　１３．　１４．　１５
および１６けそれぞれ演算レジスタ群１、演算回路群２
、命令レジスダ３、アドレスレジスタ４、書込みデータ
レジスタ５、読出しデータレジスタ７の誤動作を主とし
てパリティチェ、夕方式によシ検出する回路であシ、こ
れらの出力信号あるいは、上記以外の回路の誤動作検出
信号１８によって誤動作の検出が報告されるとフリラグ
フロッグ群から成る誤動作保持回路１７に登録、保持さ
れる。誤動作保持回路１７の誤動作保持回路出力線１９
は、誤動作保持回路１７内のフリラグフロップ全ての論
理和の出力信号線である。

先ず、プロセスの実行中に誤動作が発生せず、正常に処
理され乞ときの動作を説明する。

プログラムは実行を開始する前にオペレーテングシステ
ム（Ｏ８）によって主記憶６に格納されるが、このとき
退避ページにも同じデータが格納される。

さて１つのプロセスに中央処理装置の制御が移シ該プロ
セスの実行を開始するとき、先ず指定されたプロセス名
ＪｎＰｎをもとに、第１図のようにして得られた該プロ
セスのプロセスコントロールブロックを演算レジスタ群
１の指定されたレジスタに読み出す。これは演算レジス
タ群１の中の１つのレジスタによシプロセス名が与えら
れ、演算回路群２によシアドレス計算をし、結果をアド
レスレジスタ４に設定すると共に主記憶６へ読出しの為
のアクセス要求が送出され、主記憶６での読出しが完了
すると該読出しデータを、読出しデータレジスタ７を介
して演算レジスタ群１の献当レジスタに設定される。さ
らに演算回路群２は、読み出したデータのデータ長を読
出しアドレスに加算し、結、１．！ｃアドレスレジスタ
４に設定し、主記憶θからデータを読み出すと共に、該
読出しブータラ演算レジスタ群１の該当Ｙジスタに設定
する。

この動作をプロセスコントロールブロック全てを読み出
す迄繰返す。　。

主記憶６内の１箇のプロセスコントロールブロックを全
て演算レジスタ群１に読み出し終るとそのプロセスの実
行を開始する。演算回路群２は、演算レジスタ群１の中
の命令カウンターレジスタから命令アドレスを読み出し
、ページ表ポインタからページ表のアドレスを読み出す
。さらに演算回路群２は、命令アドレスを構成するペー
ジ番号と読み出されたページ表アドレスとから命令が存
在するページのページ記述子アドレスを計算し、アドレ
スレジスタ４に設定し、主記憶６に読出しのアクセス要
求を出す。読出しデータレジスタ７にページ記述子が読
み出されると該ページ記述子を演算レジスタ群１のアド
レス変換レジスタ（図示していない）に設定する。第３
図はアドレス変換レジスタに設定されたページ記述子の
構成を示し、実行許可フラグ１０１、番込み許可フラグ
１０２、仮想アドレス制御フラグ１０３、書込み表示フ
ラグ１０４、ページアドレス１０５及び退避ページアド
レス１０６よ構成る。さらに演算回路群２は、アドレス
変換レジスタに設定されたページアートレス１０５と命
令アドレスを構成するページ内変位とから命令の実アド
レスを計算し、アドレスレジスタ４に設定し、主記憶６
に読出しのアクセス要求を出す。この様にして読出しデ
ータレジスタ７に命令語が読み出されると該命令語を命
令Ｖジスタ３に設定する。

命令レジスタ３に設定された命令語の指示によυメモリ
アクセスが必要ならば演算回路群２によシそのオペラン
ド語のアドレス計算を行い、結果の仮想アドレスを演算
レジスタ群１の７・−ドウエアによって指定されている
レジスタ（オペランドレジスタ：ハードウェアのみ可視
）に格納すると共に、もし演算の為のオペランド語を主
記憶６から読み出す必要がある時は、前記仮想アドレス
である命令アドレスから笑アドレスをめたのと同じ動作
を行い、実アドレス変換されたオペランド語アドレスを
アドレスレジスタ４に設定し、主記憶６に対して読出し
の為のアクセス要求を送出する。もし、オペランド語ア
ドレスのページ番号とアドレス変換レジスタに設定され
たページ記述子のページ番号が同一であれば、すでに設
定されたページ記述子′を使用し主記憶６からページ記
述子を読み出す動作を省略し処理の高速化を図っている
。命令実行の為のオペランド語が必要ならば主記憶６か
ら読み出され且つ、演算レジスタ群１内で指定されたレ
ジスタから読み出さ１れると、演算回路群２によシ、命
令レジスタ３で指定された演算を実行する。その実行結
果は再び演算レジスタ群ｌ内の命令で指定されたレジス
タに格納されるか、又は書込みデータレジスタ５を介し
、演算レジスタ群１内のオペランドアドレスレジスタに
格納された仮想アドレスを主記憶６に対する読出し要求
と同隊の動作を行い実アドレス変換じ、アドレスレジス
タ４に設定すると共に主記憶６へ書込みの為のアクセス
要求として送出される。さらに主記憶６への書込み動作
では、実アドレス変換動作中にページ記述子内の書込み
表示フラグ１０４を検査し、該ページのデータが書替え
ておらずプ　−ロセス開始時と同じ内容であることを表
示しているときは、アドレス変換レジスタ及び主記憶６
上にある該書込み表示フラグ１０４をセットし、該ペー
ジのデータが書替えられたことを表示する。

この際にして１命令の実行が終了すると、該命令の語長
に従って演算レジスタ群１の内の命令カウンタを更新し
、次の命令の実行に移る。

上記の繰返しで命令を実行しているとき、該プロセスが
実行を終了するか、又は中断することによシ中央処理装
置を他のプロセスに明は渡す場合について説明する。

この場合にはプロセスの実行開始前の状態に保持されて
いる主記憶６上のプロセスコントロールプロ、りに演算
レジスタ群１の中のプロセスコントロールブロックを構
成するレジスタの内容を格納すると共に、第１図に示さ
れるページ表に存在する第３図で示された形式のページ
記述子を全て検査し、該当ページのデータが書替えられ
ていることを書込み表示フラグ１０４が表示していると
きは、ページ記述子内のページアドレス１０５で示され
るページに格納されているデータを退避ページアドレス
１０６で示されるページに移送し、該書込表示フラグ１
０４をリセットする。

この陳にしてプロセスコントロールブロックの、移送及
び書替えられたページの全てについての退避ページへの
移送を完了すると、該プロセスの終了処理又は中断処理
が全て児了し、中央処理装置を他のプロセスに明は渡す
ことができる。

続いて、プロセスの実行中に誤動作を検出し、再試行を
行う動作を説明する。

命令実行中に誤動作検出回路１１．　１２．　１３゜１
４．１５，１６の内いずれかで誤動作を検出したとき、
誤動作保持回路１７に登録され誤動作保持回路出力線１
９を経由して演算回路群２に誤動作の検出を報告する。

報告を受けた演算回路群２は、実行中の処理を中止し再
試行処理を行う。

先ず、演算レジスタ群１の中のページ表ポインタからペ
ージ表をめ、ページ表に存在するページ記述子を全て検
査し、書込み表示フラグ１０４が該当ページのデータは
プロセス実行開始又は再開後に書替えられていることを
表示［７ているとき、該ページ記述子の退避ページアド
レス１０６で示されるページに格納されているデータを
ページアドレス１０５で示されるページに移送し、該書
込み表示フラグ１０４をリセットする。

ここに退避ぺ＝ジアドレス１０６で示されるページに格
納されているデータは、前述のようにプロセス開始時に
オペレーティングシステムによ）ページアドレス１０５
が示されるページと同一のデータがロードされている。

以後ページアドレス１０５で示されるページのデータが
変換された後のプロセスが中断される時には、前述のよ
うに変更されたデータが退避ページアドレス１０６で示
されるページに退避され、プロセスの再開に備えられる
。

次に演算回路群２は、主記憶６上で実行開始前の状態に
保持されている該プロセスの動作環境情報を演算レジス
タ群１に読み出す処理から再開する。

この床にプロセスΩ最初から再試行が可能であるのでき
わめて広い再試行可能範囲をとることができる。さらに
、主記憶６での誤動作において主記憶６の固定エリア故
障のため再試行が不可能であることを誤動作保持回路１
７が示しているときでも、演算回路群２において、オペ
レーティングシステムに割込みを発生し、代替ページの
指定及び退避ページから代替ページのデータ移送を要求
した後、上記再試行と同様の処理を行うことで再試行可
能となる。

一般にチェ、クポイント方式の再試行では、複数のプロ
セス間で同期及びメツセージ交換を行いながら時間的に
多重に処理されているため、再試行を行うと処理が重複
し、プロセスの制御をみだす事が考えられるが、本実施
例では他のプロセスと通信を行った後プロセスの中断処
理を行いチェックポイントを取シ直すことで解決してい
る。

さらに本実施例では、プロセス中断時にメモリ上のデー
タを退避しているが、再開時に退避しても良いし、再試
行処理を誤動作のあった処理装置で行っているが他の正
常なプロセッサで行っても良い事は明らかである。

〔発明の効果〕

本発明には、主記憶部のプロセスを実行開始時の状態に
保持したままプロセスの実行を可能とするように構成す
ることによシ、簡単な制御によシ広範囲の再試行が行え
伺頼度を格段に向上できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例である情報処理装置で実行さ
れるプログラムが主記憶装置に格納されている状態を示
す図、第２図は本発明の一実施例の要部を説明するブロ
ック図、第３図は本発明の一実施例のページ記述子を説
明すＺ図である。 １・・・・・・演算レジスタ群、２・・・・・・演算回
路群、３・・・・・・命令レジスタ、４・・・・・・ア
ドレスレジスメ、５・・・・・・書込データレジスタ、
６・・・・・・主記憶、７・・・・・・読出データレジ
スタ、１１，１２，１３，１４゜１５．１６・・・・・
・誤動作検出回路、１７・・・・・・誤動作保持回路、
−１８・・・・・・誤動作検出信号線、１９・・・・・
・誤動作保持回路出力線、１０１・・・・・・実行許可
フラグ、１０２・・・・・・書込許可フラグ、１０３・
・・・・・仮想アドレス制御フラグ、１０４・・・・・
・書込表示フラグ、１０５・・・・・・ページアドレス
、１０６・・・・・・退避ページアドレス。 ’ｘ　ｆ　図 範　Ｚ　図

Claims (1)

1. 【特許請求の範囲】 プログラムを実行可能な独立の処理単位に分割したプロ
   セスの動作環境情報′と命令とデータとを格納する記憶
   手段と、 前記プロセスの実行開始時に前記記憶手段内の動作環境
   情報を格納する１以上のレジスタと、前記レジスタに格
   納された前記動作環境情報のもとにおける前記プロセス
   の実行中に）・−ドウ。 アの誤動作を検出する誤動作検出手段と、前記プロセス
   を実行中に前記記憶子を完へデータ又は′命令が書き込
   まれたことを表示する書込み表示手段と、 誤動作検出手段によシバ−ドウエアの誤動作が検出され
   たとき前記退避手段に退避された前記命令とデータと前
   記記憶手段に格納された動作環境情報とを用い該プロセ
   ス実行前の状態、を再現し、該プロセスの最初から再試
   行をし、前記誤動作検出手段によシバ−ドウエアの誤動
   作が検出されないときは該プロセス実行の最後に前記レ
   ジスタに格納された動作環境情報を前記記憶手段に格納
   するとともに、前記書込み表示手段が前記記憶手段にデ
   ータ又は命令が書き込まれたことを表示しているとき、
   少なくとも書き込まれた部分を含むデータ又は命令を前
   記退避手段に退避することを特徴とする情報処理装置。