JPH0393311A - 論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 扶術分野 本発明は論理同路に関し、特に複数の３ステートバッフ
ァを含む論理回路に関する。

従来技術 従来、この種の論理同路では虚数の３ステートバンファ
の各出力が単一の信号線によって接続され、次段の回路
に人力されるという溝戊となっている。その従来の論理
同路について第２図を用いて説明する。

第２図は従来の論理同路の回路構成図である。

図において、従来の論理回路は３ステートバッファｌ及
び２と、論理ゲート４とを含んで措成されている。なお
、１０及び１１は人力ＤＩ　ｆ’、４０及び４１は制御
端子である。また、論理ゲート４はインバータである。

制御端子４０及び４１はどちらか一方のみに制御信号が
印加されるものである。よって、３ステートバッファ１
、２は択一的にイネープル状熊となるように制御される
。

うステートバッファ１及び２は、各々３つの出力端子２
０〜２２を有しており、そのうちの出力端子２１のみが
使用されている。そして、出力端子２１同士が接続され
、さらに論理ゲート４に接続されている。

また、３ステートバッファ１は、例えば第３図に示され
ているように、Ｐチャネル！ｕＭＯＳトランジスタ３】
と、Ｎチャネル型ＭＯＳトランジスタ３２と、インバー
タ３３とを含んで構成されているものとする。ただし、
電源電圧の極性によってはトラジスタ３１と３２との位
置が人換わる場合らある。

かかる購或となっているため、この３ステートバッファ
１は制御端子４０に印加される電圧レベルによってイネ
ーブル状態又はハイインピーダンス状態になるのである
。なお、３ステートバッファ２も同様の構戊てあるもの
とする。

第２図に戻り、かかる溝成におい゛Ｃ１３ステートバッ
ファ１、２は一方がイネープル状態、他方がハイインピ
ーダンス状態となり、人力端子１０又は１１の信号を論
理ゲート４に伝達するという動作が行われる。この場合
、イネーブル状態となっている３ステートバッファの出
力端子からみると他方、すなわちハイインピーダンス状
態となっている３ステートバッファ及び当該バッファへ
至るまでの信号線は負荷としてみえる。

ここで、各３ステートバッファの出力端子の出力数は、
３ステートバッファの駆動能力によって最大値が決まる
。しかし、エレクトロマイグレーション（ｅｌｅｃｔｒ
ｏ　ｍｉｇｒａｔｉｏｎ＞等の限界により、信号線１本
あたりについての最大値はある程度決まってしまう。そ
のため、単に各３ステートバッファの駆動能力を上げた
だけでは、出力端子同士を接続できる数は増加しないと
いう欠点がある。

発明の目的 本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的は３ステートバッファの駆動能力
を上げた場合に出力端子同士を接続できる数を増加する
ことができる論理回路を提供することである。

発明の構成 本発明による論理回路は、各々が第１〜第ｎの同一信号
出力を有し、択一的にイネーブル状態となる複数の３ス
テートバッファを含み、前記３ステートバッファの出力
を次段に伝えるようにした論理間路であって、前記３ス
テートバッファの各対応出力同士を共通接続するｎ本の
共通信号線と、それら共通信号線を統合する手段とを設
けたことを特徴とする。

本発明による他の論理回路は、各々が複数の同一信号出
力を有し、択一的にイネーブル状態となる複数の３ステ
ートバッファと、前記３ステートバッファの各々におい
て、前記同一信号出力を全て共通に接続する出力接続手
段と、前記出力接続手段による各信号出力を共通に次段
へ伝達する手段とを含むことを特徴とする。

実施例 以下、図面を用いて本発明の実施例を説明する。

第■図は本発明による論理回路の第１の実施例の回路構
成図であり、第２図と同等ｒ＄分は同一符号により示さ
れている。

図において、本発明の第１の実施例による論理回路は、
第２図における各３ステートバッファの３つの出力端子
の互いに対応する出力端子２０〜２２同士を夫々共通に
接続し、さらにそれらを論理ゲート４によって統合して
いる。なお、論理ゲート４は本例では３人力のナンド同
路である。

つまり、第２図における信号線を複数本にしたため、イ
ネーブル状態となっていろうステートバッファの出力端
子から負荷としてみえるハイインピーダンス状態の３ス
テートバッファまでの各信号線は並列接続されているこ
とになる。よって、信号線の合戊インピーダンスの値は
低くなり、３ステートバッファ３の追加が可能になった
のである。なお、】２は人力端子、４２は制御端子であ
る。

したがって、３３ステートバッフ７の駆動能力を上げた
場合、出力端子同士を接続できる数が増加するのである
。

さらに、第４図を用いて本発明の第２の実施例について
説明する。第４図は本発明の第２の実施例による論理回
路の回路構成図であり、第１図、第２図と同等部分は同
一符号により示されている。

なお、論理ゲート４はインバータてあるものとする。

笛４図では、各３ステートバッファ１〜３の出力端子２
０〜２２がバッファ出力部近傍の接続点Ｓにおいて共通
接続されている。こうすることによって、出力端子同士
が共通に接続されたことになり、駆動能力を上げても出
力端子同士を接続できる数は減少しないのである。

たたし、この場合において、接続点Ｓから論理ゲート４
の人力端子までの配線パターンはエレクトロマイグレー
ション等の限界があるため、従来より太い幅、例えば３
倍の幅にして、信号線インビーグンスを減少させること
が必要となる。

なお、−　ｅｔにエレクトロマイグレーンヨンの限界が
ある場合には配線パターンのすべてを太い幅のものに変
更すれば良いことが知られている。しかし、配線パター
ンを変更するためには集積回路のマスクを変更しなけれ
ばならず、時間的、コスト的にみても得策とはいえない
。そこで、上述した第１の実施例又は第２の実施例のよ
うに接続すればマスクには何ら変更を加えずにエレクト
ロマイグレーション上の問題を簡単に角ゲ決できるので
ある。

発明の効果 以上説明したように本発明は、３ステ−１・バッファの
出力を共通に接続して次段に伝える共通信号線のインピ
ーダンスを減少させ、さらにそれらを統合することによ
り、３ステートバッファの駆動能力を上げれば出力端子
同士を接続できる数が増加するという効果がある。

【図面の簡単な説明】

第ｔ図は本発明の第１の実施例による論理回路の同路構
或図、第２図は従来の論理回路の回路構或図、第３図は
３ステートバッファの内部構成図、第４図は本発明の第
２の実施例による論理回路の回路清成図である。 主要部分の符号の説明 １〜３　・・・　３ステートバッファ ４ 論理ゲ− １・ ２　０〜　２ ２ 出力端子

Claims (2)

【特許請求の範囲】
1. （１）各々が第１〜第ｎの同一信号出力を有し、択一的
   にイネーブル状態となる複数の３ステートバッファを含
   み、前記３ステートバッファの出力を次段に伝えるよう
   にした論理回路であって、前記３ステートバッファの各
   対応出力同士を共通接続するｎ本の共通信号線と、それ
   ら共通信号線を統合する手段とを設けたことを特徴とす
   る論理回路。
2. （２）各々が複数の同一信号出力を有し、択一的にイネ
   ーブル状態となる複数の３ステートバッファと、前記３
   ステートバッファの各々において、前記同一信号出力を
   全て共通に接続する出力接続手段と、前記出力接続手段
   による各信号出力を共通に次段へ伝達する手段とを含む
   ことを特徴とする論理回路。