JP2655609B2 - 入出力回路 - Google Patents
入出力回路Info
- Publication number
- JP2655609B2 JP2655609B2 JP63237702A JP23770288A JP2655609B2 JP 2655609 B2 JP2655609 B2 JP 2655609B2 JP 63237702 A JP63237702 A JP 63237702A JP 23770288 A JP23770288 A JP 23770288A JP 2655609 B2 JP2655609 B2 JP 2655609B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- terminal
- buffer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力回路に関し、特に半導体集積回路の
入出力回路に関する。
入出力回路に関する。
従来、この種の入出力回路では、入出力バッファ部分
を電気的に接続する手段は特にもっていない。
を電気的に接続する手段は特にもっていない。
上述した従来の入出力回路では、入出力バッファ部分
を電気的に接続する手段をもっていないので、入力バッ
ファの入力電圧を評価するためにはある入力端子の入力
電圧を変化させて内部論理部分を動作させ、複数の出力
端子の出力を観測して、その入力バッファの入力電圧を
評価しており、内部の同時動作により入力電圧が決まっ
ているのか、入力バッファの性能により入力電圧が決ま
っているか、判別がつきにくいという欠点がある。
を電気的に接続する手段をもっていないので、入力バッ
ファの入力電圧を評価するためにはある入力端子の入力
電圧を変化させて内部論理部分を動作させ、複数の出力
端子の出力を観測して、その入力バッファの入力電圧を
評価しており、内部の同時動作により入力電圧が決まっ
ているのか、入力バッファの性能により入力電圧が決ま
っているか、判別がつきにくいという欠点がある。
本発明の入出力回路は、テストモードを指示する手段
と、テストモード時に出力端子として割り当てられる第
１の端子と、これらＮ個の入出力端子の夫々に独立して
接続された入力バッファ及び出力バッファとを有する入
出力回路において、前記Ｎ個の入出力端子のうち初段の
入出力端子を除く他の入出力端子の各々に対して論理積
ゲート及び論理和ゲートを設け、前記論理和ゲートは前
記テストモード指示手段からの信号と前段の入力信号を
入力とし、前記論理積ゲートは前記論理和ゲートの出力
と対応する入出力端子に接続された入力バッファの出力
信号を入力としその出力信号を対応する入出力端子の入
力信号とし、前記テストモード指示手段からの信号に応
答して最終段の論理積ゲートの出力を前記第１の端子に
出力する手段を有する。
と、テストモード時に出力端子として割り当てられる第
１の端子と、これらＮ個の入出力端子の夫々に独立して
接続された入力バッファ及び出力バッファとを有する入
出力回路において、前記Ｎ個の入出力端子のうち初段の
入出力端子を除く他の入出力端子の各々に対して論理積
ゲート及び論理和ゲートを設け、前記論理和ゲートは前
記テストモード指示手段からの信号と前段の入力信号を
入力とし、前記論理積ゲートは前記論理和ゲートの出力
と対応する入出力端子に接続された入力バッファの出力
信号を入力としその出力信号を対応する入出力端子の入
力信号とし、前記テストモード指示手段からの信号に応
答して最終段の論理積ゲートの出力を前記第１の端子に
出力する手段を有する。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すものである。101は
入力端子。102〜105は双方向端子。106〜110は、入力バ
ッファ。111〜114はイネーブル付出力バッファ。115〜1
17,119〜120は２入力AND,118,123,124は２入力OR,121は
インバータである。122は、選択回路で、Ｓ入力がＨレ
ベルのときにＢ、Ｓ入力がＬレベルのときにＡを選択す
る機能をもつものとする。
入力端子。102〜105は双方向端子。106〜110は、入力バ
ッファ。111〜114はイネーブル付出力バッファ。115〜1
17,119〜120は２入力AND,118,123,124は２入力OR,121は
インバータである。122は、選択回路で、Ｓ入力がＨレ
ベルのときにＢ、Ｓ入力がＬレベルのときにＡを選択す
る機能をもつものとする。
本実施例は、ｎ個の入出力端子を、双方向端子で実現
している。入力端子101はモードを切替えるための専用
の入力端子で、入力バッファ106の入力に接続されてい
る。入力バッファ106の出力は、インバータ121の入力に
接続されている。双方向端子102は、イネーブル付出力
バッファ111の出力と入力バッファ107の入力に接続され
ている。イネーブル付、出力バッファ111の入力は、内
部論理部分の信号線DO1に接続されている。イネーブル
付出力バッファのイネーブル端子は２入力AND115の出力
に接続されていて、２入力AND115の入力の一方は、イン
バータ121の出力であり、他方は内部論理部分からのコ
ントロール信号DE1である。以上と同様の構成が双方向
端子103,104にも用意されている。また入力バッファ107
の出力は、内部論理部分の信号線DI1の入力となる。２
入力AND119の出力は、内部論理部分の信号線DI2の入力
となる。２入力AND119の入力の一方は、入力バッファ10
8の出力であり、他方は２入力OR123の出力である。２入
力OR123の入力の一方はインバータ121の出力であり、他
方は入力バッファ107の出力である。２入力AND120の出
力は内部論理部分の信号線DI3の入力となる。２入力AND
120の入力の一方は、入力バッファ109の出力であり、他
方は２入力OR124の出力である。２入力OR124の入力の一
方は、インバータ121の出力であり、他方は、２入力AND
119の出力である。双方向端子105は、イネーブル付出力
バッファ114の出力と入力バッファ110の入力に接続され
ている。入力バッファ110の出力は、内部論理部分の信
号線DI4の入力となる。選択回路122のＡ入力は、内部論
理部分の信号線DO4に接続され、Ｂ入力は、２入力AND12
0の出力でありＳ入力は、入力バッファ106の出力であ
り、選択回路122の出力は、イネーブル付出力バッファ1
14の入力に接続する。イネーブル付出力バッファ114の
イネーブル端子は２入力OR118の出力に接続されてい
て、２入力OR118の入力の一方は入力バッファ106の出力
であり、他方は、内部論理部分からのコントロール信号
DE4である。
している。入力端子101はモードを切替えるための専用
の入力端子で、入力バッファ106の入力に接続されてい
る。入力バッファ106の出力は、インバータ121の入力に
接続されている。双方向端子102は、イネーブル付出力
バッファ111の出力と入力バッファ107の入力に接続され
ている。イネーブル付、出力バッファ111の入力は、内
部論理部分の信号線DO1に接続されている。イネーブル
付出力バッファのイネーブル端子は２入力AND115の出力
に接続されていて、２入力AND115の入力の一方は、イン
バータ121の出力であり、他方は内部論理部分からのコ
ントロール信号DE1である。以上と同様の構成が双方向
端子103,104にも用意されている。また入力バッファ107
の出力は、内部論理部分の信号線DI1の入力となる。２
入力AND119の出力は、内部論理部分の信号線DI2の入力
となる。２入力AND119の入力の一方は、入力バッファ10
8の出力であり、他方は２入力OR123の出力である。２入
力OR123の入力の一方はインバータ121の出力であり、他
方は入力バッファ107の出力である。２入力AND120の出
力は内部論理部分の信号線DI3の入力となる。２入力AND
120の入力の一方は、入力バッファ109の出力であり、他
方は２入力OR124の出力である。２入力OR124の入力の一
方は、インバータ121の出力であり、他方は、２入力AND
119の出力である。双方向端子105は、イネーブル付出力
バッファ114の出力と入力バッファ110の入力に接続され
ている。入力バッファ110の出力は、内部論理部分の信
号線DI4の入力となる。選択回路122のＡ入力は、内部論
理部分の信号線DO4に接続され、Ｂ入力は、２入力AND12
0の出力でありＳ入力は、入力バッファ106の出力であ
り、選択回路122の出力は、イネーブル付出力バッファ1
14の入力に接続する。イネーブル付出力バッファ114の
イネーブル端子は２入力OR118の出力に接続されてい
て、２入力OR118の入力の一方は入力バッファ106の出力
であり、他方は、内部論理部分からのコントロール信号
DE4である。
以上の構成において、入力端子101にＬレベルを入力
すると、通常の使用状態となり、双方向端子102,103,10
4,105は内部論理部分からのコントロール信号DE1,DE2,D
E3,DE4によって、入力および出力に切替えられる。イネ
ーブル付出力バッファ114の入力には、内部論理部分か
らの信号線DO4の信号が伝達し、内部論理部分への信号
線DI2,DI3は入力バッファ108,109の信号が伝達する。
すると、通常の使用状態となり、双方向端子102,103,10
4,105は内部論理部分からのコントロール信号DE1,DE2,D
E3,DE4によって、入力および出力に切替えられる。イネ
ーブル付出力バッファ114の入力には、内部論理部分か
らの信号線DO4の信号が伝達し、内部論理部分への信号
線DI2,DI3は入力バッファ108,109の信号が伝達する。
次に、入力端子101にＨレベルを入力すると、入出力
バッファ部分のテストモードに切替わる。双方向端子10
2,103,104は入力に、双方向端子105は、出力になる。こ
こで、双方向端子103,104にＨレベルを入力しておく
と、双方向端子102の入力信号が、双方向端子105に出力
されるので、この端子を観測していれば入力バッファ10
7の入力電圧の特性を評価することができる。また、双
方向端子102,104にＨレベルを入力しておいても双方向
端子103の入力信号が双方向端子105に出力されているの
で、この端子を観測していれば入力バッファ108の入力
電圧の特性を評価することができる。
バッファ部分のテストモードに切替わる。双方向端子10
2,103,104は入力に、双方向端子105は、出力になる。こ
こで、双方向端子103,104にＨレベルを入力しておく
と、双方向端子102の入力信号が、双方向端子105に出力
されるので、この端子を観測していれば入力バッファ10
7の入力電圧の特性を評価することができる。また、双
方向端子102,104にＨレベルを入力しておいても双方向
端子103の入力信号が双方向端子105に出力されているの
で、この端子を観測していれば入力バッファ108の入力
電圧の特性を評価することができる。
このように入力端子101の入力をＨレベルにし、ｎ−
１個の入力端子のうちの評価したい入力端子以外の入力
レベルをＨにすれば、ｎ個目の出力端子で、その入力端
子の入力電圧の特性を評価することができるようになっ
ている。
１個の入力端子のうちの評価したい入力端子以外の入力
レベルをＨにすれば、ｎ個目の出力端子で、その入力端
子の入力電圧の特性を評価することができるようになっ
ている。
以上説明したように本発明は、専用の入力端子の入力
レベルによって通常の使用モードと入出力バッファのテ
ストモードとに切替えることができ、テストモードにな
ったときにはｎ個の入出力端子が存在しているうちのｎ
−１個が、入力端子となり連続して接続され、ｎ個目の
入出力端子が出力端子なり、連続して接続された、ｎ−
１個の入力端子の後段に接続して、入出力バッファ部分
を電気的に接続することにより、内部論理部分の動作と
は関係なく、また、ｎ個目の出力端子を観測しているだ
けでｎ−１個の入力端子の入力電圧の特性を評価するこ
とができる効果がある。
レベルによって通常の使用モードと入出力バッファのテ
ストモードとに切替えることができ、テストモードにな
ったときにはｎ個の入出力端子が存在しているうちのｎ
−１個が、入力端子となり連続して接続され、ｎ個目の
入出力端子が出力端子なり、連続して接続された、ｎ−
１個の入力端子の後段に接続して、入出力バッファ部分
を電気的に接続することにより、内部論理部分の動作と
は関係なく、また、ｎ個目の出力端子を観測しているだ
けでｎ−１個の入力端子の入力電圧の特性を評価するこ
とができる効果がある。
第１図は本発明の一実施例を示す回路図である。 101……入力端子（モード切替用）、102〜105……双方
向端子、111〜114……イネーブル付出力バッファ、106
〜110……入力バッファ、115〜117,119,120……２入力A
ND、118,123,124……２入力OR、122……選択回路。
向端子、111〜114……イネーブル付出力バッファ、106
〜110……入力バッファ、115〜117,119,120……２入力A
ND、118,123,124……２入力OR、122……選択回路。
Claims (1)
- 【請求項１】テストモードを指示する手段と、テストモ
ード時に出力端子として割り当てられる第１の端子と、
前記第１の端子を含むＮ個の入力端子の夫々に独立して
接続された入力バッファ及び出力バッファとを有する入
出力回路において、前記Ｎ個の入出力端子のうち初段の
入出力端子及び前記第１の端子を除く他の入出力端子の
各々に対して論理積ゲート及び論理和ゲートを設け、前
記論理和ゲートは前記テストモード指示手段からの信号
と前段の入力信号を入力とし、前記論理積ゲートは前記
論理和ゲートの出力と対応する入出力端子に接続された
入力バッファの出力信号を入力としその出力信号を次段
の論理和ゲートの入力信号とし、前記テストモード指示
手段からの信号に応答して最終段の論理積ゲートの出力
を前記第１の端子に出力する手段を有することを特徴と
する入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237702A JP2655609B2 (ja) | 1988-09-21 | 1988-09-21 | 入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63237702A JP2655609B2 (ja) | 1988-09-21 | 1988-09-21 | 入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0285779A JPH0285779A (ja) | 1990-03-27 |
| JP2655609B2 true JP2655609B2 (ja) | 1997-09-24 |
Family
ID=17019242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63237702A Expired - Lifetime JP2655609B2 (ja) | 1988-09-21 | 1988-09-21 | 入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655609B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04254777A (ja) * | 1991-02-06 | 1992-09-10 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156983A (ja) * | 1984-08-27 | 1986-03-22 | Toshiba Corp | 半導体装置およびそのテスト方法 |
-
1988
- 1988-09-21 JP JP63237702A patent/JP2655609B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0285779A (ja) | 1990-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0276411A (ja) | チヤネル選択制御信号を利用したマルチプレツクサー出力のイネーブル／デイスエーブル制御装置 | |
| JP2655609B2 (ja) | 入出力回路 | |
| JPS6316710A (ja) | ラツチ回路 | |
| JP2927095B2 (ja) | 半導体集積回路の試験回路 | |
| JPS63215212A (ja) | パルス回路 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPS6028968Y2 (ja) | 出力直接選択型インタフェィス回路 | |
| JPS62132182A (ja) | 試験回路付大規模集積回路 | |
| JPS63209321A (ja) | 大規模集積回路の内部回路切換装置 | |
| JPH0618627A (ja) | テスト回路 | |
| JP2586374B2 (ja) | 加算回路用テスト回路 | |
| JPH04282913A (ja) | バイパス回路内蔵形半導体集積回路 | |
| JPH11166958A (ja) | 半導体集積回路装置 | |
| JPS6072318A (ja) | 論理ｌｓｉ | |
| JPH0427883A (ja) | 集積回路 | |
| JPH0533831B2 (ja) | ||
| JPH0235817A (ja) | バス回路 | |
| JPS58199495A (ja) | デ−タ処理装置 | |
| JPS6298658A (ja) | 集積回路 | |
| JPH05113469A (ja) | 半導体装置 | |
| JPS6235273A (ja) | 出力バツフア試験方式 | |
| KR19990021749A (ko) | 연산논리 장치의 전가산기 | |
| JPH06314967A (ja) | 出力バッファ | |
| JPH05142309A (ja) | 出力切換回路をもつ半導体集積回路 | |
| JPS62293821A (ja) | 論理集積回路 |