JPH0362685A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、インターレースしたテレビジョン信号をノ
ンインターレース信号に変換する走査線数変換装置、お
よび、それを応用したダウンコンバータ装置、ダウンコ
ンバータ装置内蔵の２画面テレビ受像機に係わる。

［従来の技術］ インターレースした入力テレビジョン信号を適宜処理し
て、入力とは異なる走査線数の出力テレビジョン信号を
得る走査線数変換装置は、一般に目的を具体化した各種
装置に包含された形で取り扱われている。このような目
的を具体化した装置としては、例えば、２ｉ１面テレビ
受像機（例えば、日経エレクトロニクス１９８０年４月
１４日号、特公昭５９−３７９１３号公報、特開昭６２
−２６９４８２号公報などを参照〉、ハイビジョン／Ｎ
ＴＳＣダウンコンバータ装置、　（例えば、特願平１−
１２０１２８号参照〉などが上げられる。

これらの装置は、皆、走査線数変換装置を包含している
。このような走査線数変換装置は、包含される装置の使
用目的に応じて構成されるが、入力信号の走査線数より
出力信号の走査線数が少なくなるように構成されるのが
一般的である。

はじめに、このような走査線数変換装置について、従来
技術を説明する。

走査線は、一般に、テレビジョン画面を２次元標本化し
たときの垂直方向標本と解釈することができる。したが
って走査線数を減する操作は、テレビジョン画面の垂直
方向標本化周波数を低減する操作に等しい、このような
操作は、次の２つの構成要素の作用により実現すること
ができる。

すなわち、テレビジョン画面の垂直空間周波数成分を、
低減した垂直方向標本化周波数の１／２以下に制限する
帯域制限フィルタと、走査線を間引いてテレビジョン画
面の垂直方向標本化周波数を低減する走査線間引き回路
である。この作用は、まったく標本化定理に従うもので
あり、動作原理は自明である。

ところで、第２図Ａはインターレース信号の各フィール
ドｆ１．　　ｆ２．　　・・・ごとの走査線位置を示し
ている。同図において、　「０」印は走査線を表してお
り、フィールドごとにその位置が垂直方向に１ライン分
ずれている。また、第２図Ｂはノンインターレース信号
の各フィールドごとの走査線位置を示している。同図に
おいて、　「Ｏ」印、「×」印は走査線を表しており、
　「Ｏ」印はインターレース信号に対応した走査線であ
り、　「×」印はインターレース信号から内挿して適宜
作成された走査線であり、すべてのフィールドで同じ位
置に走査線が存在する。

なお、第２図において、横軸はフィールド周期を単位と
した時間方向を、縦軸は走査線間隔を単位とした垂直方
向を示している。

第３図Ａは、このようなインターレースした信号を入力
し、走査線数を変換する装置の基本的構成を示している
。

入力端子５００に加えられた信号は、垂直空間周波数制
限用ローパスフィルタｆ）０１で帯域制限され、その後
間引き回路５０２に導かれる０間引き回路５０２では、
同図Ｂに示すように走査線の間引きが行なわれて、　「
×ｊ印に対応する走査線信号が出力端子５０３から出力
される。

同図Ｂにおいて、　「○」印は入力信号に対応した走査
線であり、　「×」印は出力信号に対応する走査線であ
る。また、０は垂直空間周波数制限用ローパスフィルタ
のタップ範囲を表わしている。

さて、このような走査線数変換Ｖ＆置に入力されるテレ
ビジョン信号は、インターレースした信号である。した
がって、第３図Ｂに示した、走査線数の減じられた出力
信号もインターレースしている。

ところで、このような信号を出力する走査線数変換装置
を包含する装置では、使用目的に応じて信号をさらに加
工する。

この場合、扱う信号がインターレースしているために、
フィールド判定手段を用いたインターレース順位判定が
必要になることが多い、すなわち、従来技術では、この
ようにインターレースした信号に対してフィールド判定
を行ない、その結果にもとづいて以後の信号処理を行な
うよう構成されている。

以下では、先に掲げた２例について取り上げ、信号の加
工にフィールド判定が必要である理由を説明する。

まず、２画面テレビを例にとって説明する。

２画面テレビの基本的構成は、８軽エレクトロニクス１
９８０年４月１４日号に記載されている。

すなわち、親画面用の映像信号と子画面用の映像信号の
時間差を吸収するための画像メモリを備え、子画面用の
映像信号をその同期にしｋがって画像メモリに書き込み
、親画面用の映像信号の同期にしたがって読み出すこと
で、親画面の所定位置に子画面を表示するように構成さ
れる。

このような構成の２画面テレビには、技術的に２つの問
題がある。従来技術では、これらの問題を解決するため
に、フィールド判定手段を用いている。

これらの問題は、いずれも親画面用の映像信号と子画面
用の映像信号の信号位相が、−船釣に一致していないこ
とにより発生する。

第１に、親画面用の映像信号と子画面用の映像信号のイ
ンターレース間係が一致していない場合、上述した画像
メモリはフィールド単位でｗｌｌｌされるのが一般的で
あるから、表示される子画面のインターレース間係が反
転してしまうという問題（インターレースの不備の問題
）がある。

このようにインターレース間係が反転すると、子画面に
は激しいラインフリッカや２重像妨害等を発生する。

第２に、親画面用の映像信号および子画面用の映像信号
の垂直同期信号位相がある関係を満足していない場合、
上述した画像メモリより子画面用の映像信号の読み出し
途中で、その内容が次のフィールド情報に書き換えられ
てしまい、子画面の上下に異なるフィールドの画像が表
示されてしまうという問題（境界間Ｂ）がある。

このように子画面の上下に異なるフィールドの画像が表
示されると、特に動画像のとき境界線上の走査線がはっ
きり観察され、見苦しい妨害となる。また、境界線の上
下でインターレース間係が反転するから、単に境界線上
の走査線が観察されるのみではなく、上述した第１の問
題も同時に発生する。つまり、境界線の上下のどちらか
一方でのみ正常な画像が得られ、他方ではラインフリッ
カや２重像妨害等を発生する。

これら２つの問題は、２画面テレビの画質を向上するた
めに解決しなければならない基本的な問題であり、フィ
ールド判定手段を用いた解決方法が従来から提案されて
いる。

まず、第１の問題に間しては、親画面用の映像信号およ
び子画面用の映像信号の両方のフィールドを判定し、子
画面用の映像信号のフィールド判定結果にもとづいて、
子画面用の映像信号を画像メモリの定められた領域に書
き込み、一方、親画面用の映像信号のフィールド判定結
果に基づいて、適当な開始位相から子画面用の映像信号
を読み出し、これによって、親画面用の映像信号と子画
面用の映像信号のインターレース間係を一致させること
が提案されている（特公昭５９−３７９１３号公報＃Ｔ
ＩＭ）。

次に、第２の問題に間しては、画像メモリを４つの領域
に分け、第１、第２フイールド用にそれぞれ２領域づつ
割り当て、同一領域内で読み書きを同時にしないように
制御する追い越し防止回路を設け、これによって、画像
メモリより子画面用の映像信号を読み出している途中で
、その内容が次のフィールド情報に書き換えられてしま
う、いわゆる追い越しを防止することが提案されている
（特開昭６２−２６９４８２号公報参照）。

つまり、子画面用の映像信号のフィールド判定結果に基
づいて、この子画面用の映像信号を画像メモリの定めら
れた領域に書き込む、一方、追い越し防止回路は、親画
面用の映像信号のフィールドを判定し、その判定結果と
一致したフィールド情報が書き込まれている２領域のう
ち、先に書き込まれた方から子画面用の映像信号を読み
出す。

これにより、画像メモリの各領域にはファーストイン・
ファーストアウトで読み書きされ、フィールド情報の読
み書きは読み出しが常に先行するので、上述したように
追い越しを防止できる。

以上のように、第１および第２の問題はフィールド判定
手段を用いて、個々には解決されている。

また、第２の問題の解決手法における追い越し防止回路
に、第１の問題の解決手法で示した親画面用の映像信号
と子画面用の映像信号のインターレース関係を一致させ
る制御機能を付加すれば、２つの問題を同時に解決する
ことができる。

このように２画面テレビ技術にとっては、フィールド判
定手段は必要欠くべからざるものである。

次に、ハイビジョン／ＮＴＳＣダウンコンバータ装置を
例にとって説明する。

同装置は、フィールドレート６０．０ＯＨｚで、走査線
数が１フレーム当り１１２５本のインターレースしたハ
イビジョン信号を、フィールトレー）５９．９４Ｈｚで
、走査線数が１フレーム当り５２５本のインターレース
したテレビジョン信号に変換する装置である。

したがって同装置には、２つのポイントがある。

フレームレート変換と走査線数変換である。

このうちフレームレート変換にともなう問題は、先の２
画面テレビの項で説明した親子の位相合わせにともなう
問題と同一であると考えられる。すなわち、追越しによ
る境界問題の発生が予想される。

しかし同問題は、特開昭６２−２６９４８２号公報に述
べられている手法を用いて、フィールド判定手法を応用
して解決することができる。

ただし、現在提供されているダウンコンバータ装置の多
くは、フレームレート変換は行なわれていない、したが
って、将来フレームレート変換を行なった場合に境界問
題が発生することは指摘されてはいるものの、解決すべ
き問題が発生していないというのが現在の実状である。

一方、走査線数変換については、先の特願平ｌ−１２０
１２８号などで具体化されている。

同装置について説明する。同装置は、入力信号に対し、
現在のフィールドが、偶数フィールドか、奇数フィール
ドかを判定するフィールド判定手段と、上記インターレ
ースした映像信号の奇数フィールドおよび偶数フィール
ドの走査線数をそれぞれ５２５本とする走査線数変換手
段と、この変換手段より出力される奇数フィールドおよ
び偶数フィールドの走査線信号の一方の位置を、他方の
位置に合わせる位置あわせ手段を備え、入力信号を１フ
レーム当り５２５本のノンインターレースのテレビジョ
ン信号に変換するよう作用する。

走査線数変換手段から出力される信号はインターレース
した信号であるので、各フィールド毎に走査線位置が異
なる。このため同装置では、フィールド判定した結果に
もとづいて、いずれかのフィールドの走査線位置を他方
に合わせるように作用して、ラインフリッカの発生を防
止するよう構成している。

ここにおいてフィールド判定手段は、同装置にとって、
ラインフリッカの発生を防止するために必要欠くべから
ざる要素のひとつとなっている。

以上、２例について説明してきたように、走査線数変換
装置を包含した装置にあっては、従来技術では、フィー
ルド判定手段は目的達成のための必須の手段として用い
られている。

［発明が解決しようとする課題］ ところで、上述したように構成して、フィールド判定手
段が正しく動作した場合には、走査線数変換装置、およ
びそれらを包含した装置とも問題なく動作し、考えられ
る問題も未然に防止することができる。

しかし、例えば家庭用ＶＴＲからの再生映像信号を用い
た場合など、装置がうまく動作しないことがある。

この原因は、家庭用ＶＴＲの再生映像信号に対し、問題
の解決手法に使用されるフィールド判定手段が誤動作す
ることがあるためである。

このように家庭用ＶＴＲの再生映像信号に対してフィー
ルド判定手段が誤動作するのは、垂直同期信号付近にヘ
ッド切換えに起因するノイズが混入しているためである
。フィールド判定手段は、一般に水平同期信号と垂直同
期信号の位相を比較してフィールド順位を判定するもの
であるから、上述したように垂直同期信号付近にノイズ
が混入すると、フィールド判定動作を誤ることがある。

このような誤動作は、ピクチャーサーチやスロー再生な
どの特殊再生時に、高い確率で生じる。

また、このような誤動作は、家庭用ＶＴＲの再全映像信
号に対してだけでなく、静止画フォトプレーヤやテレビ
ゲーム機からの映像信号に対しても生じる。これらから
の映像信号に対して誤動作をするのは、上述したような
ノイズではなく、出力される映像信号自体がもともとイ
ンターレースしていないためである。

インターレースしていない映像信号に対するフィールド
判定手段の動作は、一般には全く定義できない０例えば
、第１、第２フイールドのいずれか一方の判定出力を出
し続けるか、あるいは、第１、第２フイールドの判定出
力を不規則に出力するか、全く不定である。このような
出力に対して、上述したような第１および第２の問題の
解決手法を用いるときには、問題解決が有効になされる
場合と、そうでない場合が等しい確率で生じる。つまり
、問題解決が有効になされない場合がある。

このようにフィールド判定手段の誤動作を考慮にいれる
と、上述したようなフィールド判定手段に頼った信号処
理には限界がある。

以上に述べたことをまとめると、次のようになる。すな
わち、フィールド判定手段は従来の走査線数変換装置、
および、それを包含する装置では、その使用目的の達成
のための必要欠くことができない必須の手段として用い
られている。しかし、フィールド判定手段は誤動作する
ことがあり、その誤判定は、走査線数変換装置を包含す
る装置の使用目的全体に支障を与えることとなる。それ
らは、例えばラインフリッカの発生などという形であら
れれる。

このような問題は、走査線数変換装置の出力信号をノン
インターレース信号とすることができれば回避できる。

ノンインターレース信号ではもともとフィールドの概念
がなく、したがって走査線数変換装置を包含した装置に
あってもフィールド判定手段を導入する必要がないから
である。

そこで、本発明では、第１に、フィールド判定手段を用
いることなく、ノンインターレース出力信号を得ること
のできる走査線数変換装置を構成するようにする。

そして第２に、同走査ｌａ数変換装置を包含したａｔ置
として、フィールド判定手段を用いる必要のないダウン
コンバータ装置を構成する。

なお、ダウンコンバータ装置内蔵の２画面テレビ受像機
については、従来、該当する考え方が存在していない、
あえてこの受像機を実現しようとすると、ダウンコンバ
ータ装置と、２画面テレビ信号処理回路（前述資料参Ｎ
）の両方を備え、目的に応じてこれらを切り替えるとい
った形の受像機を開発することになる。しかし、このよ
うな構成では共用できない信号処理回路を２Ｍ内蔵する
ため、コストアップが避けられないといった問題があっ
た。

［ｆ！題を解決するための手段］ 上記の課題を解決するための、第１の発明に係る走査線
数変換装置は、入力映像信号の垂直空間周波数成分を帯
域制限するローパスフィルタと、走査線を間引く閏引き
回路と、この間引き回路を入力映像信号の１フレームの
走査線数にもとづいて制御する間引き制御回路とを備え
るものである。

また、第２の発明に係るダウンコンバータ装置は、第１
の発明に係る走査線数変換装置と、信号の書き込み、読
み出しが行なわれると共に、この書き込み、読み出しを
非同期で制御できるフレームメモリと、このフレームメ
モリより１フィールド分の信号の読み出しが完了するま
で当該フィールド部分への書き込みを行なわないように
制御する書き込み制御手段とを備えるものである。

さらに、第３の発明に係るダウンコンバータ装置内蔵の
２画面テレビ受像機は、第１の発明に係る走査線数変換
装置を、信号の書き込み、読み出しが行なわれると共に
、この書き込み、読み出しを非同期で制御できるフレー
ムメモリと、このフレームメモリより１フィールド分の
信号の読み出しが完了するまで当該フィールド部分への
書き込みを行なわないように制御する書き込み制御手段
と、クロック周波数、フレームメモリの書き込み範囲、
読み出し範囲を制御する機能切り替え部とを備えるもの
であって、使用者の必要に応じて、ダウンコンバータ機
能と、２画面テレビ機能を切り替えて使用できるように
構成したものである。

［作　用］ 第１の発明に係る走査線数変換装置では、入力映像信号
がインターレースしているか否かに拘らず、また、その
１フレーム当りの走査線数の如何に拘らず、常にノンイ
ンターレース信号に変換されて出力される。このとき、
入力映像信号は垂直空間周波数成分を帯域制限するロー
パスフィルタにより、空間周波数の帯域制限が行なわれ
、その後、走査線が間引かれる。走査線をどのように間
引くかは、入力映像信号の１フレームの走査線数にもと
づいて制御される。

出力信号は、１フイールドの走査線数が入力映像信号の
１フレームの走査線数の約１　／　２　ｎ、　　または
、約１／３ｎ（ここにｎ゛は自然数）のノンインターレ
ース信号に変換される。

このように、ノンインターレース信号が出力されるので
、以後の操作にも、出力映像信号に対するフィールド判
定手段は不要となる。

また、このような走査線数変換装置を包含した、第２の
発明に係るダウンコンバータ装置では、ノンインターレ
ース変換された信号を扱うことができる。したがって、
フィールド判定手段を用いる必要がなく、同判定手段の
誤動作に係わる問題も未然に回避するよう作用する。

また、ノンインターレース変換された信号をフームメモ
リに書き込み、同フレームメモリより１フィールド分の
読み出しが完了するまで当該フィールド部分への書き込
みは行なわれず、もしその必要が生じたら、他のフィー
ルド部分に書き込まれるようにしたことにより、フレー
ムメモリからの映像信号の読み出し途中で、その内容が
次のフィールド情報に書き換えられてしまい、画面の上
下に異なるフィールドの画像が表示されるという境界問
題（２画面テレビの従来技術の項で説明した現象）が発
生することはない。

つまり、フレームメモリに書き込まれる信号は、常にノ
ンインターレース状となるように制御されるので、フレ
ームメモリの書き込みフィールドと入力映像信号のフィ
ールドを必ずしも一致させる必要がなく、したがって、
境界問題のみを考慮して、書き込みフィールドを切換え
る操作を行なうことが可能となる。

さらに、このようにすることにより、フレームメモリの
読み書きは、各々、非同期で作用する。

したがって、フレームレート変換も新たな付加回路を必
要とせず実現することが可能となる。

最後に第３の発明に係るダウンコンバータ装置内蔵の２
画面テレビ受像機は、第２の発明に係るダウンコンバー
タ装置の機能に加え、クロック周波数、フレームメモリ
の書き込み、読み出し範囲を目的に応じてＩＦＪ御する
よう作用する。これにより、ダウンコンバータ機能に係
る回路を２画面テレビ機能に係る回路と共用することが
可能になる。

［実　施　例］ 以下、第１図を参照しながら、走査線数変換装置および
ダウンコンバータ装置の一実施例について説明する。

また、ダウンコンバータ装置内蔵の２画面テレビ受像機
については、最後に説明する。

第１図において、入力端子１には基準となる映ｔｌ信号
ＳＶｓ、例えばＮＴＳＣ信号が供給される。

この映像信号Ｓｖ■は切換スイッチ２の固定端子ｍに接
続される。

映像信号ＳＶｍは、後述するように、同期分離してダウ
ンコンバータ装置からの信号の出力のタイミング基準に
用いるので、どの様な映像をあられす信号であってもか
まわない。

また、入力端子３には映像信号ＳＶｓ、例えばハイジョ
ン信号が供給される。この映像信号ｓＶＳはＡ／Ｄ変換
器４でディジタル信号に変換されたのち間引き回ｖ！Ｉ
５に供給される。この間引き回路５の動作は間引き制御
回路６によって制御される。

そして、間引き回路５の出力信号は、例えばＲＡＭで構
成されるフレームメモリ７に書き込み信号として供給さ
れる。このフレームメモリ７における書き込み動作は、
書き込み制御回路８によって制御される。

また、入力端子３に供給される映像信号ＳＶｓは同期分
離図＃Ｊ９に供給され、この分離回路９で分離される垂
直間１ｔ１１８号ＷＶＤおよび水平同期信号ＷＨＤは間
引き制御回Ｎ６、書き込み１１１ｍ回路８に供給される
。

また、１０は、例えばＰＬＬ回路をもって構成される書
き込みクロック発生回路であり、この発生回路１０より
出力されるクロックＷＣＫはＡ／Ｄ変換Ｗ４、間引き回
路５、間引き制御回路６に供給される。

上述した間引き回路５では、垂直方向標本化周波数の低
減が行なわれる。この場合、垂直方向に走査線が間引か
れる。なお、標本化周波数を低減する際には、予め低減
した周波数に応じたローパスフィルタが挿入され、ナイ
キスト周波数以上の信号成分が存在しないようにされる
。

間引き回路５では、上述した標本化周波数の低減処理の
他に、走査線信号を補間してノンインターレース信号の
形成処理が行なわれる。

ここで、標本化周波数の低減処理およびノンインターレ
ース信号の形成処理について詳細に説明する。

ここでは、出力信号の１フイールドの走査線数を入力信
号の１フレームの走査ｗＡ数の１／２、ｌ／３．１／４
にする場合を例にとって説明する。

これらを絹み合わせて用いれば、はとんど任意数の走査
線数を実現できる。

また、ここでは、垂直方向の標本化周波数の低減処理と
、ノンインターレースの信号をフィールド判定手段を使
わずに形成する処理にポイントがある。したがって、こ
の２点を中心に説明する。

まず出力信号の１フイールドの走査線数を入力映像信号
の１フレームの走査線数の１／２にする場合について説
明する。

映像信号ＳＶｓの１フイールドのライン数を、便宜上９
０本とすると、出力すべきノンインターレース信号の１
フイールドのライン数は、Ｑｎ÷２Ｘ２＝Ｑｎ　　Ｃ本
］ となる、ここで、　「÷２」は走査線数が１／２となる
ことを、　ｒ×２」はノンインターレース化によってラ
イン数が２倍となること表している。

このように、出力されるべき１フイールドのライン数は
、映像信号ＳＶｓの１フイールドのライン数と等しくな
るので、次のようにノンインターレース化される。

映像信号ＳＶｓの１フレームのライン数が偶数本である
ときには、映像信号ＳＶｓ自体がノンインターレース信
号であると考えられるから、映像信号ＳＶｓのいずれの
フィールドの走査線信号も、そのままノンインターレー
ス信号の各フィールドの走査線信号に割り当てられる。

まに１　　映像信号ＳＶｓの１フレームのライン数が２
ｎ＋１本（ｎは正の整数〉で奇数本であるときには、垂
直同期信号ＷＶＤを１／２分周して得られるフレームパ
ルスを基準に、各フレーム期間で、以下の処理が行なわ
れる。

つまり、映像信号ＳＶｓの最初のｎ本の走査線信号がノ
ンインターレース信号の一方のフィールドの走査線信号
にそのまま割り当てられる。続いて、映像信号ＳＶｓの
残りｎ＋１本の走査線信号が利用されて、上述したｎ本
の走査線と同じ位置に走査線が存在するように補間走査
線信号が形成され、この補間走査線信号がノンインター
レース信号の他方のフィールドの走査線信号に割り当て
られる。

第４図Ａは映像信号ＳＶｓを示しており、　「Ｏ」印は
走査線である。また、同図Ｂはフレームメモリ７に書き
込まれるノンインターレース信号であり、　「×」印は
補間走査線信号による走査線である。

補間走査線信号は、例えば上下のラインの相加平均処理
によって形成される。つまり、フレームパルスを基準に
残りのｎ＋１本のラインでは、第５図Ａに実線で囲んで
示したように２走査線が組み合わせられてそれぞれ１／
２の割合で加算され、これにより補間走査線信号が形成
される。

第５図Ｂは、以上のようにして形成されるノンインター
レース信号を示している。この場合、各走査線の垂直方
向の位置を同図Ａに揃えて書くことで、各走査線の位置
が、映像信号ＳＶｓではどの位置に対応するかを分かり
易くしている。

つまり、ノンインターレース信号の２１の走査線は映像
信号ＳＶｓの９１の位置に、ノンインターレース信号の
Ｑ２の走査線は映像信号ＳＶｓの９３の位置に、以下同
様の位置に対応するように演算処理がされてノンインタ
ーレース信号が形成される。

ところで、上述したようにフレームパルスを基準として
いるが、フレームパルスの位相が反転する場合には、第
６図Ａに示すように、補間走査線信号の形成処理が行な
われ、同図Ｂに示すように、ノンインターレース信号が
形成される。この場合、ノンインターレース信号のＱｌ
の走査線は映像信号ＳＶｓの９２の位置に、ノンインタ
ーレース信号のＱ２の走査線は映像信号ＳＶｓのＱ４の
位置に、以下同様の位置に対応するようになり、第５図
例の場合に比べて１ライン分ずつずれるが、各フィール
ドごとの走査線位置は一定しており、同様にノンインタ
ーレース信号が形成される。

なお、第４図〜第６図では、映像信号ＳＶｓの１フレー
ムのライン数を１１本として説明したが、一般に奇数本
の場合には同様にしてノンインターレース信号が形成さ
れる。

第７図は、上述した処理をするための間引き回路５およ
び間引き制御回路６の具体構成例を示すものである。

同図において、Ａ／Ｄ変換器４からの映像信号ＳＶｓは
切換スイッチ５１ｖのａｍの固定端子に供給される。ま
た、この映像信号ＳＶｓは直接加算器５２ｖに供給され
ると共に、ｌ水平期間の遅延時間を有する遅延素子を構
成するラインメモリ５３ｖを介して加算器５２ｖに供給
される。加算器５２ｖでは２つの信号がそれぞれ１／２
の割合で加算され、その出力信号は補間走査線信号とし
て切換スイッチ５１ｖのｂｗの固定端子に供給される。

また、同期分離回路９からの垂直同期信号ＷｖＤは、例
えばＴフリップフロップ、ゲート回路等で構成されるフ
レーム順位回路６１に供給される。

このフレーム順位回路６１では、垂直同期信号ＷＶＤを
１／２に分周してフレームパルスＷＦＰが形成されると
共に、このフレームパルスＷＦＰが存在するフィールド
であるかどうかを示す信号ＳＦＰが形成される。

フレーム順位回路６１からのフレームパルスＷＦＰは、
例えばカウンタを用いて構成されるライン数計数回路６
２に供給されると共に、この計数回路６２には同期分離
回路９からの水平同期信号ＷＨＤが供給されて、１フレ
ームのライン数が計数される。そして、この計数回路６
２からの１フレームのライン数データはステータス判定
回路６３に供給され、１フレームのライン数が偶数か奇
数かが判定される。

またフレーム順位回路６１からのフレームパルスＷＦＰ
は、例えばカウンタで構成されるラインタイミング表示
回路６４に供給されると共に、このタイミング表示回路
６４には同期分離回路９　ｂ）らの水平同期信号ＷＨＤ
が供給される。そして、このタイミング表示回路６４で
は、現在のラインがフレームパルスＷＦＰから数えて何
本目であるかが計数される。

上述したフレーム順位回路６１からの信号ＳＦＰ、ステ
ータス判定回路６３からの判定信号およびタイミング表
示回路６４からの計数データは、間引き回路５の切換ス
イッチ５１ｖに切り換え制御信号として供給される。

すなわち、切換スイッチ５１ｖは、ｌフレームのライン
数が偶数であるときには、ａ（１１に接続されたままと
される。一方、ｌフレームのライン数が奇数であるとき
には、フレームパルスからｎラインまでの期間はａｌｌ
に接続され、残りのｎ＋１ラインの期間はｂｍに接続さ
れる。

これにより、切換スイッチ５１ｖからは、走査線数が１
／２にされたノンインターレース信号が出力される。

また、間引き制御回路６において、フレーム順位回路６
１からの信号ＳＦＰ、ステータス判定回路６３からの判
定信号およびタイミング表示回路６４からの計数データ
は、ラインアドレス制御回路６５に供給される。そして
、このラインアドレス制御回路６５より書き込み制御回
路８には、ラインアドレスのインクリメント信号ＴＮＣ
が供給される。なお、このインクリメント１言号ＩＮＣ
は、後述するように出力のイネーブル信号ＷＥとしても
供給される。

次に、走査線数が１／３の場合について説明する。

映像信号ＳＶｓの１フイールドのライン数を、便宜上９
０本とすると、出力されるべきノンインターレース信号
の１フイールドのライン数は、Ｑｎ÷３Ｘ２＝２９ｎ　
／３　Ｃ本］ となる。ここで、　「÷３」は走査線数が１／３である
ことを、　「×２」はノンインターレース化によって走
査線数が２倍となることを表している。

このように、出力されるべきｌフィールドのライン数は
、映像信号ＳＶｓの１フイールドのライン数の２７３と
なるので、映像信号ＳＶｓの１フレームのライン数に応
じて、次のようにノンインターレース化される。

映像信号ＳＶｓの１フレームのライン数が偶数本（例え
ば５２６本、６２６本、　１０５０本、　１２５０本な
ど〉であるときには、映像信号ＳＶｓ自体がノンインタ
ーレース信号であると考えられる。この場合は、映像信
号ＳＶｓの各フィールドごとに、３ｎ＋０，３ｎ＋１．
３ｎ千２番目の走査線信号から２本分の走査線信号が形
成され、これがノンインターレース信号の各フィールド
の走査線信号に割り当てられる０例えば、３ラインごと
に、以下の制御が繰り返されて形成される。

第３ｎ＋０番目のラインでは、現在の走査線信号および
ｌライン前の走査線信号が、それぞれ１／２の割合で加
算されてノンインターレース信号の走査線信号が形成さ
れる。

第３０千１番目のラインでは、ノンインターレース信号
の走査線信号は形成されない。

第３ｎ千２番目のラインでは、現在の走査線信号、ｌラ
イン前の走査線信号および２ライン前の走査線信号が、
それぞれ１／４．１／２および１／４の割合で加算され
てノンインターレース信号の走査線信号が形成される。

また、映像信号ＳＶｓの１フレームのライン数が６に＋
３本（ｋは正の整数であり、例えば５２５本、６２７本
、１１２５本など）である場合には、垂直同量信号ＷＶ
Ｄｔｉ：ｌ／２分周して得られるフレームパルスを基準
にして、各フレーム期間で３ラインごとにｉ！１ＩＩＩ
ｊが繰り返されてノンインターレース信号の走査線信号
が形成される。

第８１！ＩＡは映像信号ＳＶｓを示しており、　「○Ｊ
印は走査線である。また、同ｖ！ｉＢは出力されるノン
インターレース信号を示しており、　「×」印は走査線
である。この場合、ノンインターレース信号の各走査線
信号は、すべて映像信号ＳＶｓの複数の走査線信号より
演算されて形成される。

例えば、各フレーム期間で３ラインごとに、以下の制御
が繰り返される。

すなわち、フレームパルスから３ｎ＋Ｏ（０゜３．６．
・・・）番目のラインでは、第９図Ａに破線で囲んで示
した現在の走査線信号および】ライン前の走査線信号が
、それぞれ１／２の割合で加算されてノンインターレー
ス信号の走査線信号が形成される。

また、３ｎ＋１（１，４，７，・・◆）番目のラインで
は、ノンインターレース信号の走査線信号は形成されな
い。

また、３ｎ＋２　（２，５，８，・・・）番目のライン
では、第９図Ａに実線で囲んで示した現在の走査線信号
、１ライン前の走査線信号および２ライン前の走査線信
号が、それぞれ１／４．１／２およびｌ−／４の割合で
加算されてノンインターレース信号の走査線信号が形成
される。

なお、第９図Ａにおいて、　「■Ｃｘ＝Ｏ〜１４）」は
走査線である。

また、第９図Ｂは以上の制御が繰り返されて形成された
ノンインターレース信号を示しており、「×」印は走査
線である。この場合、各走査線の垂直方向の位置を同図
Ａに揃えて書くことで、各走査線の位置が映像信号ＳＶ
ｓではどの位置に対応するかを分かり易くしている。

つまり、ノンインターレース信号の９１の走査線は映像
信号ＳＶｓのＱ２の位置に、ノンインターレース信号の
２２の走査線は映像信号ＳＶｓの１２３′の位置に、以
下同様の位置に対応するように演算処理がされてノンイ
ンターレース信号が形成される。

ところで、上述したようにフレームパルスを基準として
いるが、フレームパルスの位相が反転する場合には、第
１０図Ａに示すように処理が行なわれ、同図Ｂに示すよ
うに、ノンインターレース信号が形成される。この場合
、ノンインターレース信号の２１の走査線は、映像信号
ＳＶｓの９１の位置に、ノンインターレース信号の９２
の走査線は、映像信号ＳＶｓの９２’の位置に、以下同
様の位置に対応するようになり、第９図例の場合に比べ
て２ライン分ずつずれるが、各フィールドごとの走査線
位置は一定しており、同様にノンインターレース信号が
形成される。

なお、第８図〜第１０図では映像信号ＳＶｓの走査線数
を１５本として説明したが、例えば５２５本、６２７本
、１１２５本など、一般に走査線数が６に＋３本の場合
には同様にしてノンインターレース信号が形成される。

また、映像信号ＳＶｓの１フレームのライン数が６に＋
１本（ｋは正の整数であり、例えば５２３本、６２５本
など）である場合には、３ラインごとに制御が繰り返さ
れてノンインターレース信号の走査線信号が形成される
。この場合、垂直同量信号ＷＶＤを１／２分周して得ら
れるフレームパルスが存在するフィールドと存在しない
フィールドでは、その制御が異なるようにされる。

第１１図Ａは映像信号ＳＶｓを示しており、　「Ｏ」印
は走査線である。また、同図Ｂは出力されるノンインタ
ーレース信号を示しており、　「×」印は走査線である
。この場合、ノンインターレース信号の各走査線信号は
、すべて映像信号ＳＶｓの複数の走査線信号より演算さ
れて形成される。

例えば、フレームパルスが存在するフィールドと存在し
ないフィールドでは、３ラインごとに、それぞれ以下の
制御が繰り返される。

すなわち、第１２図Ａにおいて、フィールドｆｌにフレ
ームパルスが存在したとすると、このフィールドｆ１で
は、フレームパルスから３ｎ＋０（０，３，６，・・・
）番目のラインでは、第１２図Ａに実線で囲んで示した
現在の走査線信号、ｌライン前の走査線信号および２ラ
イン前の走査＆！（言号が、それぞれ１／４．１／２お
よび１／４の割合で加算されてノンインターレース信号
の走査線信号が形成される。

また、３ｎ＋１　（１，４，７，・・・）番目のライン
では、ノンインターレース信号の走査線信号は形成され
ない。

また、３ｎ＋２（２，５，８，・◆・）番目のラインで
は、第１２図Ａに破線で囲んで示したｌライン前の走査
線信号および２ライン前の走査線信号が、それぞれ１／
２の割合で加算されてノンインターレース信号の走査線
信号が形成される。

また、フレームパルスが存在しないフィールドｆ２では
、フレームパルスから３ｎ＋０（１２゜１５．１Ｂ、　
　・・・）番目のラインでは、第１２図Ａに破線で囲ん
で示した現在の走査線信号および１ライン前の走査線信
号が、それぞれ１／２の割合で加算されてノンインター
レース信号の走査線信号が形成される。

また、　３ｎ＋１　　（１３，１６，１９，＊　　・　
−）番目のラインでは、ノンインターレース信号の走査
線信号は形成されない。

また、　３ｎ＋２　　（１１，１４，１７，・　・　◆
）番目のラインでは、第１２図Ａに実線で囲んで示した
現在の走査線信号、ｌライン前の走査線信号および２ラ
イン前の走査線信号が、それぞれｌ／４．１／２および
１／４の割合で加算されてノンインターレース信号の走
査線信号が形成される。

なお、第１２図Ａにおいて、　「■（ｘ　＝＝　０〜１
８）」は走査線である。

また、第１２図Ｂは以上の制御が繰り返されて形成され
たノンインターレース信号を示しており、「×」印は走
査線である。この場合、各走査線の垂直方向の位置を同
図Ａに揃えて書くことで、各走査線の位置が映像信号Ｓ
Ｖｓではどの位置に対応するかを分かり易くしている。

つまり、ノンインターレース信号の９１の走査線は映像
信号ＳＶｓの９１′の位置に、ノンインターレース信号
の９２の走査線は映像信号ＳＶｓのＱ３の位置に、以下
同様の位置に対応するように演算処理がされてノンイン
ターレース信号が形成される。

なお、以上の説明では、フレームパルスが存在するフィ
ールドの３ｎ＋１番目のラインでは、ノンインターレー
ス信号の走査線信号は形成されず、３ｎ＋２番目のライ
ンで、１ライン前の走査線信号および２ライン前の走査
線信号よりノンインターレース信号の走査線信号を形成
するようにしているが、これは次のようにしてもよい、
すなわち、３ｎ＋１番目のラインで、現在の走査線信号
および１ライン前の走査線信号よりノンインターレース
信号の走査線信号を形成し、３ｎ＋２番目のラインでは
、ノンインターレース信号の走査線信号を形成しないよ
うにしてもよい。

ところで、フレームパルスの位相が反転する場合には、
第１３図Ａに示す処理が行なわれ、同図Ｂに示すように
、ノンインターレース信号が形成される。この場合、ノ
ンインターレース信号の９１の走査線は、映像信号ＳＶ
ｓの９２の位置に、ノンインターレース信号の９２の走
査線は、映像信号ＳＶｓの９３′の位置に、以下同様の
位置に対応するようになり、第１２図例の場合に比へて
ｌライン分ずつずれるが、各フィールドごとの走査線位
置は一定しており、同様にノンインターレース信号が形
成される。

なお、第１１図〜第１３図では映像信号ＳＶｓの走査線
数を１９本として説明したが、例えば５２３本、６２５
本など、一般に走査線数が６に＋１本の場合には同様に
してノンインターレース信号が形成される。

また、映像信号ＳＶＳの１フレームのライン数が６に＋
５本（ｋは正の整数であり、例えば５２７本、６２３本
なと）である場合には、３ラインごとに制御が繰り返さ
れてノンインターレース信号の走査線信号が形成される
。１フレームのライン数が６に＋１本の場合と同様に、
垂直同期信号ＷＶＤｌｔ１／２分周して得られるフレー
ムパルスが存在するフィールドと存在しないフィールド
では、その制御が異なるようにされる。

第１４図Ａは映像信号ＳｖＳを示しており、　「○」印
は走査線である。また、同図Ｂは出力されるノンインタ
ーレース信号を示しており、　「×」印は走査線である
。この場合、ノンインターレース信号の各走査線信号は
、すべて映像信号ＳｖＳの複数の走査線信号より演算さ
れて形成される。

例えば、フレームパルスが存在するフィールドと存在し
ないフィールドでは、３ラインごとに、それぞれ以下の
制御が繰り返される。

すなわち、第１５図Ａにおいて、フィールドｆ１にフレ
ームパルスが存在したとすると、このフィールドｆ１で
は、フレームパルスから３ｎ＋０（０，３，６，・・・
）番目のラインでは、第１５図Ａに実線で囲んで示した
現在の走査線信号およびｌライン前の走査線信号が、そ
れぞれ１／２の割合で加算されてノンインターレース信
号の走査線信号が形成される。

また、ａ　ｎ　＋　１　（１，４＊　　７＋　　◆◆・
）番目のラインでは、ノンインターレース信号の走査線
信号は形成されない。

また、３ｎ＋２　（２１５，８，・・・）番目のライン
では、第１５図Ａに破線で囲んで示した現在の走査線信
号、１ライン前の走査線信号および２ライン前の走査線
信号が、それぞれ１／４．１／２および１／４の割合で
加算されてノンインターレース信号の走査線信号が形成
される。

また、フレームパルスが存在しないフィールドｆ２では
、フレームパルスから３ｎ＋Ｏ（９，１２，１５，・・
・）番目のラインでは、第１５図Ａに破線で囲んで示し
た現在の走査線信号、ｌライン前の走査線信号および２
ライン前の走査線信号が、それぞれ１／４．１／２およ
び１／４の割合で加算されてノンインターレース信号の
走査線信号が形成される。

また、　３ｎ＋１　　（１０，１３，１６，−−・）番
目のラインでは、ノンインターレース信号の走査線信号
は形成されない。

また、３ｎ＋２（Ｉｆ、　　１４．　　・・・）番目の
ラインでは、第１５１！ＩＡに実線で囲んで示した１ラ
イン前の走査線信号および２ライン前の走査線信号が、
それぞれ１／２の割合で加算されてノンインターレース
信号の走査線信号が形成される。

なお、第１５図Ａにおいて、　「■（ｘ＝０〜１６）」
は走査線である。

また、第１５図Ｂは以上の制御が繰り返されて形成され
にノンインターレース信号を示しており、「×」印は走
査線である。この場合、各走査線の垂直方向の位置を同
図Ａに揃えて書くことで、各走査線の位置が映像信号Ｓ
ｖＳではどの位置に対応するかを分かり易くしている。

つまり、ノンインターレース信号の９１の走査線は映像
信号ＳｖＳの９２の位置に、ノンインターレース信号の
９２の走査線は映像信号ＳＶＳの９３’の位置に、以下
同様の位置に対応するように演算処理がされてノンイン
ターレース信号が形成される。

なお、以上の説明では、フレームパルスが存在しないフ
ィールドの３ｎ＋１番目のラインでは、ノンインターレ
ース信号の走査線信号は形成されず、３ｎ千２番目のラ
インで、ｌライン前の走査線信号および２ライン前の走
査線信号よりノンインターレース信号の走査線信号を形
成するようにしているが、これは次のようにしてもよい
、すなわち、３ｎ＋１＠目のラインで、現在の走査線信
号およびｌライン前の走査線信号よりノンインターレー
ス信号の走査線信号を形成し、３ｎ＋２番目のラインで
は、ノンインターレース信号の走査＆Ｉ傷信号形成しな
いようにしてもよい。

ところで、フレームパルスの位相が反転する場合には、
第１６図Ａに示す処理が行なわれ、同図Ｂに示すように
、ノンインターレース信号が形成される。この場合、ノ
ンインターレース信号の２１の走査線は映像信号ＳｖＳ
の９２’の位置に、ノンインターレース信号の！ｇ２の
走査線は映像信号ＳＶＳのＱ４の位置に、以下同様の位
置に対応するようになり、第１５図例の場合に比べて１
ライン分ずつずれるが、各フィールドごとの走査線位置
は一定しており、同様にノンインターレース信号が形成
される。

なお、第１４図〜第１６図では映像信号ＳｖＳの走査線
数を１７本として説明したが、例えば５２７本、６２３
本など、一般に走査線数が６に＋５本の場合には同様に
してノンインターレース信号が形成される。

第１７図は、上述したように走査線数を１７３にすると
きの処理を行なうための間引き回路５および閏引き制御
回路６の具体構成例を示すものである。

同図において、Ａ／Ｄ変換器４からの映像１８号ＳＶｓ
は１水平期間の遅延時間を有するＭ延素子を構成するラ
インメモリ５４ｖおよび５５ｖの直列回路に供給される
。そして、ラインメモリ５４Ｖおよび５５ｖの出力信号
は加算器５６ｖに供給されて、それぞれ１／２の割合で
加算されたのち切換スイッチ５７ｖのｃｌの固定端子に
供給される。また、Ａ／Ｄ変換変換側４の映像信号ＳＶ
ｓ、ラインメモリ５４ｖの出力信号およびラインメモリ
５５ｖの出力信号は加算Ｂ　５８　ｖに供給されて、そ
れぞれ１／４．１／２および１／４の割合で加算された
のち切換スイッチ５７ｖのｂｗの固定端子に供給される
。さらに、Ａ／Ｄ変換変換側４の映像信号ＳＶｓおよび
ラインメモリ５４ｖの出力信号は加算器５９ｖに供給さ
れて、それぞれ１／２の割合で加算されたのち切換スイ
ッチ５７ｖのａｇ！１の固定端子に供給される。

また、間引き制御回路６のステータス判定回路６３では
、走査線数が、偶数、６に＋１本、６に＋３本および６
に＋５本のいずれに該当するか判定される。すなわち、
ライン数計数回路６２からの１フレームのライン数デー
タよりライン数が偶数であるか判断されると共に、奇数
の場合には６で割った余りが求められる。このステータ
ス判定回路６３はハードウェアでも構成できるが、ＲＯ
Ｍを用いれば簡単に構成できる。

ここで用いるＲＯＭの容量は、通常の走査線本数が５２
５本程度とすると、次のように２にビットとなる。すな
わち、ＲＯＭのアドレスにライン数データを供給すると
１０ビツト必要である。また、ステータスは全部で４通
りであるから２ビツトで表現できる。したがって、 ２　”Ｘ　２　＝　２　Ｋビット である。

また、間引き制御回路６のラインタイミング表示回路６
４では、現在のラインがフレームパルスＷＦＰまたは垂
直同期信号ＷＶＤより何ライン目であるかが計数され、
その値を３で割った余りが出力される。その他は第７図
例と同様に構成される。

そして、フレーム順位回路６１からの信号ＳＦＰ、ステ
ータス判定回路６３からの判定信号およびタイミング表
示回路６４からの出力信号は、間引き回路５の切換スイ
ッチ５７ｖに供給される共にラインアドレス制御回路６
５に供給され、切換スイッチ５７ｖの切り換え制御およ
び信号の出力の可否がｖＪＩｉｌされる。

すなわち、１フレームの走査線数が偶数であるときには
、以下のように制御される。各フィールドのｂａ＋０番
目のラインでは切換スイッチ５７Ｖはａｍに接続される
と共に、ラインアドレス制御回路６５よりインクリメン
ト信号ＩＮＣが出力されて切換スイッチｆ５７ｖからの
信号が出力され、ｂａ＋１番目のラインでは切換スイッ
チ５７ｖは不定とされると共に、ラインアドレス制御回
路６５よりインクリメント信号ＩＮＣは出力されず信号
の出力も禁止され、３ｎ千２番目のラインでは切換スイ
ッチ５７ｖはｂｍに接続されると共に、ラインアドレス
制御回路６５よりインクリメント信号ＩＮＣが出力され
て切換スイッチ５７ｖからの信号が出力される。

また、ｌフレームの走査線数が６に＋１本であるときに
は、以下のように制御される。フレームパルスの存在す
るフィールドであって、フレームパルスからｂａ＋０番
目のラインでは切換スイッチ５７ｖはｂｌに接続される
と共に、ラインアドレス制御回路６５よりインクリメン
ト信号が出力されて切換スイッチ５７ｖからの信号が出
力され、フレームパルスから３ｎ千１番目のラインでは
切換スイッチ５７ｖは不定とされると共に、ラインアド
レス制御回路６５よりインクリメント信号ＩＮＣは出力
されず、信号の出力も禁止され、３ｎ＋２１１目のライ
ンでは切換スイッチ５７ｖはｅｌｌに接続されると共に
、ラインアドレス制御回路６５よりインクリメント信号
ＩＮＣが出力されて切換スイッチ５７ｖからの信号が出
力される。一方、フレームパルスが存在しないフィール
ドであっ゛て、フレームパルスから３ｎ＋０＠目のライ
ンでは切換スイッチ５７ｖはａｌｌに接続されると共に
、ラインアドレス制御回路６５よりインクリメント信号
ＩＮＣが出力されて切換スイッチ５７ｖからの信号が出
力され、フレームパルスから３ｎ千１番目のラインでは
切換スイッチ５７ｖ不定とされると共に、ラインアドレ
ス制御回路６５よりインクリメント信号ＩＮＣは出力さ
れず信号の出力も禁止され、３ｎ＋２８目のラインでは
切換スイッチ５７ｖはｂａに接続されると共に、ライン
アドレス制御回路６５よりインクリメント信号ＩＮＣが
出力されて切換スイッチ５７ｖからの信号が出力される
。

なお、フレームパルスの存在するフィールドでは、つぎ
のように制御されるようにしてもよい。

すなわち、フレームパルスから３ｎ千０番目のラインで
は切換スイッチ５７ｖはｂｌに接続されると共に、ライ
ンアドレス制御回路６５よりインクリメント信号が出力
されて切換スイッチ５７　ｖ　ｂ）らの信号が出力され
、フレームパルスからａｎ＋１番目のラインでは切換ス
イッチ５７ｖはａｌｌに接続されると共に、ラインアド
レス制御回路６５よりインクリメント信号ＩＮＣが出力
されて切換スイッチ５７ｖからの信号が出力され、フレ
ームパルスから３ｎ千２番目のラインでは切換スイッチ
５７ｖは不定とされると共に、ラインアドレス制御回路
６５よりインクリメント信号ＩＮＣは出力されず信号の
出力も禁止される。

また、１フレームの走査線数が６に＋３本であるときに
は、以下のように制御される。フレームパルスからｂａ
＋０番目のラインでは切換スイッチ５７ｖはａｌｌに接
続されると共に、ラインアドレス制御回路６５よりイン
クリメント信号ｌＮＣが出力されて切換スイッチ５７ｖ
からの信号が出力され、フレームパルスから３ｎ＋Ｌｌ
目のラインでは切換スイッチ５７ｖは不定とされると共
に、ラインアドレス制御回路６５よりインクリメント信
号ＩＮＣは出力されず信号の出力も禁止され、３ｎ千２
番目のラインでは切換スイッチ５７ｖはｂｍに接続され
ると共に、ラインアドレス制御回路６５よりインクリメ
ント信号ＩＮＣが出力されて切換スイッチ５７ｖからの
信号が出力される。

また、ｌフレームの走査線が６に＋５本であるときには
、以下のように制御される。フレームパルスの存在する
フィルードであって、フレームパルスから３ｎ＋０番目
のラインでは切換スイッチ５７ｖはａＩｌｌに接続され
ると共に、ラインアドレス制御回路６５よりインクリメ
ント信号が出力されて切換スイッチ５７ｖからの信号が
出力され、フレームパルスから３ｎ千１番目のラインで
は切換スイッチ５７ｖは不定とされると共に、ラインア
ドレス制御回路６５よりインクリメント信号ＩＮＣは出
力されず信号の出力も禁止され、ｂｍ＋２番目のライン
では切換スイッチ５７ｖはｂ＠に接続されると共に、ラ
インアドレス制御回路６５よりインクリメント信号ＩＮ
Ｃが出力されて切換スイッチ５７ｖからの信号が出力さ
れる。一方、フレームパルスが存在しないフィールドで
あって、フレームパルスから３ｎ十〇番目のラインでは
切換スイッチ５７ｖはｂｍに接続されると共に、ライン
アドレス制御回路６５よりインクリメント信号ＩＮＣが
出力されて切換スイッチ５７ｖからの信号が出力され、
フレームパルスから３ｎ千１番目のラインでは切換スイ
ッチ５７ｖζよ不定とされると共に、ラインアドレス制
御回路６５よりインクリメント信号ＩＮＣは出力されず
信号の出力も禁止され、ｂｍ＋２番目のラインでは切換
スイッチ５７ｖはｃｌに接続されると共に、ラインアド
レス制御回路６５よりインクリメント信号ＩＮＣが出力
されて切換スイッチ５７ｖからの信号が出力される。

なお、フレームパルスの存在しないフィールドでは、次
のように制御されるようにしてもよい。

すなわち、フレームパルスから３ｎ＋Ｏ番目のラインで
は切換スイッチ５７ｖはｂ側に接続されると共に、ライ
ンアドレスｉ！１ｌＪ１１回Ｎ６５よりインクリメント
信号ＩＮＣが出力されて切換スイッチ５７ｖからの信号
が出力され、フレームパルスから３ｎ＋１９目のライン
では切換スイッチ５７ｖはａ側に接続されると共に、ラ
インアドレス制御回路６５よりインクリメント信号ＩＮ
Ｃが出力されて切換スイッチ５７ｖからの信号が出力さ
れ、フレームパルスから３ｎ千２番・目のラインでは切
換スイッチ５７ｖは不定とされると共に、ラインアドレ
ス制御回路６５よりインクリメント信号ＩＮＣは出力さ
れず信号の出力が禁止される。

次に、走査線数が１／４の場合について説明する。

この場合には、走査線数が１７２の場合の考え方が応用
できる。すなわち、走査線数を１／２の場合のさらに１
／２とすればよいので、１／２の場合と同様の制御によ
って、−旦ノンインターレース信号が形成されｋのち、
２ラインごとに相加平均処理されて走査線数が１／２と
される。

このように走査線数が１７２のときの処理をするための
間引き回路５および間引き制御回路６は、例えば第７図
例の切換スイッチ５１ｖの後段に、２ラインごとに相加
平均処理をする回路が付加されて構成される。これによ
り、走査線数が１７４の場合にも良好なノンインターレ
ース信号が形成される。

このように、走査線数が１／２の場合と１７４の場合と
では、第７図例の回路を共通に使用することができる。

なお、この走査線数が１／４の場合には、ｌ／２の場合
と同様に、ライン数を直接１／２に間引いてノンインタ
ーレース信号を得るようにしてもよい。

以上述べたように、映像信号ＳＶｓがいかなる信号であ
っても、走査線数が１／２．１／３、ｌ／４であれば、
間引き回路５でノンインターレース信号が形成される。

なお、上述したと同様に構成することにより、走査線数
が１／２ｎ、１／３ｎ　　（ｎは自然数）の関係を満た
す他の場合にも完全なノンインターレース信号を形成す
ることができる。

ところで、上述の制御では、フレームパルスの位相に拘
らず、良好にノンインターレース信号が形成される。こ
れは、制御が偶奇、いずれのフィールドからはじまって
も構わないことを意味している。この結果、書き込み銅
での映像信号ＳＶｓのフィールド判定を行なわなくても
、インターレース信号からノンインターレース信号への
変換をすることができる。

なお、本例のように基準となる映像信号ＳＶｍがＮＴＳ
Ｃ信号で、映像信号ＳＶｓがハイビジョン信号である場
合には、走査線数を１／３にするものが望ましい。それ
は、ＮＴＳＣとハイビジョンのアスペクト比の違いによ
る。

アスペクト比４：３のＮＴＳＣモニタにアスペクト比約
５：　３のハイビジョン画像を横幅を合わせて映出する
と、画面の有効走査線本数は、約３８０本となる。一方
、走査線数を１／３にする走査線数変換装置の機能によ
り、　１フィールド当り走査線数、３７５本のノンイン
ターレース　ハイビジョン信号を作成することができる
。

したがって、走査線数を１／３にするのが望ましい。

第１図に戻って、間引き回＃ｉ５より出力されるノンイ
ンターレース信号の各走査線信号はフレームメモリ７に
書き込まれる。

上述したように、書き込み側では、映像信号ＳＶｓのフ
ィールド判定は行なわれておらず、映像信号ＳＶｓがイ
ンターレース信号である場合に、どちらのフィールドが
フレームメモリ７のどちらのフィールド部分に書き込ま
れるかは定義できない、しかし、間引き回路５の出力信
号自体がノンインターレース化されているので、フレー
ムメモリ７上には、偶奇フィールドの別の概念を持ち込
む必要はなく問題はない。

また、１１は追い越し判定回路である。この追い越し判
定回′＃Ｊ１１では、後述するように書き込み制御回路
８および読み出し制御回路１２からのラインアドレスの
ＭＳＢのデータに基づいて、フレームメモリ７の書き込
み、読み出しが各々どちらのフィールド部分に対してな
されているか調べられ、書き込みフィールドを反転する
反転信号ＩＮＶが出力される。そして、この反転信号Ｉ
ＮＶは書き込み制御回路８に供給され、フレームメモリ
７の同一フィールド部分に対して書き込み、読み出しが
同時に起きないように書き込み側のフィールドが反転制
御される。

書き込み制御回路８には、上述したように同期信号ＷＨ
Ｄ、ＷＶＤの他に、間引き回路５からの書き込みクロッ
クＷＣＫ’　　間引き制御回路６　ｂ）らのラインアド
レスのインクリメントｆ言号ＩＮＣ。

追い越し判定回路１１からの反転信号ＩＮＶが供給され
、これらに基づいてフレームメモリ７の書き込みアドレ
スが形成される。

第１８図は書き込み制御回路８の具体構成例を示す図で
ある。

同図において、書き込みクロック発生回路１０からの書
き込みクロックＷＣＫはカウンタ８１に供給され、この
カウンタ８１には同期分離回路９からの水平同期信号Ｗ
ＨＤがリセット信号として供給される。そして、このカ
ウンタ８１のカウント出力が水平方向アドレスとしてフ
レームメモリ７に供給される。

まｋ、同期分離回路９からの水平同期信号ＷＨＤはカウ
ンタ８２にクロックとして供給されると共に、このカウ
ンタ８２には同期分離回路９からの垂直同期信号ＷＶＤ
がリセット信号として供給される。また、このカウンタ
８２には間引き制御回路６からのインクリメント１言号
ＩＮＣがカウンタイネーブル信号として供給される。そ
して、カウンタ８２のカウント出力のＭＳＢ−１〜ＬＳ
Ｂはラインアドレス（垂直方向アドレス）のＭＳＢ−１
〜ＬＳＢとしてフレームメモリ７に供給される。

また、カウンタ８２のカウント出力のＭＳＢはエクスク
ル−シブオア回路８３の一方の入力端子に供給され、こ
のエクスクル−シブオア回路８３の他方の入力端子には
追い越し判定回路１１からの反転信号ＩＮＶが供給され
る。そして、このエクスクル−シブオア回路８３の出力
信号がラインアドレスのＭＳＢとしてフレームメモリ７
に供給される。

この場合、追い越し制御回路１１より反転信号ＩＮＶが
供給されると、エクスクル−シブオア回路８３の出力信
号、したがってラインアドレスのＭＳＢの状態が反転し
、これにより書き込み側のフィールドが反転される。ま
た、閏引き制御回路６よりインクリメント信号ＩＮＣが
供給されると、カウンタ８２はカウント可能な状態とな
ってラインアドレスがインクリメントされる。このとき
、フレームメモリ７に書き込みイネーブル信号ＷＥが供
給されるので、フレームメモリ７は書き込み可能な状態
となる。

また、カウンタ８２のカウント出力のＭＳＢは追い越し
判定回路１１に供給され、追い越し判定回路１１では、
後述するように読み出しラインアドレスのＭＳＢとの比
較から反転信号ＩＮＶが形成される。

なお、第１８図例の書き込み制御回路８は、フレームメ
モリ７を通常のＲＡＭを用いて構成する場合の例である
が、フレームメモリ７はフィールドメモリ専用のＩＣな
どを用いて構成してもよく、その場合にはより簡単に構
成することができる。

このように書き込み制御回路８で形成される書き込みア
ドレスによって、フレームメモリ７の各々のフィールド
部分には、第１９図に示すようにノンインターレース信
号が書き込まれる。第１９図は、簡単のためｌフィール
ドのライン数が９本の場合を示している。

次に、このようにフレームメモリ７に書き込まれたノン
インターレース信号を、とのように読み出すかについて
説明する。

第１図において、１３はＰＬＬ回路等を用いて構成され
た読み出しクロック発生回路である。このクロック発生
回路１３で発生される読み出しクロックＲＣＫの周波数
は、表示する画面の水平方向の長さに影響する。

この周波数は、ハイビジョン画像とＮＴＳＣテレビジョ
ンモニタのアスペクト比などを考慮して決定される０例
えば、フレームメモリ７の書き込みクロックＷＣＫと同
じ周波数としても良いし、適当な常数倍の周波数であっ
てもよい。ここにおいて、フレームメモリ７は時間軸変
更手段として動作することになり、書き込みと読み出し
が非同期で動作することとなる。

また、フレームメモリ７からの読み出しのために、基準
となる映像信号Ｓｖ■が用いられる。ＳＶｍは、入力端
子１を経て同期分離回路１４に供給され、垂直同期信号
ＲＶＤおよび水平同期信号ＲＨＤが分離される。

また、映像信号ＳｖＩは、切換スイッチ２のＳ側の固定
端子を通してダウンコンバートされたハイビジョン信号
がモニタ受像機１８に加えられない期間、モニタ受像１
１１８に供給されて、その画面をマスクする働きを有す
る。

つまり、上述したように、ダウンコンバートされたハイ
ビジョン信号の走査線は約３７６本しかないから、ＮＴ
ＳＣモニタの走査線数５２５本との差の走査線に相当す
る期間はハイビジョン信号は存在しない、したがって、
この期間だけ、映像信号ＳＶｓによる画像モニタ受像機
１８の画面上に映出され、画面上の不要な部位がマスク
される。

なお、マスク用の信号を別途発生させる場合には、第１
図の入力端子１や同期分離回路１４を取り除き、Ｒ）（
Ｄ％　ＲＶＤを直接発生させるようにしてもかまわない
。

さて、フレームメモリ７からの信号の読み出しは、イン
ターレースで行なっても、ノンインターレースで行なっ
てもかまわない。フレームメモリにはノンインターレー
スで信号が書き込まれているから、ノンインターレース
で信号を読み出す場合はＲＨＤ、ＲＶＤを用いて順番に
信号を読み出すだけでよく複雑な制御は必要としない。

以下、インターレースした１３号を読み出す場合の構成
について説明する。

インターレースした信号を読み出す場合には、同期信号
ＲＶＤ、ＲＨＤはフィールド判定回路１５に供給される
。このフィールド判定回路１５では、同期信号ＲＶＤ、
ＲＨＤの位相に基づいて基準信号Ｓ■−の偶奇フィール
ドの判定が行なわれる。例えば、水平同期信号ＲＨＤお
よび垂直同期信号ＲＶＤの位相が、それぞれ第２０図Ａ
およびＢに示すように一致しているフィールドは奇数フ
ィールドと判定され、一方、水平同期信号ＲＨＤおよび
垂直同期信号ＲＶＤの位相が、同図ＣおよびＤに示すよ
うに１／２水平期間（Ｈ／２）だけずれているフィール
ドは偶数フィールドと判定される。この場合、第２１図
に示すように、偶数フィールドの走査線が、奇数フィー
ルドの同一番目の走査線より上にあるものとする。なお
、第２１図では、１フレームのライン数が９本の場合を
示している。

このフィールド判定回路１５からの判定信号ＦＤは読み
出し制御回路１６に供給される。この読み出し制御回路
１６には同期分離回路１４で分離される同期信号ＲＶＤ
、ＲＨＤが供給されると共に、クロック発生回路１３か
らの読み出しクロックＲＣＫが供給される。そして、こ
れらに基づいてフレームメモリ７の読み出しアドレスが
形成され、フレームメモリ７に書き込まれているノンイ
ンターレース信号が、基準用の映像信号ＳＶｍのインタ
ーレース順位に一致するインターレース信号に変換され
て読み出される。

ここにおいて、フレームメモリ７上には、′１Ｊ４１９
図に示すように、偶数フィールドの第１ラインに相当す
る走査線信号が書き込まれていないことに注意する必要
がある。

すなわち、映像信号ＳＶ−とのインターレース順位を一
致させるためには、奇数フィールドでは第１９ｖ！Ｉの
１．　３．　５．　　◆・・の走査線信号を、偶数フィ
ールドでは第１９図の２．　４．　６．　　・・・の走
査線信号を読み出す必要がある。この場合、フレームメ
モリ７にはノンインターレースｆ言号が２フィールド分
書き込まれているので、どちらのフィールド部分を映像
信号ＳＶ■のどちらのフィールドに割り当てても構わな
い。つまり、フレームメモリ７の２つのフィールド部分
から、交互に映像信号Ｓｖ■のフィールド判定結果にし
たがって、上述したように信号を読み出すようにされる
。

第２２図は読み出し制御回＃１１６の具体構成例を示す
図である。

同図において、読み出しクロック発生回路１３からの読
み出しクロックＲＣＫはカウンタ１６１に供給される。

このカウンタ１６１には同期分離回路１４からの水平同
期信号ＲＨＤが遅延回路１６２を介してリセット信号と
して供給される。そして、このカウンタ１６１のカウン
ト出力は水平方向アドレスとしてフレームメモリ７に供
給される。

この場合、水平同期信号ＲＨＤは、水平位１ｕｙＩ整回
路１６３で設定した時間だけ遅延されたのちカウンタ１
６１に供給されてカウンタ１６１がリセットされる。つ
まり、このリセットタイミングからフレームメモリ７の
水平方向の読み出しが開始され、水平方向の表示開始位
置が決められる。

なお、遅延量は、例えば読み出しクロックＲＣＫの１周
期を単位として調整できるように構成される。ここで、
遅延量が大きくなるほど、画面の表示位置は右側となる
。

また、同期分離回路１４からの水平同期信号ＲＨＤはカ
ウンタ１６４にクロックとして供給される。このカウン
タ１６４には同期分離回路１４からの垂直同期信号ＲＶ
Ｄが遅延回路１６２を介してロード信号として供給され
る。また、フィールド判定回路１５からのフィールド判
定信号ＦＤはカウンタ１６４にロードデータのＬＳＢと
して供給される。なお、ロードデータのその他のビット
は、例えば低レベル“Ｏ”とされる、上述せずも、フィ
ールド判定信号ＦＤは、例えば奇数フィールドのときに
は低レベル“Ｏ”とされ、偶数フィールドのときには高
レベル“１”とされている。そして、カウンタ１Ｂ４の
カウント出力はラインアドレス（垂直方向アドレス）の
ＭＳＢ−１〜ＬＳＢ＋１としてフレームメモリ７に供給
される。

また、フィールド判定回路１５からのフィールド判定信
号ＦＤはインバータ１６６に供給され、このインバータ
１６６の出力信号はラインアドレスのＭＳＢおよびＬＳ
Ｂとしてフレームメモリ７に供給される。

この場合、フィールド判定信号ＦＤに応じてラインアド
レスのＭＳＢの状態が変化するので、映像信号ＳＶｗの
偶奇フィールドに応じて、フレームメモリ７の２つのフ
ィールド部分より交互に読み出しが行なわれる。

また、奇数フィールドの場合には、ラインアドレスの下
位２ビツトは最初「Ｏｌ」となると共にＬＳＢは「ｌ」
に固定されるので、１．　３．　５゜・・・の走査線信
号が順次読み出され、一方、偶数フィールドの場合には
、ラインアドレスの下位２ビツトは最初「１０」となる
と共にＬＳＢは「ＯＪに固定されるので、２．　４．　
６．　　・・・の走査線信号が順次読み出される。

またこの場合、垂直同期信号ＲＶＤは、画面の垂直位置
調整回ＷＪ１６７で設定した時間だけＭ延されたのちカ
ウンタ１Ｂ４に供給されてカウンタ１６４にロードデー
タがロードされる。つまり、このａ−Ｆタイミングから
フレームメモリ７の垂直方向の読み出しが開始され、画
面の垂直方向の表示開始位置が決められる。

また、遅延回路１６２で遅延された水平同期信号ＲＨＤ
はハイビジョン画面長作成回路１６８に供給され、この
作成回路１６８からは、水平同期信号ＲＨＤのタイミン
グより画面を表示する期間だけ、例えば高レベル“１”
となり、その他の期間は低レベル“０”となる信号が出
力される。そして、この作成回路１６８の出力信号はオ
ア回路１６０に供給される。

また、遅延回路１６δで遅延された垂直同期信号ＲＶＤ
はハイビジョン画面高咋成回ｖ８１６９に供給され、こ
の作成回＃ｉＩ　６９からは、垂直同期１８号ＲＶＤの
タイミングより画面を表示する期間だけ、例えば高レベ
ル“１”となり、その他の期間は低レベル“０”となる
信号が出力される。そして、この作成回１１６９の出力
信号はオア回路１６０に供給される。

また、インバータ１６６より出力される読み出しライン
アドレスのＭＳＢは追い越し判定回路１１に供給される
。

上述せずも、追い越し判定回路１１では読み出しライン
アドレスのＭＳＢおよび書き込みラインアドレス（カウ
ンタ８２の出力）のＭＳＢが常に監視され、これらが同
一極性となるときには、書き込みフィールドを反転する
高レベル″】”の反転信号ＩＮＶが出力される。

なお、第２２図例の読み出し制御回路１６は、フレーム
メモリ７として、通常のＲＡＭを用いて構成する場合の
例を示したが、フィールドメモリ専用のＩＣなどを用い
てフレームメモリ７を構成してもよく、その場合にはよ
り簡単な構成とすることができる。

第１図に戻って、上述したようにフレームメモリ７より
読み出されるハイビジョン画面用の映像信号は、Ｄ／Ａ
変換器１７でアナログ信号とされたのち切換スイッチ２
のｓ［１の固定端子に供給される。この切換スイッチ２
には、読み出し制御回路１６のオア回路１６０の出力信
号が切り換え制御信号として供給される。そして、この
切換スイッチ２は、オア回路１６０の出力信号が高レベ
ル“１″であるときにはｓｌｌに接続され、一方低レベ
ル“０”であるときにはｍ＠に接続される。上述したよ
うに、オア回路１６０の出力信号は、ハイビジョン画面
の表示期間で高レベル゛ＩＩ＋”となり、この期間のみ
切換スイッチ２は５ｉｌｌに接続され、基準となる映像
信号Ｓｖ膳に、フレームメモリ７より読み出されるハイ
ビジョン画面用の映像信号が挿入される。

また、切換スイッチ２の出力信号はモニタ受像機１８に
供給される。ここにおいて、基準用の映像信号ＳＶｍに
挿入される映像信号により、ハイビジョン画像がＮＴＳ
Ｃ画面に切り替わって良好に表示される。

なお、モニタ受像機１日は、現行のテレビジョン受像機
は勿論、ＩＤＴＶやＥＤＴＶ　（例えば、日経エレクト
ロニクス１９８６年９月８日号、次期家電の柱として期
待の高まるディジタル技術を使った高解像度テレビなど
を参照）などに対応するものであってもよい、この場合
は、さきに述べたように、ＲＨＤ、ＲＶＤを用いてノン
インターレースで信号を読み出しモニタ受像機１８に供
給すれば、さらに高画質化が期待できる。

上述実施例においては、基準用の映像信号ＳＶ−がアナ
ログ信号の形で入力端子１に供給されるものであるが、
この映像信号５Ｖ１１がディジタル化されて入力端子１
に供給されるものとすると、第１図のＤ／Ａ変換器１７
は不要になり、ディジタル信号のまま基準／ハイビジョ
ン信号が切り換えられてモニタ受像機１８に導かれるこ
とになる。

これは本発明をディジタルテレビに有効に利用するため
の一応用例である。ディジタルテレビは周知のようにＩ
ＤＴＶ、ＥＤＴＶなどとして高画質を得ることができる
から、上述の応用例はＩＤＴＶ％　ＥＤＴＶにハイビジ
ョン画面を表示する場合に用いて好適である。

説明が重複するが、この場合にこそフレームメモリ７か
らノンインターレースで信号を読み出すようにすれば、
さらに高画質化の効果が期待できる。

なお、上述では色信号に言及していないが、色１８号に
ついてもベースバンドに復調してしまえば、上述説明と
全く同様に処理できる。この場合には、適当な復調器、
変ｒ１４器が処理の前後に付加されることになる。勿論
、モニタ受像器１８には、ベースバンドのコンポーネン
ト信号として映像信号を供給してもよく、この場合には
、変ｒＡ器は不要となる。

いずれにしても、色信号帯域等を考慮して、２つの色差
信号をＴＣＩやＴＤＭすれば、メモリ容量を有効に低減
できる。

以上のように本例においては、ハイビジョンの映像信号
ＳＶｓがインターレースしているか否かに拘らずフレー
ムメモリ７の各フィールド部分にはノンインターレース
状に書き込まれる。そして、基準用の映像信号Ｓｖ−の
フィールド判定結果にもとづいて、ハイビジョン画面用
の映像信号が基準用の映像信号５Ｖ１１に対して正しい
インターレース順位となるように、フレームメモリ７よ
りハイビジョン画面用の映像信号がインターレース変換
をしながら読み出される。

したがって、本例によれば、基準用の映像信号ＳＶ＠と
ハイビジョン画面用の映像信号のインターレース間係は
常に一致し、ラインフリッカや２虚像妨害等は発生しな
い。

また、本例においては、フレームメモリ７の各フィール
ドには、ハイビジョン画面用の映像信号がノンインター
レース状に書き込まれるため、フレームメモリの書き込
みフィールドとハイビジョン画面用の映像信号ＳＶｓの
フィールドを必ずしも一致させる必要はない。そして、
フレームメモＩＪ　７の書き込み、読み出しが各々どち
らのフィールドに対してなされているか調べられ、フレ
ームメモリ７の同一フィールド部分に対して書き込み、
読み出しが同時に起きないように書き込み側のフィール
ドが反転制御される。従って、ハイビジョン画面用の映
像信号ＳＶｓのフィールド誤判定による境界問題は発生
しない。

このように本例によれば、書き込み側でハイビジョン画
面用の映像信号ＳＶｓのフィールド判定は不要であり、
ハイビジョン画面用の映像信号ＳＶｓとして、いかなる
映像信号を使用した場合にも、フィールド誤判定による
画質劣化のない良好なハイビジョン画面をダウンコンバ
ートして表示することができる。

最後に、本発明の第３の発明に係るダウンコンバータ装
置内蔵の２画面テレビ受像機について説明する。

本例のダウンコンバータ装置内蔵の２画面テレビ受像機
にあっては、はとんどの信号処理回路は上述したダウン
コンバータ装置と共用できる。ダウンコンバータ装置を
２画面テレビ信号処理回路として共通に使用する場合に
変更すべき点は、かき込みクロックＷＣＫの周波数、お
よび、フレームメモリの書き込み範囲、読み出し範囲等
である。

はじめに、書き込みクロックＷＣＫの周波数を変更する
必要のある理由を説明する。

その理由は、子画面の表示面積が親画面の表示面積より
必ず小さいことによる。例えば、子画面の横方向の長さ
を親画面の１７３とすると、子画面の横方向の画素数も
親画面の１／３となる。

これに対応して、書き込みクロックＷＣＫの周波数を変
更する０例えば、上述の例では、書き込みクロックＷＣ
Ｋの周波数は読み出しクロックＲＣＫの周波数の１／３
になるようにする。このような変更は書き込みクロック
発生回路１０の定数変更で容易に実現できる。

次に、フレームメモリ７の書き込み範囲、読み出し範囲
の制御について説明する。

上述したように、２画面テレビとする場合には、書き込
みクロックＷＣＫの周波数は読み出しクロックＲＣＫの
周波数の例えば１／３等に選ばれる。

また走査線数変換ｇ置で変換された走査線数も、子画面
の縦方向の長さに応じて、例えば、親画面比１／３など
にする必要がある。結局、子画面の総画素数は、親画面
の１７９等になる。このことは、実際にフレームメモリ
７に書き込み、またフレームメモリ７から読み出す画素
数も親画面のｌ／９等で良いことを意味している。

つまり、実際に必要な画素のみをフレームメモリ７の所
定範囲に書き込み、そして読み出すように制御される。

以上の制御は、第１図例において、機能制御部１９で行
なわれる。

第２３図は、機能制御部１９の一部を示している。

第２３図Ａは、クロック周波数を変更するための構成を
示している。クロック周波数は、書き込みクロック発生
回路１０の構成によって決定されるが、ここでは、適当
な電圧制御発振器を用いるものと仮定している。そのた
め、使用者の目的に応じて切り替えられる切換スイッチ
２３１と、発信周波数を変化させる固定電圧ｆｆ２３２
．２３３が必要である。なお、切換スイッチ２３１の出
力信号は、書き込みクロック発生回路１０に制御信号と
して供給される。

また、２画面テレビとする場合には、第２２図における
ハイビジョン画面長作成回路１６８、ハイビジョン画面
高作成回路１６９、ハイビジョン画面水平位置調整回路
１６３およびハイビジョン画面垂直位置調整回路１６７
を制御して、子画面の位置に合わせてフレームメモリ７
からの読み出しタイミング、切換スイッチ２の切換を制
御する必要がある。

′ｓ２３図Ｂ、　　Ｃは、それぞれ画面長作成回路１６
８、画面高作成回路１６９を制御する構成を示している
。

この場合、切換スイッチ２３４．２３９が用いられる。

また、画面長作成回路１６８、画面高作成回路１６９が
カウンタで構成されていることを仮定し、ロードデータ
２３５〜２３８を変更するようにされる。

また、図示せずも、画面水平位置調整回路１６３、画面
垂直位置調整回路１６７を制御する回路も、例えばそれ
ぞれ第２３図Ｂ、　　Ｃと同様に構成される。

なお、上述の切換スイッチ２３１．２３４、および２３
９は、使用者の目的に応じて連動して切り替わるよう構
成される。切換スイッチ２３１゜２３４および２３９は
、例えば２画面テレビとするときにはａｌｇに接続され
、一方、ダウンコンバータとするときは、ｂｌｌｌに接
続される。

以上のように、機能制御部１９のわずかな追加により、
ダウンコンバータ装置は、ダウンコンバータ装置内蔵の
２画面テレビ受像機として機能する。

なお、このように構成される２画面テレビ受像機の機能
は、従来のように、ＮＴＳＣ親画面の中にＮＴＳＣ子画
面が入るという構成のみには限定されない。例えば、Ｎ
ＴＳＣ親画面の中にハイビジョンの子画面が入るという
構成も実現できる。

もちろん、ハイビジョンダウンコンバータとしても機能
するから、使用者の好みに応じて、ハイビジョン画像の
みをモニタ受像機１８の画面の全面に表示することも可
能である。

また、モニタ受像機１８の構成に関しては先に述べた通
りであり、ＩＤＴＶ、ＥＤＴＶなどといった構成にする
こともできる。この場合は、ダウンコンバートされたハ
イビジョン画像、子画面とも、非常に高画質なものにな
ることが朋待てきる。

［発明の効果コ 以上説明したように、この発明による走査線数変換装置
では、いかなる信号でもフィールド判定手段を用いるこ
となく走査線数変換し、ノンインターレースの信号を得
ることができる。したがって、フィールド判定手段の誤
動作にともなう画質劣化を身慮する必要がなくなる利点
がある。

またこの発明によるダウンコンバータ装置では、フレー
ムメモリへの書き込み側でのフィールド判定を不要とで
き、例えば、ハイビジョン画面用の映像信号にいかなる
映像信号を使用する場合でも、フィールド誤判定による
インターレース不備の問題や境界問題を生じることがな
く、画質劣化のない良好なハイビジョン両画を表示する
ことができる。

まに、このダウンコンバータ装置では、フレームメモリ
への書き込みと読み出しは完全に非同期化することが可
能であるから、例えば、ハイビジョンのフレームレ−）
６０．０ＯＨｚと、ＮＴＳＣのフレームレ−）５９．９
４Ｈｚの間の変換も何等付加回路を要することなく行え
る利点がある。

さらに、この発明によるダウンコンバータ装置内蔵の２
画面テレビ受像機では、わずかな回路追加で、多くの機
能を使用者に提供できる利点かある。

【図面の簡単な説明】

第１１！Ｉはこの発明の一実施例を示す構成図、第２図
はインターレース信号とノンインターレース信号の走査
線構造を示す図、第３図は走査線数変換Ｈ置の原理的構
成図と動作説明図、第４図〜第６図は走査線数を１７２
にした場合のインターレース化の説明のための図、＊７
ｖ！Ｉは走査線数を１７２にした場合の間引き回路およ
び間引き制御回路の構成図、第８図〜第１６図は走査線
数を１／３にした場合のインターレース化の説明図、第
１７図は走査線数を１／３にした場合の閏引き回路およ
び間引き制御回路の構成図、第１８図は書き込み制御回
路の構成図、第１９図はフレームメモリの書き込み状態
を示す図、第２０図および第２１図は偶奇フィールド判
定の説明図、第２２図は読み出しｗＪ１１回路の構成図
、第２３図は機能制御部の一部の構成図である。 １．３・・・入力端子 ２・・・切換スイッチ ４・・・Ａ／Ｄ変換器 ５・・・間引き回路 ６・・・間引き制御回路 ７◆・・フレームメモリ ８・・・書き込み制御回路 ９．１４・・・同期分離回路 １０・・・書き込みクロック発生回路 １１・・・追い越し判定回路 １２・・・読み出し制御回路 １３・・・読み出しクロック発生回路 １５・・・フィールド判定回路 １６・・・読み出し制御回路 １７・・・Ｄ／Ａ変換器 １８・◆・モニタ受像機 １９・・・機能制御部

Claims (3)

【特許請求の範囲】
1. （１）入力映像信号の垂直空間周波数成分を帯域制限す
   るローパスフィルタと、 上記入力映像信号の走査線を間引く間引き回路と、 この間引き回路を、上記入力映像信号の１フレームの走
   査線数にもとづいて制御する間引き制御回路とを備える
   ことを特徴とする走査線数変換装置。
2. （２）請求項１記載の走査線数変換装置と、信号の書き
   込み、読み出しが行なわれると共に、この書き込み、読
   み出しを非同期で制御できるフレームメモリと、 上記フレームメモリより１フィールド分の信号の読み出
   しが完了するまで当該フィールド部分への書き込みを行
   なわないように制御する書き込み制御手段とを備えるこ
   とを特徴とするダウンコンバータ装置。
3. （３）請求項１記載の走査線数変換装置と、信号の書き
   込み、読み出しが行なわれると共に、この書き込み、読
   み出しを非同期で制御できるフレームメモリと、 上記フレームメモリより１フィールド分の信号の読み出
   しが完了するまで当該フィールド部分への書き込みを行
   なわないように制御する書き込み制御手段と、 クロック周波数、上記フレームメモリの書き込み範囲、
   読み出し範囲を制御する機能切り替え部とを備えること
   を特徴とするダウンコンバータ装置内蔵の２画面テレビ
   受像機。