JP2880168B2

JP2880168B2 - 拡大表示可能な映像信号処理回路

Info

Publication number: JP2880168B2
Application number: JP63100328A
Authority: JP
Inventors: 賢治勝又; 茂平畠; 雅人杉山; 孝明的野; 和夫石倉; 直鈴木; 一洋海崎
Original assignee: Hitachi Image Information Systems Inc; Hitachi Ltd
Current assignee: Hitachi Image Information Systems Inc; Hitachi Ltd
Priority date: 1988-04-25
Filing date: 1988-04-25
Publication date: 1999-04-05
Anticipated expiration: 2014-04-05
Also published as: JPH01272268A; US5029006A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、カラーテレビジョン,VTR,VDP,ビデオプリ
ンタ、画像伝送装置など、ディジタル化した映像信号を
処理する装置に係り、特に映像信号を拡大して表示する
に好適な回路に関する。

〔従来の技術〕

ディジタル信号処理技術が家電製品に導入されて、T
V,VTR,VDP等の装置においても様々な特殊表示機能を行
なうことが可能となっている。例えば、TVやVTRでの画
面静止、子画面表示等は既に製品化されている。最近で
は、特開昭61−149987に示されるように、TV画面の拡大
機能も考案されている。前記公知例においては、様々な
入力に対応して、画面を垂直方向にη倍に拡大すること
が可能となる。

以下、前記公知例の拡大方法について第２図を用いて
説明する。第２図において、201は水平同期信号の発生
回路、202は拡大の倍率を設定する拡大係数設定回路、2
03は拡大の倍率にしたがって水平同期信号をカウントす
るカウンタ、204は通常再生時と拡大時とで水平同期パ
ルスを切り換える選択器、205はフィールド判別器、206
は飛越走査時の水平同期パルスを、拡大の倍率や拡大す
るフィールドにしたがって発生するクロック遅延回路、
207は飛越走査で通常再生の場合に、水平同期信号を２
分割するクロック制御回路、208は入力信号の構造や拡
大表示、通常表示の制御信号にしたがって、水平同期パ
ルスを選択する選択器、209は垂直方向のアドレスカウ
ンタ、210は水平方向のアドレスカウンタ、211は垂直ア
ドレスと水平アドレスを合成するための加算器、212は
拡大するための画像を記憶しておくための画像メモリ、
213は画像の出力端子である。本公知例においては、拡
大の倍率や入力信号の構造にしたがって、カウンタ20
3、クロック遅延回路206、クロック制御回路207におい
て、Ｙアドレスカウンタ209に入力すべき水平同期パル
スを作成し、画像メモリ212の垂直アドレスを変化させ
て拡大画像を得ている。例えば、入力信号が飛越走査で
通常の表示の場合の垂直方向のアドレスを第３図（ａ）
に、４倍に拡大した場合の垂直方向のアドレスを第３図
（ｂ）に示す。飛越走査で通常表示の場合は、第１フィ
ールドで垂直アドレスは00,02,04…と増加し、第２フィ
ールドでは01,03,05…と増加していく。この時、画像メ
モリ212の偶数番地に第１フィールドの画像が、奇数番
地に第２フィールドの画像が記憶してあれば、正確な再
生が可能となる。一方、拡大表示の場合は第１フィール
ドで垂直アドレスが00,00,01,01,02,02…と増加し、第
２フィールドでも00,00,01,01,02,02…と進む。したが
って垂直方向に４ライン分同一の画像が再生され、４倍
拡大の表示が可能となる。

〔発明が解決しようとする課題〕

上記従来技術においては、入力信号の形態や拡大の倍
率にしたがって画像メモリのアドレスを変えて、画像の
拡大を行なっており、画像メモリに静止画が記憶されて
いる場合は正しい拡大表示が行なえる。しかしながら、
TVのように動画が表示される場合は、第３図（ｂ）の拡
大表示によると、同じ第１フィールドにおいて、本来第
１フィールドの画像である偶数番地の信号と、本来第２
フィールドの画像である奇数番地の信号が表示されるた
め、画像がくし歯状になって表示され、不自然な画像と
なってしまう。

この妨害の様子を第４図を用いて詳細に説明する。第
４図は拡大時の走査線構造を示したものである。第４図
（ａ）は到来映像信号を示す。丸印は走査線を真横から
見たものであり、丸中の英数字は各走査線の名前を示し
ており、数字で示したフィールドを現フィールド、英字
で示したフィールドを１フィールド前、ダッシュ付の数
字で示したフィールドを２フィールド前と仮定してい
る。第４図の（ｂ），（ｃ）は第４図（ａ）の走査線で
示される像を２倍に拡大して表示した場合の走査線構造
を示している。第４図（ｂ）は前記公知例の方法により
画像を拡大して表示した場合である。第４図（ｂ）に示
されている例の場合は、同一フィールドに異なったフィ
ールドの走査線が表示されているため、動画においては
くし歯状の妨害が発生する。この問題を解決するため、
現フィールド信号は現フィールドの到来信号より作成
し、１フィールド前の信号は１フィールド前の到来信号
より作成したものが第４図（ｃ）である。ところが、こ
の場合は矢印で示した走査線に走査線位置の反転が起
き、やはり妨害となって現われる。

また、動画の拡大においては、拡大する画面の位置に
よっては、同一フィールドの表示であっても、メモリが
記憶した画像が２つのフィールドにまたがる場合が生
じ、画像の上部と下部で絵柄がずれる場合がある。前記
従来例においては、Ｙアドレスカウンタ209の初期値を
変えることにより画面下部の拡大が可能になる。３ライ
ンめから拡大した場合について示したものが第４図
（ｄ）である。第４図（ｄ）では、上部（一点鎖線より
上のライン）のラインは２フィールド前の信号より構成
されており、下部のラインは現フィールドの信号で構成
されている。すなわち、同一フィールドで異なったフィ
ールドの信号が表示され、不自然な画面となる。

〔発明が解決しようとする課題〕

前記従来技術は以上述べたように通常のテレビジョン
信号のような飛越走査の動画に対する拡大についての配
慮がされてなく、（１）画像にくし歯状の妨害が発生する。

（２）画面の上部と下部で画像がずれる。

という問題があった。

本発明は、動画においても正確にかつ高画質に拡大さ
れた画像を提供することを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために、本発明では以下の構成と
する。すなわち、インターレース走査の入力映像信号か
ら補間走査線信号を含むノンインターレース走査の映像
信号を作成するノンインターレース信号作成手段と、前
記ノンインターレース信号作成手段の出力信号が書き込
まれるメモリ手段を備え、前記メモリ手段に一時記憶さ
れた信号を複数回読み出すことにより前記メモリ手段へ
の信号の書き込み周期と読み出し周期とを変えて動画の
拡大画像を得る拡大処理手段とを備え、前記ノンインタ
ーレース信号作成手段によりあらかじめ作成されたノン
インターレースの映像信号を前記メモリ手段に蓄積し、
所定期間遅延させることにより、動画表示の乱れを防止
した拡大画像を得ることを可能とする構成とする。

また、上記の構成において、前記拡大走査線作成手段
は、フィールドメモリを備え、ノンインターレース化の
ための新たな走査線を作成することを可能とする構成と
する。

また、上記の構成において、前記拡大走査線作成手段
の出力信号を倍速信号に変換する倍速変換手段を設け、
該倍速変換手段の出力信号を前記拡大処理手段に供給す
ることを可能とする構成とする。

また、上記構成において、前記拡大処理手段の出力信
号を倍速信号に変換する倍速変換手段を設けた構成とす
る。

〔作用〕

第1,第２のバッファメモリは実走査線信号をフィール
ド毎に交互に記憶し、第3,第４のバッファメモリは補間
走査線信号をフィールド毎に交互に記憶する。例えば、
第1,第３のバッファメモリに書き込んでいるフィールド
では、第2,第４のバッファメモリから第1,第２のスイッ
チ回路を通して１フィールド前の信号を読み出す。第2,
第４のバッファメモリに書き込んでいるフィールドで
は、第1,第３のバッファメモリから第1,第２のスイッチ
回路を通して１フィールド前の信号を読み出す。したが
って、１フィールド前の信号が表示されるため、画面の
上部と下部で別フィールドを表示してしまう（２）の問
題が解決する。また第1,第２のスイッチ回路出力を第３
のスイッチ回路出力により切り換えることにより、動画
部分では常にフィールド内の信号を用いて拡大映像が表
示できるため（１）のくし歯状の妨害の問題が解決す
る。

さらに倍速表示のシステムにおいては、第1,第２のス
イッチ回路の出力である実走査線信号と補間走査線信号
を倍速変換回路に入力して倍速化して表示する。

また、フレームメモリを備えたY/C分離回路、フィー
ルドメモリを備えた走査線補間回路を備えたシステムに
おいては、Y/C分離処理、走査線補間処理後の信号を第
1,第２の遅延回路と第4,第５のスイッチ回路を通して、
前記フレームメモリと前記フィールドメモリの未使用領
域に帰還して書き込む。このようにして、前記フレーム
メモリと前記フィールドメモリを前記第1,第2,第3,第４
のバッファメモリの代わりに使用することにより、前記
従来例の問題点を解決できる。

次に本発明の拡大処理についての原理を詳細に説明す
る。従来例の問題点は、（１）動画部にくし歯状の妨害が発生する。

（２）動画時に画面の上部と下部がずれる。

の２点であり、その解決方法は、（１）走査線補間回路を設ける。

（２）１フィールド以上前の映像を表示する。

の２点である。

まず、第１の問題点を解決する方法について簡単に説
明する。第５図に周囲の走査線信号より新たに走査線を
作成する補間走査線作成回路を設けて拡大した場合の走
査線構造を示す。ここで走査線名12は、走査線１と走査
線２から作成された信号を示し、走査線ABは走査線Ａと
走査線Ｂより作成された走査線を示している。第５図
（ｂ）は標準速表示の場合の走査線構造を、第５図
（ｃ）は倍速表示の場合の走査線構造を示している。

この場合は、第４図（ｂ），（ｃ）で起きたくし歯状
の妨害や、走査線の反転は起きず、正しく拡大された画
像が得られ、第１の問題は解決する。

さらに、動き適応型の走査線補間回路を導入して、到
来信号が静止画の場合には１フイールド前の信号より新
たに走査線を作成し、動画の場合には上下の走査線より
新たに走査線を作成することを考える。この場合は、到
来信号を静止画であれば、走査線12は走査線Ａとなり、
走査線ABは走査線２となる。したがって、静止画時には
第４図（ｂ）の走査線構造をとり、動画時には第５図
（ｂ）の走査線構造をとって、常に妨害がなく、さらに
高画質な拡大映像を得ることが可能となる。

また、動き適応型の走査線補間回路を備えた拡大処理
回路を倍速走査で表示する装置に適用すれば、第５図
（ｃ）（ｄ）に示すように、静止画，動画の映像に対し
て、さらに高画質な拡大映像を得られる。

次に、第２の問題を解決する方法について説明する。
第６図を用いて倍速表示の場合の説明を行なう。第６図
（ａ）は到来映像を示し、第６図（ｂ）は３ライン以下
を単純に拡大した時の走査線構造を示す。この時、表示
開始時には走査線３はまだ到来していないため、本来は
走査線３を表示すべき位置に１フレーム前の走査線３′
が表示され、不自然な画像が表示される。そこで、バッ
ファメモリを設け、１フィールド前の画像を表示するよ
うにしたものが第６図（ｃ）であり、表示する信号は１
フィールド前のものであるが、同一画面上で異なったフ
ィールドの信号が表示されることはなく、自然な拡大映
像が得られる。

前記バッファメモリの容量は、拡大の倍率によって異
なるが、２倍以上の拡大の場合は、最大でも実走査線用
と補間走査線用にそれぞれ1/4フィールド以上の容量の
ものが２個ずつあればよい。このバッファメモリの容量
を最小限にするためには、拡大画像として表示する部分
のみを記憶する必要がある。第７図は拡大する映像の内
の記憶する部分を、画面の４端と中央部を２倍に拡大す
る場合について示したものであり、斜線部分のみをバッ
ファメモリへ記憶させることで実現可能となる。以下、
画面の拡大方法について、具体的な実施例を用いて説明
する。

〔実施例〕

本発明の一実施例を第１図により説明する。第１図に
おいて、101は映像信号の入力端子、102は映像の出力端
子、104は入力端子、101からの映像信号を基に、実走査
線信号と補間走査線信号を作成する実信号／補間信号作
成回路、105,106は実走査線信号を記憶する第1,第２の
バッファメモリ、107,108は補間走査線信号を記憶する
第3,第４のバッファメモリ、109は第1,第2,第3,第４の
バッファメモリ105,106,107,108に書き込み、読み出し
アドレスを与えるアドレス発生回路、110は第１と第２
のバッファメモリ105,106の出力信号の一方を選択する
第１のスイッチ回路、111は第３と第４のバッファメモ
リ107,108の出力信号の一方を選択する第２のスイッチ
回路、103は第1,第２のスイッチ回路の出力信号を切り
換える第３のスイッチ回路である。

また、第５図に本実施例における走査線構造を示し、
第８図に第１図の主要信号のタイミングを示す。

第１図において実信号／補間信号作成回路104では、
入力端子101より入力された映像信号から、第５図
（ｂ）における走査線１、走査線Ａのような実走査線信
号と、走査線12、走査線ABのような補間走査線信号を作
成し、第1,第2,第3,第４のバッファメモリ105,106,107,
108へ供給する。第１と第３のバッファメモリ105,107
は、第８図（２），（６）に示す書き込み制御信号（▲
▼）に、第２と第４のバッファメモリ106,108は
第８図（３），（６）に示す書き込み制御信号にしたが
って、それぞれ実走査線信号と補間走査線信号を書き込
む。ただし、第８図は、第７図（ｂ）で示すような、右
上の位置を２倍に拡大する場合の制御信号であり、破線
の円内の信号を水平周期に拡大して詳細に示したものが
第８図（ｂ）である。

前記バッファメモリ105,106,107,108に蓄えられた信
号は、アドレス発生回路109からの読み出しアドレスに
したがって２ラインずつ繰り返し読み出され、垂直に拡
大される。また、水平方向の拡大に関しては同じアドレ
スを２回ずつ与える方法や、読み出しクロックの周波数
を1/2とすることで実現できる。第１と第２のスイッチ
回路110,111は、第８図（４）に示したフィールド毎に
切り換わるパルス（FP）によって制御され、第１と第３
のバッファメモリ105,107に信号が書き込まれているフ
ィールドにおいては、第２と第４のバッファメモリ106,
108より読み出された信号を実走査線信号として出力
し、第２と第４のバッファメモリ106,108に信号が書き
込まれているフィールドにおいては、第１と第３のバッ
ファメモリ105,107より読み出された信号を補間走査線
信号として出力する。なお、前記第1,第２のスイッチ回
路110,111は、前記第1,第2,第3,第４のバッファメモリ1
05,106,107,108の読み出し禁止信号（▲▼）にて代
用することも可能である。また、アドレス発生回路109
とWE,OE信号による制御方法によっては、第１図の点線
内の部分を１つのバッファメモリで構成することも可能
である。以上の方法で得た実走査線信号と補間走査線信
号を、標準速で表示する場合は前記スイッチ回路103で
切り換えて出力し、倍速で表示する場合は、倍速変換回
路（後述する）によって順次走査化して、第５図
（ｂ），（ｃ），（ｄ）に示すような正確な拡大映像が
得られる。

前記公知例における第３の問題は、拡大処理のために
画像メモリ212が新たに必要となることである。フレー
ムメモリを備えた動き適応型のY/C分離回路とフィール
ドメモリを備えた動き適応型の走査線補間回路を具備し
た装置においては、0.5Hの遅延回路とスイッチを設ける
ことによりY/C分離用のフレームメモリと走査線補間用
のフィールドメモリを拡大用の画像メモリとして共用で
きる。以下、フレームメモリとフィールドメモリを共用
する実施例について説明する。

第９図は第１図の実信号／補間信号作成回路104の詳
細な回路構成を示したものである。第９図において901
は映像信号の入力端子、902は実走査線信号の出力端
子、903は補間走査線信号の出力信号、904は入力端子、
901より入力された映像信号を１フレーム遅延するため
のフレームメモリ、905は入力端子901からの映像信号と
前記フレームメモリ904からの出力信号を用いてＹ信号
を抽出するための動き適応型Ｙ分離回路、906は前記動
き適応型Ｙ分離回路905からの出力信号を１フィールド
分遅延するためのフィールドメモリ、907は前記動き適
応型Ｙ分離回路905と前記フィールドメモリ906からの出
力信号を用いて補間走査線を作成する動き適応型走査線
補間回路、908は動き処理回路であり、前記フレームメ
モリ904の入出力信号より動き検出を行ない、さらに制
御信号用の変換を行なって、前記動き適応型Ｙ分離回路
905と前記動き適応型走査線補間回路907を制御する。第
９図では輝度信号系についてのみ示したが、色信号系に
ついても同様な構成の回路が考えられる。また前記動き
処理回路908は前記フレームメモリ904の入出力信号を用
いて動き検出・処理を行なっているが、動き検出・処理
方法はこの限りでない。

第10図は前記フレームメモリ904と前記フィールドメ
モリ906を拡大処理用に用いた実施例である。第10図に
おいて、1001,1003はそれぞれ前記フレームメモリ904と
前記フィールドメモリ906の出力信号を0.5H分遅延させ
る第1,第２の遅延回路、1002は前記第１の遅延回路1001
出力と前記入力端子901からの入力映像信号とを切り換
える第１のスイッチ回路、1004は前記第２の遅延回路10
03の出力信号と前記動き適応型Ｙ分離回路905の出力信
号を切り換える第２のスイッチ回路、1005は前記動き適
応型Ｙ分離回路905の出力と前記フレームメモリ904の出
力を切り換える第３のスッチ回路、1006は前記動き適応
型走査線補間回路907の出力と前記フィールドメモリ906
の出力を切り換える第４のスイッチ回路、1007は前記入
力端子901からの映像信号より前記フレームメモリ904と
前記フィールドメモリ906を制御する信号を作成するメ
モリ制御回路であり、その他は第１図と第９図の構成要
素と同一である。

第７図で示したように、２倍以上の拡大を行なう場合
は、実際に画面に表示される面積は元の画面の面積の1/
4以下となる。そこで、第10図の実施例では、動き適応
型のY/C分離処理及び動き適応型の走査線補間処理の為
に使用するメモリの容量を、拡大時に通常処理時の1/4
とし、残りの3/4のメモリ領域を第１図の第1,第2,第3,
第４のバッファメモリ105,106,107,108の代わりに使用
する構成とした。前記動き適応型Ｙ分離回路905の出力
信号、すなわち実走査線信号を前記遅延回路1001と前記
第１のスイッチ回路1002を通して、前記フレームメモリ
904に帰還する。また前記動き適応型走査線補間回路907
の出力信号、すなわち補間走査線信号を前記遅延回路10
03と前記第２のスイッチ回路1004を通して前記フィール
ドメモリ906へ帰還する。

この２系統の帰還回路と、出力選択回路1005,1006で
メモリの共用化が可能である。以下、第10図の動作を、
より詳細に説明する。第11図は画面の左上を２倍に拡大
する場合のメモリの使用法の説明図である。第11図
（ｂ）において904は第10図におけるフレームメモリで
あり、1101は前記フレームメモリ904を構成する第１の
フィールドメモリ、1102は前記フレームメモリ904を構
成する第２のフィールドメモリの記憶領域を概念的に示
した図である。第1,第２のフィールドメモリ1101と1102
の斜線領域は、動き適応処理の為に用いるメモリ領域を
示す。第11図（ａ）は、ある1H期間（データ数は768個
と仮定する）の第1,第２のフィールドメモリへのアクセ
ス状態を示しており、数字の書かれている部分がメモリ
にアクセスしている部分である。第11図の例では、前記
フィールドメモリ1101の入力データ（1,2,…,384）と出
力データ（１′,2′，…,384′）を用いてY/C分離を行
ない、演算結果（１゜,2゜，…,384゜）を第11図（ｂ）
の前記フィールドメモリ1101のB1領域に書き込む。この
時、Y/C分離の演算を1Hの前半で行ない、演算結果の書
き込みは1Hの後半で行なうため、帰還経路に前記0.5Hの
遅延メモリ1001を設ける。また、拡大される信号は、１
フィールド前に演算し、前記フィールドメモリ1102のB2
領域に書き込まれていたデータ（1^X,2^X,…,384^X）であ
る。動き適応用の書き込みデータ（１′,2′，…,38
4′）と帰還されたデータ（１゜,2゜，…384゜）の切り
換えは、前記スイッチ回路1002によって行なう。

同様に第12図は前記動き適応走査線補間用のフィール
ドメモリ906の使用法を説明した図である。第12図にお
いて、（ｂ），（ｃ），（ｄ）は第10図の動き適応走査
線補間用のフィールドメモリ906の記憶領域を概念的に
示した図である。第12図（ｂ）の斜線領域の入力信号
（1,2,…384）と出力信号（１′,2′，…384′）より動
き適応走査線補間の演算をなされたデータ（１゜,2゜，
…384゜）は、第10図における第２の0.5H遅延メモリ100
3で遅延され、第12図（ｂ）のB3領域に書き込まれる。
一方、拡大すべきデータ（1^X,2^X,…384^X）はB4領域より
読み出される。前半の書き込みデータ（1,2,…384）と
後半の書き込みデータ（１゜,2゜，…384゜）切り換え
は第10図の第２のスイッチ回路1004で行なう。なお、第
11図，第12図に示したバッファメモリとして使用する領
域B1,B2,B3,B4の位置は、1/4フィールド分の容量が確保
されていれば、図示した位置に限らない。

以上の説明は、画面の左上部を拡大する場合について
のものであったが、画面の左中央部あるいは左下部を拡
大する場合は、第12図（ｃ），（ｄ）のように、動き適
応処理をしてB3（あるいはB4）領域に書き込むタイミン
グを、到来信号の垂直同黄信号に対してずらすことによ
って可能となる。ただし、この場合にも拡大すべき信号
のB4（あるいはB3）領域からの読み出しタイミングは、
常に通常再生時と同じく垂直同期信号と同じタイミング
とする。

一方、水平方向の拡大位置を変える方法を第13図によ
り説明する。水平方向の拡大位置は第13図に示すよう
に、動き適応処理と処理後の信号を帰還する期間を移動
することで、第11図，第12図のメモリ中のB1,B2,B3,B4
の領域に拡大すべき信号を蓄えることができる。以上述
べた垂直方向の拡大位置と水平の拡大位置の設定方法を
併用することで、任意の位置の拡大が可能となる。

第10図の第3,第４のスイッチ回路1005,1006は通常モ
ード時と拡大モード時で切り換えられ、通常モード時は
動き適応型Ｙ分離回路905と走査線補間回路907の出力信
号を出力し、拡大モード時はフレームメモリ904とフィ
ールドメモリ906の出力信号を出力する。このように、
フレームメモリを用いて動き適応処理を行なう回路で
は、拡大用のバッファメモリを用いることなく画面の任
意の部分の拡大が可能となる。

第14図は拡大時の倍速変換の方法について説明したも
のである。第14図（ａ），（ｂ）において、1401は実走
査線信号の入力端子、1402は補間走査線信号の入力端
子、1403は倍速信号の出力端子、1404,1405は第1,第２
の1Hメモリ、1406は実走査線信号と補間走査線信号を切
り換える第１のスイッチ回路、1407は実走査線と補間走
査線を画素毎に多重する第２のスイッチ回路、1408は倍
速変換用のラインメモリ（例えば日立製HM63021）であ
る。第14図（ａ）と（ｂ）の相異は信号の入力方法であ
って、処理内容は同一である。通常時は第14図（２）
（３）に示す書き込み系のリセット信号（▲）
とその２倍の周波数の読み出し系のリセット信号（▲
）を用いてアドレスをリセットし、書き込みクロ
ック（WCLK）の２倍の周波数の読み出しクロック（RCL
K）を入力して倍速化する。

拡大時には、例えば２倍に拡大する場合は、RCLKとWC
LKの周波数を同一とする必要がある。さらに第10図の方
法を用いた左側拡大の場合は第14図（４）の斜線部に拡
大すべき信号が出力されて、入力端子1401,1402より入
力されるため、WRESの発生タイミングを第14図（５）の
位置とする。同様に中央部拡大の場合は第14図（７）の
位置とする。このように、WRESとRCLKを拡大率や拡大の
場所によって切り換えることで、正確な拡大が可能とな
る。

以下、第15図と第16図を用いて拡大位置の違いによる
信号処理の相異を簡単化して説明する。第15図は、画像
の拡大部分とメモリの記憶領域の関連を示したものであ
る。第15図において点線の枠内は到来映像信号を示し、
点線の斜線部は拡大して表示する映像領域を示す。ま
た、黒枠はフィールドメモリの記憶領域を示し、B1,B2
はフィールドメモリ内に設けられたバッファ領域であ
る。ただし、第15図は走査線補間用のメモリ使用法につ
いて示したものであるが、Y/C分離用のメモリの使用法
についても同様である。第15図からも明らかなように、
フィールドメモリの左半分の領域を用いて動き適応処理
をし、右側のB1、あるいはB2領域に転送する。例えば第
15図（ｅ）で説明すると、メモリ制御用の水平同期の位
置を変えることで、点線の到来画面領域と黒枠内のメモ
リ記憶領域をずらすことが可能となる。B1領域への転送
は、到来信号が垂直方向に1/2V進んだ時点で開始する。
この時、読み出しはB2領域の信号を到来信号のＶ同期と
同時に開始する。したがって、表示系のＶ同期位置を変
える必要はない。

第16図は、拡大方法を別の観点から見て示したもので
あり、（ａ）は到来映像を示し、（ｂ）はメモリの書き
込み位置を示し、（ｃ）はメモリから読み出した信号を
示し、（ｄ）は拡大した結果を示す。第16図は走査線補
間回路の動作の様子を示している。そして到来信号は動
画の場合であり、例えば到来したD4信号と１フィールド
前の読み出された信号C4からはD4が選択されて、再びメ
モリに書き込まれる。書き込まれたD4信号は１フィール
ド後に垂直方向に引き伸ばされて再び読み出され、ライ
ンメモリによって水平方向に引き伸ばされて、（ｄ）に
示す拡大映像となる。以上の行程を経て全ての位置の画
像が、動画・静止画を問わず拡大できる。

第17図は第10図のメモリ制御回路1007の一部の構成例
を示したものであり、1701は到来水平同期信号に同期し
たＨカウンタ、1702,1704,1706は水平もしくは垂直のデ
コーダ、1703,1705は新たな水平同期によるＨカウンタ
とＶカウンタである。第17図に示されているように、拡
大の位置によってメモリ制御用のカウンタ1703,1705の
同期信号位置を変えることにより、メモリ904,905の制
御は可能となる。以上、第10図から第17図に示した実施
例により、映像信号処理用のメモリを共用した拡大処理
が可能となる。

第18図は本発明の他の一実施例を示したものであり、
第10図の点線内を詳細に示したものである。第18図にお
いて1801は第10図の動き適応Ｙ分離回路905の出力信号
の入力端子、1802は第10図の走査線補間回路907の出力
端子、1803は第10図における第１の0.5H遅延回路1001へ
の出力端子、1810は前記フィールドメモリ906の出力端
子、1804,1805は第3,第４の0.5H遅延回路、1806は動画
用の補間走査線を作成する加算器、1807は動画用の補間
走査線信号と静止画用の補間走査線信号の混合器、その
他は第10図の実施例と同じである。第18図の回路は前記
加算器1806より得られた動画用の補間走査線信号と、前
記フィールドメモリ906より得られた静止画用の補間走
査線信号を前記混合器1807で混合して出力するものであ
る。前記動画用の補間走査線を作成するためにはライン
メモリ1804,1805を用いて信号を1H遅延する必要があ
る。本実施例においては、前記ラインメモリを前記第3,
第４の0.5H遅延回路1804,1805の２つに分割し、第３の
0.5H遅延メモリ1804を第10図の第１の0.5H遅延回路の代
わりに使用する。このメモリの兼用で0.5H分のメモリ容
量の削減が可能となる。

なお、上記実施例はいずれも２倍に拡大する場合につ
いて説明したが、メモリからの読み出し制御方法の変更
でＮ倍（Ｎは自然数）の拡大は容易に実現できる。

また、0.5H遅延メモリ1001,1003,1804は説明の都合
上、水平走査期間の半分の遅延を有するとしたが、正確
に１水平走査期間の半分を遅延する容量のメモリである
必要はない。実際はフィールドメモリの水平方向の記憶
容量の半分を持って、左半分で画像を右半分に再記憶す
るのに足る容量であれば良い。

〔発明の効果〕

本発明によれば、映像信号に信号処理を加えて画像の
任意の位置を高画質に拡大し表示することが可能とな
る。

さらにフレーム処理を行なう映像信号処理回路を含ん
でいる装置においては、メモリを追加することなく高画
質な拡大機能を実現できる。

【図面の簡単な説明】

第１図，第10図，第18図はそれぞれ本発明の一実施例を
示すブロック図、第２図は従来例を示すブロック図、第
３図は従来例の拡大方法の説明図、第４図，第５図，第
６図は拡大時の走査線構造を示す図、第７図は画面の拡
大位置を示す概念図、第８図はメモリ制御信号のタイミ
ング図、第９図は動き適応型回路を示すブロック図、第
11図，第12図はメモリの使用領域の概念図とデータのタ
イミングを示す図、第13図は拡大処理の場合のタイミン
グ図、第14図は倍速回路のブロック図とタイミング図、
第15図，第16図は拡大処理の概念図、第17図はメモリコ
ントロール部のブロック図である。 104……実補走査線作成回路,105,106,107,108……バッ
ファメモリ,110,111,103……スイッチ回路,904……フレ
ームメモリ,905……Ｙ分離回路,906……フィールドメモ
リ,907……走査線補間回路,908……動き処理回路， 1001,1003……遅延回路,1002,1004,1005,1006……スイ
ッチ回路,1804,1805……遅延回路,1806……加算器,1807
……混合器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者杉山雅人神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (72)発明者的野孝明神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (72)発明者石倉和夫東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者鈴木直神奈川県横浜市戸塚区吉田町292番地日立ビデオエンジニアリング株式会社内 (72)発明者海崎一洋神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所横浜工場内 (56)参考文献特開昭61−121677（ＪＰ，Ａ) 特開昭54−139331（ＪＰ，Ａ) 特開昭62−135081（ＪＰ，Ａ) 実開昭61−121078（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/262 - 5/28

Claims

(57)【特許請求の範囲】

【請求項１】インターレース走査の入力映像信号から補
間走査線信号を含むノンインターレース走査の映像信号
を作成するノンインターレース信号作成手段と、前記ノンインターレース信号作成手段の出力信号が書き
込まれるメモリ手段を備え、前記メモリ手段に一時記憶
された信号を複数回読み出すことにより前記メモリ手段
への信号の書き込み周期と読み出し周期とを変えて動画
の拡大画像を得る拡大処理手段とを備え、前記ノンインターレース信号作成手段によりあらかじめ
作成されたノンインターレースの映像信号を前記メモリ
手段に蓄積し、所定期間遅延させることにより、動画表
示の乱れを防止した拡大画像を得ることを特徴とする拡
大表示可能な映像信号処理回路。
【請求項２】請求項１に記載の拡大表示可能な映像信号
処理回路において、前記拡大走査線作成手段は、フィー
ルドメモリを備え、ノンインターレース化のための新た
な走査線を作成することを特徴とする拡大表示可能な映
像信号処理回路。
【請求項３】請求項１に記載の拡大表示可能な映像信号
処理回路において、前記拡大走査線作成手段の出力信号
を倍速信号に変換する倍速変換手段を設け、該倍速変換
手段の出力信号を前記拡大処理手段に供給することを特
徴とする拡大表示可能な映像信号処理回路。
【請求項４】請求項１に記載の拡大表示可能な映像信号
処理回路において、前記拡大処理手段の出力信号を倍速
信号に変換する倍速変換手段を設けたことを特徴とする
拡大表示可能な映像信号処理回路。