JP2951669B2 - 映像信号処理装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、インターレースしたテレビジョン信号を
ノンインターレース信号に変換する走査線数変換装置、
および、それを応用したダウンコンバータ装置、ダウン
コンバータ装置内蔵の２画面テレビ受像機に係わる。

［従来の技術］ インターレースした入力テレビジョン信号を適宜処理
して、入力とは異なる走査線数の出力テレビジョン信号
を得る走査線数変換装置は、一般に目的を具体化した各
種装置に包含された形で取り扱われている。このような
目的を具体化した装置としては、例えば、２画面テレビ
受像機（例えば、日経エレクトロニクス1980年４月14日
号、特公昭59−37913号公報、特開昭62−269482号公報
などを参照）、ハイビジョン/NTSCダウンコンバータ装
置、（例えば、特願平１−120128号参照）などが上げら
れる。

これらの装置は、皆、走査線数変換装置を包含してい
る。このような走査線数変換装置は、包含される装置の
使用目的に応じて構成されるが、入力信号の走査線数よ
り出力信号の走査線数が少なくなるように構成されるの
が一般的である。

はじめに、このような走査線数変換装置について、従
来技術を説明する。

走査線は、一般に、テレビジョン画面を２次元標本化
したときの垂直方向標本と解釈することができる。した
がって走査線数を減ずる操作は、テレビジョン画面の垂
直方向標本化周波数を低減する操作に等しい。このよう
な操作は、次の２つの構成要素の作用により実現するこ
とができる。

すなわち、テレビジョン画面の垂直空間周波数成分
を、低減した垂直方向標本化周波数の1/2以下に制限す
る帯域制限フィルタと、走査線を間引いてテレビジョン
画面の垂直方向標本化周波数を低減する走査線間引き回
路である。この作用は、まったく標本化定理に従うもの
であり、動作原理は自明である。

ところで、第２図Ａはインターレース信号の各フィー
ルドf1,f2,・・・ごとの走査線位置を示している。同図
において、「○」印は走査線を表しており、フィールド
ごとにその位置が垂直方向に１ライン分ずれている。ま
た、第２図Ｂはノンインターレース信号の各フィールド
ごとの走査線位置を示している。同図において、「○」
印、「×」印は走査線を表しており、「○」印はインタ
ーレース信号に対応した走査線であり、「×」印はイン
ターレース信号から内挿して適宜作成された走査線であ
り、すべてのフィールドで同じ位置に走査線が存在す
る。

なお、第２図において、横軸はフィールド周期を単位
とした時間方向を、縦軸は走査線間隔を単位とした垂直
方向を示している。

第３図Ａは、このようなインターレースした信号を入
力し、走査線数を変換する装置の基本的構成を示してい
る。

入力端子500に加えられた信号は、垂直空間周波数制
限用ローパスフィルタ501で帯域制限され、その後間引
き回路502に導かれる。間引き回路502では、同図Ｂに示
すように走査線の間引きが行なわれて、「×」印に対応
する走査線信号が出力端子503から出力される。

同図Ｂにおいて、「○」印は入力信号に対応した走査
線であり、「×」印は出力信号に対応する走査線であ
る。また、 は垂直空間周波数制限用ローパスフィルタのタップ範囲
を表わしている。

さて、このような走査線数変換装置に入力されるテレ
ビジョン信号は、インターレースした信号である。した
がって、第３図Ｂに示した、走査線数の減じられた出力
信号もインターレースしている。

ところで、このような信号を出力する走査線数変換装
置を包含する装置では、使用目的に応じて信号をさらに
加工する。

この場合、扱う信号がインターレースしているため
に、フィールド判定手段を用いたインターレース順位判
定が必要になることが多い。すなわち、従来技術では、
このようにインターレースした信号に対してフィールド
判定を行ない、その結果にもとづいて以後の信号処理を
行なうよう構成されている。

以下では、先に掲げた２例について取り上げ、信号の
加工にフィールド判定が必要である理由を説明する。

まず、２画面テレビを例にとって説明する。

２画面テレビの基本的構成は、日経エレクトロニクス
1980年４月14日号に記載されている。すなわち、親画面
用の映像信号と子画面用の映像信号の時間差を吸収する
ための画像メモリを備え、子画面用の映像信号をその同
期にしたがって画像メモリに書き込み、親画面用の映像
信号の同期にしたがって読み出すことで、親画面の所定
位置に子画面を表示するように構成される。

このような構成の２画面テレビには、技術的に２つの
問題がある。従来技術では、これらの問題を解決するた
めに、フィールド判定手段を用いている。

これらの問題は、いずれも親画面用の映像信号と子画
面用の映像信号の信号位相が、一般的に一致していない
ことにより発生する。

第１に、親画面用の映像信号と子画面用の映像信号の
インターレース関係が一致していない場合、上述した画
像メモリはフィールド単位で制御されるのが一般的であ
るから、表示される子画面のインターレース関係が反転
してしまうという問題（インターレースの不備の問題）
がある。

このようにインターレース関係が反転すると、子画面
には激しいラインフリッカや２重像妨害等を発生する。

第２に、親画面用の映像信号および子画面用の映像信
号の垂直同期位相がある関係を満足していない場合、上
述した画像メモリより子画面用の映像信号の読み出し途
中で、その内容が次のフィールド情報に書き換えられて
しまい、子画面の上下に異なるフィールドの画像が表示
されてしまうという問題（境界問題）がある。

このように子画面の上下に異なるフィールドの画像が
表示されると、特に動画像のとき境界線上の走査線がは
っきり観察され、見苦しい妨害となる。また、境界線の
上下でインターレース関係が反転するから、単に境界線
上の走査線が観察されるのみではなく、上述した第１の
問題も同時に発生する。つまり、境界線の上下のどちら
か一方でのみ正常な画像が得られ、他方ではラインフリ
ッカや２重像妨害等を発生する。

これら２つの問題は、２画面テレビの画質を向上する
ために解決しなければならない基本的な問題であり、フ
ィールド判定手段を用いた解決方法が従来から提案され
ている。

まず、第１の問題に関しては、親画面用の映像信号お
よび子画面用の映像信号の両方のフィールドを判定し、
子画面用の映像信号のフィールド判定結果にもとづい
て、子画面用の映像信号を画像メモリの定められた領域
に書き込み、一方、親画面用の映像信号のフィールド判
定結果に基づいて、適当な開始位相から子画面用の映像
信号を読み出し、これによって、親画面用の映像信号と
子画面用の映像信号のインターレース関係を一致させる
ことが提案されている（特公昭59−37913号公報参
照）。

次に、第２の問題に関しては、画像メモリを４つの領
域に分け、第１、第２フィールド用にそれぞれ２領域づ
つ割り当て、同一領域内で読み書きを同時にしないよう
に制御する追い越し防止回路を設け、これによって、画
像メモリより子画面用の映像信号を読み出している途中
で、その内容が次のフィールド情報に書き換えられてし
まう、いわゆる追い越しを防止することが提案されてい
る（特開昭62−269482号公報参照）。

つまり、子画面用の映像信号のフィールド判定結果に
基づいて、この子画面用の映像信号を画像メモリの定め
られた領域に書き込む。一方、追い越し防止回路は、親
画面用の映像信号のフィールドを判定し、その判定結果
と一致したフィールド情報が書き込まれている２領域の
うち、先に書き込まれた方から子画面用の映像信号を読
み出す。これにより、画像メモリの各領域にはファース
トイン・ファーストアウトで読み書きされ、フィールド
情報の読み書きは読み出しが常に先行するので、上述し
たように追い越しを防止できる。

以上のように、第１および第２の問題はフィールド判
定手段を用いて、個々には解決されている。また、第２
の問題の解決手法における追い越し防止回路に、第１の
問題の解決手段で示した親画面用の映像信号と子画面用
の映像信号のインターレース関係を一致させる制御機能
を付加すれば、２つの問題を同時に解決することができ
る。

このように２画面テレビ技術にとっては、フィールド
判定手段は必要欠くべかざるものである。

次に、ハイビジョン/NTSCダウンコンバータ装置を例
にとって説明する。

同装置は、フィールドレート60.00Hzで、走査線数が
１フレーム当り1125本のインターレースしたハイビジョ
ン信号を、フィールドレート59.94Hzで、走査線数が１
フレーム当り525本のインターレースしたテレビジョン
信号に変換する装置である。

したがって同装置には、２つのポイントがある。フレ
ームレート変換と走査線数変換である。

このうちフレームレート変換にともなう問題は、先の
２画面テレビの項で説明した親子の位相合わせにともな
う問題と同一であると考えられる。すなわち、追越しに
よる境界問題の発生が予想される。

しかし同問題は、特開昭62−269482号公報に述べられ
ている手法を用いて、フィールド判定手段を応用して解
決することができる。

ただし、現在提供されているダウンコンバータ装置の
多くは、フレームレート変換は行なわれていない。した
がって、将来フレームレート変換を行なった場合に境界
問題が発生することは指摘されてはいるものの、解決す
べき問題が発生していないというのが現在の実状であ
る。

一方、走査線数変換については、先の特願平１−1201
28号などで具体化されている。

同装置について説明する。同装置は、入力信号に対
し、現在のフィールドが、偶数フィールドか、奇数フィ
ールドかを判定するフィールド判定手段と、上記インタ
ーレースした映像信号の奇数フィールドおよび偶数フィ
ールドの走査線数をそれおれ525本とする走査線数変換
手段と、この変換手段より出力される奇数フィールドお
よび偶数フィールドの走査線信号の一方の位置を、他方
の位置に合わせる位置あわせ手段を備え、入力信号を１
フレーム当り525本のノンインターレースのテレビジョ
ン信号に変換するよう作用する。

走査線数変換手段から出力される信号はインターレー
スした信号であるので、各フィールド毎に走査線位置が
異なる。このため同装置では、フィールド判定した結果
にもとづいて、いずれかのフィールドの走査線位置を他
方に合わせるように作用して、ラインフリッカの発生を
防止するよう構成している。

ここにおいてフィールド判定手段は、同装置にとっ
て、ラインフリッカの発生を防止するために必要欠くべ
からざる要素のひとつとなっている。

以上、２例について説明してきたように、走査線数変
換装置を包含した装置にあっては、従来技術では、フィ
ールド判定手段は目的達成のための必須の手段として用
いられている。

［発明が解決しようとする課題］ ところで、上述したように構成して、フィールド判定
手段が正しく動作した場合には、走査線数変換装置、お
よびそれらを包含した装置とも問題なく動作し、考えら
れる問題も未然に防止することができる。

しかし、例えば家庭用VTRからの再生映像信号を用い
た場合など、装置がうまく動作しないことがある。

この原因は、家庭用VTRの再生映像信号に対し、問題
の解決手法に使用されるフィールド判定手段が誤動作す
ることがあるためである。

このように家庭用VTRの再生映像信号に対してフィー
ルド判定手段が誤動作するのは、垂直同期信号付近にヘ
ッド切換えに起因するノイズが混入しているためであ
る。フィールド判定手段は、一般に水平同期信号と垂直
同期信号の位相を比較してフィールド順位を判定するも
のであるから、上述したように垂直同期信号付近にノイ
ズが混入すると、フィールド判定動作を誤ることがあ
る。このような誤動作は、ピクチャーサーチやスロー再
生などの特殊再生時に、高い確率で生じる。

また、このような誤動作は、家庭用VTRの再生映像信
号に対してだけでなく、静止画フォトプレーヤやテレビ
ゲーム機からの映像信号に対しても生じる。これらから
の映像信号に対して誤動作をするのは、上述したような
ノイズではなく、出力される映像信号自体がもともとイ
ンターレースしていないためである。

インターレースしていない映像信号に対するフィール
ド判定手段の動作は、一般には全く定義できない。例え
ば、第１、第２フィールドのいずれか一方の判定出力を
出し続けるか、あるいは、第１、第２フィールドの判定
出力を不規則に出力するか、全く不定である。このよう
な出力に対して、上述したような第１および第２の問題
の解決手法を用いるときには、問題解決が有効になされ
る場合と、そうでない場合が等しい確率で生じる。つま
り、問題解決が有効になされない場合がある。

このようにフィールド判定手段の誤動作を考慮にいれ
ると、上述したようなフィールド判定手段に頼った信号
処理には限界がある。

以上に述べたことをまとめると、次のようになる。す
なわち、フィールド判定手段は従来の走査線数変換装
置、および、それを包含する装置では、その使用目的の
達成のための必要欠くことができない必須の手段として
用いられている。しかし、フィールド判定手段は誤動作
することがあり、その誤判定は、走査線数変換装置を包
含する装置の使用目的全体に支障を与えることとなる。
それらは、例えばラインフリッカの発生などという形で
あらわれる。

このような問題は、走査線数変換装置の出力信号をノ
ンインターレース信号とすることができれば回避でき
る。ノンインターレース信号ではもともとフィールドの
概念がなく、したがって走査線数変換装置を包含した装
置にあってもフィールド判定手段を導入する必要がない
からである。

そこで、本発明では、第１に、フィールド判定手段を
用いることなく、ノンインターレース出力信号を得るこ
とのできる走査線数変換装置を構成するようにする。

そして第２に、同走査線数変換装置を包含した装置と
して、フィールド判定手段を用いる必要のないダウンコ
ンバータ装置を構成する。

［課題を解決するための手段］ 上記の課題を解決するための、請求項１記載の発明に
かかる映像信号処理装置は、インターレースされた入力
映像信号の１フレームの走査線本数を計数するライン数
計数手段と、各々、入力映像信号の１本以上の走査線に
わたって加重平均する複数の加重平均手段とを有して、
入力映像信号の１フレームの走査線本数を減じてノンイ
ンターレース信号として出力する映像信号処理装置であ
る。加重平均手段は、入力映像信号のフィールドの各々
を構成する走査線位置と、ノンインターレース信号の各
走査線との間の位置の相違を補償するために、入力映像
信号のフィールドの各々を構成する走査線からノンイン
ターレース信号の各走査線の映像信号を生成するのに必
要な個数だけ設けられている。この映像信号処理装置
は、ライン数計数手段により計数された走査線本数に応
じて、入力映像信号の走査線ごとに複数の加重平均手段
の１つを択一的に選択して出力する間引き回路を有し、
間引き回路は、ライン数計数手段により計数された１フ
レームの走査線本数に応じて当該フレーム内について決
定された、複数の加重平均手段の出力を選択する順序に
基づいて、当該フレームにおいて入力映像信号の走査線
ごとに択一的に複数の加重平均手段の出力を選択して出
力することを特徴とする。

請求項２記載の発明にかかる映像信号処理装置は、イ
ンターレースされた入力映像信号の１フレームの走査線
本数を計数するライン数計数手段と、入力映像信号の１
本以上の走査線にわたって加重平均する複数の加重平均
手段とを有して、入力映像信号の１フレームの走査線本
数を減じてノンインターレース信号として出力する映像
信号処理装置であって、ライン数計数手段により計数さ
れた走査線本数に応じて、入力映像信号の走査線ごとに
複数の加重平均手段の１つを択一的に選択して出力する
間引き回路を有する。加重平均手段は、入力映像信号を
２本の走査線にわたって加重平均する第１の加重平均手
段と、入力映像信号を３本の走査線にわたって加重平均
する第２の加重平均手段とを含む。間引き回路は、ライ
ン数計数手段により計数された入力映像信号の１フレー
ムのライン数が偶数本であるときには、入力映像信号の
各フィールドごとに3n、3n＋１、3n＋２番目（ｎは正の
整数）の走査線信号から２本分の走査線信号を形成し、
これらの信号をノンインターレース信号の各フィールド
の走査線信号に割当て、第3n番目のラインでは、現在の
走査線信号および１ライン前の走査線信号が、それぞれ
1/2の割合で加算されたノンインターレース信号の走査
線信号とされ、第3n＋１番目のラインでは、インターレ
ース信号の走査線信号は形成されず、第3n＋２番目のラ
インでは、現在の走査線信号、１ライン前の走査線信号
および２ライン前の走査線信号が、それぞれ1/4、1/2お
よび1/4の割合で加算されてノンインターレース信号の
走査線信号とされ、入力映像信号の１フレームのライン
数が6k＋３（ｋは正の整数）である場合には、垂直同期
信号1/2分周して得られるフレームパルスを基準にし
て、各フレーム期間で３ラインごとに制御が繰返されて
ノンインターレース信号の走査線信号が形成され、フレ
ームパルスから3n番目のラインでは、現在の走査線信号
および１ライン前の走査線信号が、それぞれ1/2の割合
で加算されてノンインターレース信号の走査線信号とさ
れ、第3n＋１番目のラインでは、ノンインターレース信
号の走査線信号が形成されず、第3n＋２番目のラインで
は、現在の走査線信号、１ライン前の走査線信号および
２ライン前の走査線信号が、それぞれ1/4、1/2および1/
4の割合で加算されてノンインターレース信号の走査線
信号とされ、入力映像信号の１フレームのライン数が6k
＋１（ｋは正の整数）である場合には、垂直同期信号を
1/2分周して得られるフレームパルスが存在するフィー
ルドと存在しないフィールドとでは、その制御が異なる
ようにされ、３ラインごとに制御が繰返されてノンイン
ターレース信号の走査線信号が形成され、フレームパル
スが存在するフィールドでは、フレームパルスから3n番
目のラインでは、現在の走査線信号、１ライン前の走査
線信号および２ライン前の走査信号が、それぞれ1/4、1
/2および1/4の割合で加算され、ノンインターレース信
号の走査線信号が形成され、3n＋１番目のラインでは、
ノンインターレース信号の走査線信号が形成されず、3n
＋２番目のラインでは、１ライン前の走査線信号および
２ライン前の走査線信号が、それぞれ1/2の割合で加算
されてノンインターレース信号の走査線信号が形成さ
れ、フレームパルスが存在しないフィールドでは、フレ
ームパルスから3n番目のラインでは、現在の走査線信号
および１ライン前の走査線信号が、それぞれ1/2の割合
で加算されてノンインターレース信号の走査線信号が形
成され、3n＋１番目のラインでは、ノンインターレース
信号の走査線信号が形成されず、3n＋２番目のラインで
は、現在の走査線信号、１ライン前の走査線信号および
２ライン前の走査線信号が、それぞれ1/4、1/2および1/
4の割合で加算されてノンインターレース信号の走査線
信号が形成され、フレームパルスの存在するフィールド
の3n＋１番目のラインでは、現在の走査線信号および１
ライン前の走査線信号よりノンインターレース信号の走
査線信号が形成され、第3n＋２番目のラインでは、ノン
インターレース信号の走査線信号は形成されず、入力映
像信号の１フレームのライン数が6k＋５本である場合に
は、垂直同期信号を1/2分周して得られるフレームパル
スが存在するフィールドと存在しないフィールドとで
は、その制御が異なるようにされ、３ラインごとに制御
が繰返されてノンインターレース信号の走査線信号が形
成され、フレームパルスが存在するフィールドでは、フ
レームパルスから3n番のラインでは、現在の走査線信号
および１ライン前の走査線信号が、それぞれ1/2の割合
で加算されてノンインターレース信号の走査線信号が形
成され、第3n＋１番目のラインでは、ノンインターレー
ス信号の走査線信号が形成されず、第3n＋２番目のライ
ンでは、現在の走査線信号、１ライン前の走査線信号お
よび２ライン前の走査線信号が、それぞれ1/4、1/2およ
び1/4の割合で加算されてノンインターレース信号の走
査線信号が形成され、フレームパルスが存在しないフィ
ールドでは、フレームパルスから第3n番目のラインで
は、現在の走査線信号、１ライン前の走査線信号および
２ライン前の走査線信号が、それぞれ1/4、1/2および1/
4の割合で加算されてノンインターレース信号の走査線
信号が形成され、第3n＋１番目のラインでは、ノンイン
ターレース信号の走査線信号が形成されず、第3n＋２番
目のラインでは、１ライン前の走査線信号および２ライ
ン前の走査線信号が、それぞれ1/2の割合で加算されて
ノンインターレース信号の走査線信号が形成され、フレ
ームパルスが存在しないフィールドの第3n＋１番目のラ
インでは、現在の走査線信号および１ライン前の走査線
信号よりノンインターレース信号の走査線信号を形成
し、第3n＋２番目のラインでは、ノンインターレース信
号の走査線信号を形成しないことを特徴とする。

請求項３記載の発明にかかる映像信号処理装置は、イ
ンターレースされた入力映像信号の１フレームの走査線
本数を計数するライン数計数手段と、入力映像信号の１
本以上の走査線にわたって加重平均する複数の加重平均
手段とを有して、入力映像信号の１フレームの走査線本
数を減じてノンインターレース信号として出力する映像
信号処理装置であって、ライン数計数手段により計数さ
れた走査線本数に応じて、入力映像信号の走査線ごとに
複数の加重平均手段の１つを択一的に選択して出力する
間引き回路を有する。間引き回路は、ライン数計数手段
により計数された１フレームの走査線本数が偶数本であ
るときには、映像信号のいずれのフィールドの走査線信
号も、そのままノンインターレース信号の各フィールド
の走査線信号に割当て、入力映像信号の１フレームのラ
イン数が2n＋１本であるときには、垂直同期信号を1/2
分周して得られるフレームパルスを基準に、各フレーム
期間で（ａ）入力映像信号の最初のｎ本の走査線信号が
ノンインターレース信号の一方のフィールドの走査線信
号にそのまま割当てられ、（ｂ）続いて、入力映像信号
の残りのｎ＋１本の走査線信号が利用されて、ｎ本の走
査線と同じ位置に走査線が存在するように補間走査線信
号が形成され、補間走査線信号がノンインターレース信
号の他方のフィールドの走査線信号に割当てられる、処
理が各フレーム期間で行なわれることを特徴とする。

請求項４記載の発明にかかる映像信号処理装置は、イ
ンターレースされた入力映像信号の１フレームの走査線
本数を計数するライン数計数手段と、入力映像信号の１
本以上の走査線にわたって加重平均する複数の加重平均
手段とを有して、入力映像信号の１フレームの走査線本
数を減じてノンインターレース信号として出力する映像
信号処理装置であってライン数計数手段により計数され
た走査線本数に応じて、入力映像信号の走査線ごとに複
数の加重平均手段の１つを択一的に選択して出力する間
引き回路を有する。間引き回路は、ライン数計数手段に
より計数された１フレームの走査線本数が偶数本である
ときには、入力映像信号のいずれのフィールドの走査線
信号も、そのままノンインターレース信号の各フィール
ドの走査線信号に割当て、記入力映像信号の１フレーム
のライン数が2n＋１本（ｎは正の整数）であるときに
は、垂直同期信号を1/2分周して得られるフレームパル
スを基準に、（ａ）入力映像信号の最初のｎ本の走査線
信号がノンインターレース信号の一方のフィールドの走
査線信号にそのまま割当てられ、（ｂ）続いて、入力映
像信号の残りのｎ＋１本の走査線信号が利用されて、ｎ
本の走査線と同じ位置に走査線が存在するように補間走
査線信号が形成され、補間走査線信号がノンインターレ
ース信号の他方のフィールドの走査線信号に割当てら
れ、（ｃ）こうして形成された映像信号を２ラインごと
に相加平均処理して走査線数を1/2とする、処理が各フ
レーム期間で行なわれることを特徴とする。

請求項５記載の発明にかかる映像信号処理装置は、請
求項１記載の発明の構成に加えて、信号の書込、読出が
行なわれるとともに、書込および読出を非同期で制御で
きるフレームメモリと、フレームメモリより１フィール
ド分の信号の読出が完了した後に、当該フィールド部分
への書込を開始するようにする書込制御手段とをさらに
含み、間引き回路の出力する映像信号を上記フレームメ
モリに書込むことを特徴とする。

請求項６記載の発明にかかる映像信号処理装置は、請
求項５記載の記載の発明の構成に加えて、入力映像信号
とは異なる第２の映像信号に同期して上記フレームメモ
リから信号を読出すことを特徴とする。

請求項７記載の発明にかかる映像信号処理装置は、請
求項６記載の発明の構成に加えて、クロック周波数、上
記フレームメモリの書込範囲、および読出範囲を複数組
記憶して切換えるための機能切換手段をさらに含み、複
数組のクロック周波数、書込範囲、および読出範囲から
１組を選択することにより、クロック周波数、書込範囲
および読出範囲を変化させることができることを特徴と
する。

［作用］ 請求項１記載の発明によれば、計数された１フレーム
の走査線本数に応じて当該フレーム内において決定され
た複数の加重平均手段の出力を選択する順序に基づい
て、当該フレームにおいて入力映像信号の走査線ごとに
択一的に複数の加重平均手段の出力を選択してノンイン
ターレース信号として出力することができる。つまり、
入力されるインターレースされた映像信号をフィールド
判定することなく、映像信号を間引きながら、ノンイン
ターレース信号を生成するものであり、そのためフィー
ルド判定回路やその誤動作防止回路を不要にすることが
できるという効果を奏する。

請求項２記載の発明によれば、計数された１フレーム
の走査線本数が3nであるか、6n＋１であるか、6n＋３で
あるか、6n＋５であるかに応じて当該フレーム内につい
てどのような順序で複数の加重平均手段の出力を選択す
るかが容易に判定でき、それによってノンインターレー
ス信号を出力することができる。つまり、入力されるイ
ンターレースされた映像信号をフィールド判定すること
なく、映像信号を間引きながら、ノンインターレース信
号を生成するものであり、そのためあらゆる走査線本数
の入力映像信号に対して、フィールド判定の誤判定のお
それがなく、走査線本数を減ずることができる。またさ
らに回路構成が簡単になるという効果も奏する。

請求項３記載の発明によれば、計数された１フレーム
の走査線本数が偶数であるか、奇数であるかに応じて当
該フレーム内についてどのような処理を行なってノンイ
ンターレース信号を形成するかを容易に判定することが
できる。つまり、入力されるインターレースされた映像
信号をフィールド判定することなく、映像信号を間引き
ながら、ノンインターレース信号を生成するものであ
り、そのためあらゆる走査線本数の入力映像信号に対し
て、フィールド判定を誤る恐れがなく走査線本数を減ず
ることができる。またそのための回路構成を簡単にする
ことができる。

請求項４記載の発明によれば、計数された１フレーム
の走査線本数が偶数であるか、奇数であるかに応じて当
該フレーム内についてどのような処理を行なってノンイ
ンターレース信号を形成するかが容易に判定できる。つ
まり、入力されるインターレースされた映像信号をフィ
ールド判定することなく、映像信号を間引きながら、ノ
ンインターレース信号を生成するものであり、そのため
あらゆる走査線本数の入力映像信号に対して、フィール
ド判定の誤判定がなく、走査線本数を減ずることができ
る。また回路構成が簡単になるという効果も奏する。さ
らに映像信号がいかなる信号であっても、必要とされる
走査線数が1/2、1/3、1/4であれば、間引き回路でノン
インターレース信号を形成し走査線数を減じることがで
きる。また、この構成と同様の構成により、走査線数が
1/2n、1/3n（ｎは自然数）の関係を満たす他の場合にも
完全なノンインターレース信号を形成することができ、
走査線数を減じることができるという効果を奏する。

請求項５記載の発明によれば、１フィールド分の読出
が完了した後に当該フィールド部分への書込を開始する
ようにしたので、フィールド判定回路やその誤動作防止
回路の動作不安定に起因する問題を生ずることなく、メ
モリ上に追越しの発生しない常に最新のノンインターレ
ースの信号を安定に書込むことができる。また、フレー
ムパルスの位相にかかわらず、良好にノンインターレー
ス信号を形成することができる。これにより、制御が偶
奇いずれのフィールドから始まってもかまわないという
効果を奏することができる。この結果、書込側での映像
信号のフィールド判定を行なわなくても、インターレー
ス信号からインターレース信号への変換をすることが可
能になるという効果を奏する。

請求項６記載の発明によれば、第２の映像信号に同期
してフレームメモリから信号を読出すようにしたので、
上記した請求項５記載の発明の効果に加えてさらに、安
定な２画面処理を実現できるという効果を奏する。

請求項７記載の発明によれば、機能切換手段を有する
ために、１つの回路を複数の目的に応じて切換えて使用
することができる。特に、１つのメモリを多くの機能に
共用することができる。そのため上記した請求項６記載
の発明の効果に加えてさらに装置のコストダウンを図る
ことができるという効果を奏する。

［実施例］ 以下、第１図を参照しながら、走査線数変換装置およ
びダウンコンバータ装置の一実施例について説明する。

また、ダウンコンバータ装置内蔵の２画面テレビ受像
機については、最後に説明する。

第１図において、入力端子１には基準となる映像信号
SVm、例えばNTSC信号が供給される。この映像信号SVmは
切換スイッチ２の固定端子ｍに接続される。

映像信号SVmは、後述するように、同期分離してダウ
ンコンバータ装置からの信号の出力のタイミング基準に
用いるので、どの様な映像をあらわす信号であってもか
まわない。

また、入力端子３には映像信号SVs、例えばハイビジ
ョン信号が供給される。この映像信号SVsはA/D変換器４
でディジタル信号に変換されたのち間引き回路５に供給
される。この間引き回路５の動作は間引き制御回路６に
よって制御される。

そして、間引き回路５の出力信号は、例えばRAMで構
成されるフレームメモリ７に書き込み信号として供給さ
れる。このフレームメモリ７における書き込み動作は、
書き込み制御回路８によって制御される。

また、入力端子３に供給される映像信号SVsは同期分
離回路９に供給され、この分離回路９で分離される垂直
同期信号WVDおよび水平同期信号WHDは間引き制御回路
６、書き込み制御回路８に供給される。

また、10は、例えばPLL回路をもって構成される書き
込みクロック発生回路であり、この発生回路10より出力
されるクロックWCKはA/D変換器４、間引き回路５、間引
き制御回路６に供給される。

上述した間引き回路５では、垂直方向標本化周波数の
低減が行なわれる。この場合、垂直方向に走査線が間引
かれる。なお、標本化周波数を低減する際には、予め低
減した周波数に応じたローパスフィルタが挿入され、ナ
イキスト周波数以上の信号成分が存在しないようにされ
る。

間引き回路５では、上述した標本化周波数の低減処理
の他に、走査線信号を補間してノンインターレース信号
の形成処理が行なわれる。

ここで、標本化周波数の低減処理およびノンインター
レース信号の形成処理について詳細に説明する。

ここでは、出力信号の１フィールドの走査線数を入力
信号の１フレームの走査線数の1/2、1/3、1/4にする場
合を例にとって説明する。これらを組み合わせて用いれ
ば、ほとんど任意数の走査線数を実現できる。

また、ここでは、垂直方向の標本化周波数の低減処理
と、ノンインターレースの信号をフィールド判定手段を
使わずに形成する処理にポイントがある。したがって、
この２点を中心に説明する。

まず出力信号の１フィールドの走査線数を入力映像信
号の１フレームの走査線数の1/2にする場合について説
明する。

映像信号SVsの１フィールドのライン数を、便宜上ln
本とすると、出力すべきノンインターレース信号の１フ
ィールドのライン数は、 ln÷２×２＝ln［本］ となる。ここで、「÷２」は走査線数が1/2となること
を、「×２」はノンインターレース化によってライン数
が２倍となること表している。

このように、出力されるべき１フィールドのライン数
は、映像信号SVsの１フィールドのライン数と等しくな
るので、次のようにノンインターレース化される。

映像信号SVsの１フレームのライン数が偶数本である
ときには、映像信号SVs自体がノンインターレース信号
であると考えられるから、映像信号SVsのいずれのフィ
ールドの走査線信号も、そのままノンインターレース信
号の各フィールドの走査線信号に割り当てられる。

また、映像信号SVsの１フレームライン数が2n＋１本
（ｎは正の整数）で奇数本であるときには、垂直同期信
号WVDを1/2分周して得られるフレームパルスを基準に、
各フレーム期間で、以下の処理が行なわれる。

つまり、映像信号SVsの最初のｎ本の走査線信号がノ
ンインターレース信号の一方のフィールドの走査線信号
にそのまま割り当てられる。続いて、映像信号SVsの残
りｎ＋１本の走査線信号が利用されて、上述したｎ本の
走査線と同じ位置に走査線が存在するように補間走査線
信号が形成され、この補間走査線信号がノンインターレ
ース信号の他方のフィールドの走査線信号に割り当てら
れる。

第４図Ａは映像信号SVsを示しており、「○」印は走
査線である。また、同図Ｂはフレームメモリ７に書き込
まれるノンインターレース信号であり、「×」印は補間
走査線信号による走査線である。

補間走査線信号は、例えば上下のラインの相加平均処
理によって形成される。つまり、フレームパルスを基準
に残りのｎ＋１本のラインでは、第５図Ａに実線で囲ん
で示したように２走査線が組み合わせられてそれぞれ1/
2の割合で加算され、これにより補間走査線信号が形成
される。

第５図Ｂは、以上のようにして形成されるノンインタ
ーレース信号を示している。この場合、各走査線の垂直
方向の位置を同図Ａに揃えて書くことで、各走査線の位
置が、映像信号SVsではどの位置に対応するかを分かり
易くしている。

つまり、ノンインターレース信号の１の走査線は映
像信号SVsの１の位置に、ノンインターレース信号のl
2の走査線は映像信号SVsのl3の位置に、以下同様の位置
に対応するように演算処理がされてノンインターレース
信号が形成される。

ところで、上述したようにフレームパルスを基準とし
ているが、フレームパルスの位相が反転する場合には、
第６図Ａに示すように、補間走査線信号の形成処理が行
なわれ、同図Ｂに示すように、ノンインターレース信号
が形成される。この場合、ノンインターレース信号の
１の走査線は映像信号SVsのl2の位置に、ノンインター
レース信号のl2の走査線は映像信号SVsのl4の位置に、
以下同様の位置に対応するようになり、第５図例の場合
に比べて１ライン分ずつずれるが、各フィールドごとの
走査線位置は一定しており、同様にノンインターレース
信号が形成される。

なお、第４図〜第６図では、映像信号SVsの１フレー
ムのライン数を11本として説明したが、一般に奇数本の
場合には同様にしてノンインターレース信号が形成され
る。

第７図は、上述した処理をするための間引き回路５お
よび間引き制御回路６の具体構成例を示すものである。

同図において、A/D変換器４からの映像信号SVsは切換
スイッチ51vのａ側の固定端子に供給される。また、こ
の映像信号SVsは直接加算器52vに供給されると共に、１
水平期間の遅延時間を有する遅延素子を構成するライン
メモリ53vを介して加算器52vに供給される。加算器52v
では２つの信号がそれぞれ1/2の割合で加算され、その
出力信号は補間走査線信号として切換スイッチ51vのｂ
側の固定端子に供給される。

また、同期分離回路９からの垂直同期信号WVDは、例
えばＴフリップフロップ、ゲート回路等で構成されるフ
レーム順位回路61に供給される。このフレーム順位回路
61では、垂直同期信号WVDを1/2に分周してフレームパル
スWFPが形成されると共に、このフレームパルスWFPが存
在するフィールドであるかどうかを示す信号SFPが形成
される。

フレーム順位回路61からのフレームパルスWFPは、例
えばカウンタを用いて構成されるライン数計数回路62に
供給されると共に、この計数回路62には同期分離回路９
からの水平同期信号WHDが供給されて、１フレームのラ
イン数が計数される。そして、この計数回路62からの１
フレームのライン数データはステータス判定回路63に供
給され、１フレームのライン数が偶数か奇数かが判定さ
れる。

またフレーム順位回路61からのフレームパルスWFP
は、例えばカウンタで構成されるラインタイミング表示
回路64に供給されると共に、このタイミング表示回路64
には同期分離回路９からの水平同期信号WHDが供給され
る。そして、このタイミング表示回路64では、現在のラ
インがフレームパルスWFPから教えて何本目であるかが
計数される。

上述したフレーム順位回路61からの信号SFP、ステー
タス判定回路63からの判定信号およびタイミング表示回
路64からの計数データは、間引き回路５の切換スイッチ
51vに切り換え制御信号として供給される。

すなわち、切換スイッチ51vは、１フレームのライン
数が偶数であるときには、ａ側に接続されたままとされ
る。一方、１フレームのライン数が奇数であるときに
は、フレームパルスからｎラインまでの期間はａ側に接
続され、残りのｎ＋１ラインの期間はｂ側に接続され
る。

これにより、切換スイッチ51vからは、走査線数が1/2
にされたノンインターレース信号が出力される。

また、間引き制御回路６において、フレーム順位回路
61からの信号SFP、ステータス判定回路63からの判定信
号およびタイミング表示回路64からの計数データは、ラ
インアドレス制御回路65に供給される。そして、このラ
インアドレス制御回路65より書き込み制御回路８には、
ラインアドレスのインクリメント信号INCが供給され
る。なお、このインクリメント信号INCは、後述するよ
うに出力のイネーブル信号WEとしても供給される。

次に、走査線数が1/3の場合について説明する。

映像信号SVsの１フィールドのライン数を、便宜上ln
本とすると、出力されるべきノンインターレース信号の
１フィールドのライン数は、 ln÷３×２＝2ln/3［本］ となる。ここで、「÷３」は走査線数が1/3であること
を、「×２」はノンインターレース化によって走査線数
が２倍となることを表している。

このように、出力されるべき１フィールドのライン数
は、映像信号SVsの１フィールドのライン数の2/3となる
ので、映像信号SVsの１フレームのライン数に応じて、
次のようにノンインターレース化される。

映像信号SVsの１フレームのライン数が偶数本（例え
ば526本、626本、1050本、1250本など）であるときに
は、映像信号SVs自体がノンインターレース信号である
と考えられる。この場合は、映像信号SVsの各フィール
ドごとに、3n＋０、3n＋１、3n＋２番目の走査線信号か
ら２本分の走査線信号が形成され、これがノンインター
レース信号の各フィールドの走査線信号に割り当てられ
る。例えば、３ラインごとに、以下の制御が繰り返され
て形成される。

第3n＋０番目のラインでは、現在の走査線信号および
１ライン前の走査線信号が、それぞれ1/2の割合で加算
されてノンインターレース信号の走査線信号が形成され
る。

第3n＋１番目のラインでは、ノンインターレース信号
の走査線信号は形成されない。

第3n＋２番目のラインでは、現在の走査線信号、１ラ
イン前の走査線信号および２ライン前の走査線信号が、
それぞれ1/4、1/2および1/4の割合で加算されてノンイ
ンターレース信号の走査線信号が形成される。

また、映像信号SVsの１フレームのライン数が6k＋３
本（ｋは正の整数であり、例えば525本、627本、1125本
など）である場合には、垂直同期信号WVDを1/2分周して
得られるフレームパルスを基準にして、各フレーム期間
で３ラインごとに制御が繰り返されてノンインターレー
ス信号の走査線信号が形成される。

第８図Ａが映像信号SVsを示しており、「○」印は走
査線である。また、同図Ｂは出力されるノンインターレ
ース信号を示しており、「×」印は走査線である。この
場合、ノンインターレース信号の各走査線信号は、すべ
て映像信号SVsの複数の走査線信号より演算されて形成
される。

例えば、各フレーム期間で３ラインごとに、以下の制
御が繰り返される。

すなわち、フレームパルスから3n＋０（0,3,6,……）
番目のラインでは、第９図Ａに破線で囲んで示した現在
の走査線信号および１ライン前の走査線信号が、それぞ
れ1/2の割合で加算されてノンインターレース信号の走
査線信号が形成される。

また、3n＋１（1,4,7,……）番目のラインでは、ノン
インターレース信号の走査線信号は形成されない。

また、3n＋２（2,5,8,……）番目のラインでは、第９
図Ａに実線で囲んで示した現在の走査線信号、１ライン
前の走査線信号および２ライン前の走査線信号が、それ
ぞれ1/4、1/2および1/4の割合で加算されてノンインタ
ーレース信号の走査線信号が形成される。

なお、第９図Ａにおいて、「（ｘ＝０〜14）」は走
査線である。

また、第９図Ｂは以上の制御が繰り返されて形成され
たノンインターレース信号を示しており、「×」印は走
査線である。この場合、各走査線の垂直方向の位置を同
図Ａに揃えて書くことで、各走査線の位置が映像信号SV
sではどの位置に対応するかを分かり易くしている。

つまり、ノンインターレース信号の１の走査線は映
像信号SVsのl2の位置に、ノンインターレース信号のl2
の走査線は映像信号SVsのl3′の位置に、以下同様の位
置に対応するように演算処理がされてノンインターレー
ス信号が形成される。

ところで、上述したようにフレームパルスを基準とし
ているが、フレームパルスの位相が反転する場合には、
第10図Ａに示すように処理が行なわれ、同図Ｂに示すよ
うに、ノンインターレース信号が形成される。この場
合、ノンインターレース信号の１の走査線は、映像信
号SVsの１の位置に、ノンインターレース信号のl2の
走査線は、映像信号SVsのl2′の位置に、以下同様の位
置に対応するようになり、第９図例の場合に比べて２ラ
イン分ずつずれるが、各フィールドごとの走査線位置は
一定しており、同様にノンインターレース信号が形成さ
れる。

なお、第８図〜第10図では映像信号SVsの走査線数を1
5本として説明したが、例えば525本、627本、1125本な
ど、一般に走査線数が6k＋３本の場合には同様にしてノ
ンインターレース信号が形成される。

また、映像信号SVsの１フレームのライン数が6k＋１
本（ｋは正の整数であり、例えば523本、625本など）で
ある場合には、３ラインごとに制御が繰り返されてノン
インターレース信号の走査線信号が形成される。この場
合、垂直同期信号WVDを1/2分周して得られるフレームパ
ルスが存在するフィールドと存在しないフィールドで
は、その制御が異なるようにされる。

第11図Ａは映像信号SVsを示しており、「○」印は走
査線である。また、同図Ｂは出力されるノンインターレ
ース信号を示しており、「×」印は走査線である。この
場合、ノンインターレース信号の各走査線信号は、すべ
て映像信号SVsの複数の走査線信号より演算されて形成
される。

例えば、フレームパルスが存在するフィールドと存在
しないフィールドでは、３ラインごとに、それぞれ以下
の制御が繰り返される。

すなわち、第12図Ａにおいて、フィールドf1にフレー
ムパルスが存在したとすると、このフィールドf1では、
フレームパルスから3n＋０（0,3,6,……）番目のライン
では、第12図Ａに実線で囲んで示した現在の走査線信
号、１ライン前の走査線信号および２ライン前の走査線
信号が、それぞれ1/4、1/2および1/4の割合で加算され
てノンインターレース信号の走査線信号が形成される。

また、3n＋１（1,4,7,……）番目のラインでは、ノン
インターレース信号の走査線信号は形成されない。

また、3n＋２（2,5,8,……）番目のラインでは、第12
図Ａに破線で囲んで示した１ライン前の走査線信号およ
び２ライン前の走査線信号が、それぞれ1/2の割合で加
算されてノンインターレース信号の走査線信号が形成さ
れる。

また、フレームパルスが存在しないフィールドf2で
は、フレームパルスから3n＋０（12,15,18,……）番目
のラインでは、第12図Ａに破線で囲んで示した現在の走
査線信号および１ライン前の走査線信号が、それぞれ1/
2の割合で加算されてノンインターレース信号の走査線
信号が形成される。

また、3n＋１（13,16,19,……）番目のラインでは、
ノンインターレース信号の走査線信号は形成されない。

また、3n＋２（11,14,17,……）番目のラインでは、
第12図Ａに実線で囲んで示した現在の走査線信号、１ラ
イン前の走査線信号および２ライン前の走査線信号が、
それぞれ1/4、1/2および1/4の割合で加算されてノンイ
ンターレース信号の走査線信号が形成される。

なお、第12図Ａにおいて、「（ｘ＝０〜18）」は走
査線である。

また、第12図Ｂは以上の制御が繰り返されて形成され
たノンインターレース信号を示しており、「×」印は走
査線である。この場合、各走査線の垂直方向の位置を同
図Ａに揃えて書くことで、各走査線の位置が映像信号SV
sではどの位置に対応するかを分かり易くしている。

つまり、ノンインターレース信号の１の走査線は映
像信号のSVsの１′の位置に、ノンインターレース信
号のl2の走査線は映像信号SVsのl3の位置に、以下同様
の位置に対応するように演算処理がされてノンインター
レース信号が形成される。

なお、以上の説明では、フレームパルスが存在するフ
ィールドの3n＋１番目のラインでは、ノンインターレー
ス信号の走査線信号は形成されず、3n＋２番目のライン
で、１ライン前の走査線信号および２ライン前の走査線
信号よりノンインターレース信号の走査線信号を形成す
るようにしているが、これは次のようにしてもよい。す
なわち、3n＋１番目のラインでは、現在の走査線信号お
よび１ライン前の走査線信号よりノンインターレース信
号の走査線信号を形成し、3n＋２番目のラインでは、ノ
ンインターレース信号の走査線信号を形成しないように
してもよい。

ところで、フレームパルスの位相が反転する場合に
は、第13図Ａに示す処理が行なわれ、同図Ｂに示すよう
に、ノンインターレース信号が形成される。この場合、
ノンインターレース信号の１の走査線は、映像信号SV
sのl2の位置に、ノンインターレース信号のl2の走査線
は、映像信号SVsのl3′の位置に、以下同様の位置に対
応するようになり、第12図例の場合に比べて１ライン分
ずつずれるが、各フィールドごとの走査線位置は一定し
ており、同様にノンインターレース信号が形成される。

なお、第11図〜第13図では映像信号SVsの走査線数を1
9本として説明したが、例えば523本、625本など、一般
に走査線数が6k＋１本の場合には同様にしてノンインタ
ーレース信号が形成される。

また、映像信号SVSの１フレームのライン数が6k＋５
本（ｋは正の整数であり、例えば527本、623本など）で
ある場合には、３ラインごとに制御が繰り返されてノン
インターレース信号の走査線信号が形成される。１フレ
ームのライン数が6k＋１本の場合と同様に、垂直同期信
号WVDを1/2分周して得られるフレームパルスが存在する
フィールドと存在しないフィールドでは、その制御が異
なるようにされる。

第14図Ａは映像信号SVSを示しており、「○」印は走
査線である。また、同図Ｂは出力されるノンインターレ
ース信号を示しており、「×」印は走査線である。この
場合、ノンインターレース信号の各走査線信号は、すべ
て映像信号SVSの複数の走査線信号より演算されて形成
される。

例えば、フレームパルスが存在するフィールドと存在
しないフィールドでは、３ラインごとに、それぞれ以下
の制御が繰り返される。

すなわち、第15図Ａにおいて、フィールドf1にフレー
ムパルスが存在したとすると、このフィールドf1では、
フレームパルスから3n＋０（0,3,6,……）番目のライン
では、第15図Ａに実線で囲んで示した現在の走査線信号
および１ライン前の走査線信号が、それぞれ1/2の割合
で加算されてノンインターレース信号の走査線信号が形
成される。

また、3n＋１（1,4,7,……）番目のラインでは、ノン
インターレース信号の走査線信号は形成されない。

また、3n＋２（2,5,8,……）番目のラインでは、第15
図Ａに破線で囲んで示した現在の走査線信号、１ライン
前の走査線信号および２ライン前の走査線信号が、それ
ぞれ1/4,1/2および1/4の割合で加算されてノンインター
レース信号の走査線信号が形成される。

また、フレームパルスが存在しないフィールドf2で
は、フレームパルスから3n＋０（9,12,15,……）番目の
ラインでは、第15図Ａに破線で囲んで示した現在の走査
線信号、１ライン前の走査線信号および２ライン前の走
査線信号が、それぞれ1/4,1/2および1/4の割合で加算さ
れてノンインターレース信号の走査線信号が形成され
る。

また、3n＋１（10,13,16,……）番目のラインでは、
ノンインターレース信号の走査線信号は形成されない。

また、3n＋２（11,14,……）番目のラインでは、第15
図Ａに実線で囲んで示した１ライン前の走査線信号およ
び２ライン前の走査線信号が、それぞれ1/2の割合で加
算されてノンインターレース信号の走査線信号が形成さ
れる。

なお、第15図Ａにおいて、「（ｘ＝０〜16）」は走
査線である。

また、第15図Ｂは以上の制御が繰り返されて形成され
たノンインターレース信号を示しており、「×」印は走
査線である。この場合、各走査線の垂直方向の位置を同
図Ａに揃えて書くことで、各走査線の位置が映像信号SV
Sではどの位置に対応するかを分かり易くしている。

つまり、ノンインターレース信号の１の走査線は映
像信号のSVSのl2の位置に、ノンインターレース信号のl
2の走査線は映像信号SVSのl3′の位置に、以下同様の位
置に対応するように演算処理がされてノンインターレー
ス信号が形成される。

なお、以上の説明では、フレームパルスが存在しない
フィールドの3n＋１番目のラインでは、ノンインターレ
ース信号の走査線信号は形成されず、3n＋２番目のライ
ンで、１ライン前の走査線信号および２ライン前の走査
線信号よりノンインターレース信号の走査線信号を形成
するようにしているが、これは次のようにしてもよい。
すなわち、3n＋１番目のラインでは、現在の走査線信号
および１ライン前の走査線信号よりノンインターレース
信号の走査線信号を形成し、3n＋２番目のラインでは、
ノンインターレース信号の走査線信号を形成しないよう
にしてもよい。

ところで、フレームパルスの位相が反転する場合に
は、第16図Ａに示す処理が行なわれ、同図Ｂに示すよう
に、ノンインターレース信号が形成される。この場合、
ノンインターレース信号の１の走査線は映像信号SVS
のl2′の位置に、ノンインターレース信号のl2の走査線
は映像信号SVSのl4の位置に、以下同様の位置に対応す
るようになり、第15図例の場合に比べて１ライン分ずつ
ずれるが、各フィールドごとの走査線位置は一定してお
り、同様にノンインターレース信号が形成される。

なお、第14図〜第16図では映像信号SVSの走査線数を1
7本として説明したが、例えば527本、623本など、一般
に走査線数が6k＋５本の場合には同様にしてノンインタ
ーレース信号が形成される。

第17図は、上述したように走査線数を1/3にするとき
の処理を行なうための間引き回路５および間引き制御回
路６の具体構成例を示すものである。

同図において、A/D変換器４からの映像信号SVsは１水
平期間の遅延時間を有する遅延素子を構成するラインメ
モリ54vおよび55vの直列回路に供給される。そして、ラ
インメモリ54vおよび55vの出力信号は加算器56vに供給
されて、それぞれ1/2の割合で加算されたのち切換スイ
ッチ57vのｃ側の固定端子に供給される。また、A/D変換
器４からの映像信号SVs、ラインメモリ54vの出力信号お
よびラインメモリ55vの出力信号は加算器58vに供給され
て、それぞれ1/4、1/2および1/4の割合で加算されたの
ち切換スイッチ57vのｂ側の固定端子に供給される。さ
らに、A/D変換器４からの映像SVsおよびラインメモリ54
vの出力信号は加算器59vに供給されて、それぞれ1/2の
割合で加算されたのち切換スイッチ57vのａ側の固定端
子に供給される。

また、間引き制御回路６のステータス判定回路63で
は、走査線数が、偶数、6k＋１本、6k＋３本および6k＋
５本のいずれに該当するか判定される。すなわち、ライ
ン数計数回路62からの１フレームのライン数データより
ライン数が偶数であるか判断されると共に、奇数の場合
には６で割った余りが求められる。このステータス判定
回路63はハードウェアでも構成できるが、ROMを用いれ
ば簡単に構成できる。

ここで用いるROMの容量は、通常の走査線本数が525本
程度とすると、次のように2Kビットとなる。すなわち、
ROMのアドレスにライン数データを供給すると10ビット
必要である。また、ステータスは全部で４通りであるか
ら２ビットで表現できる。したがって、 2¹⁰×２＝2Kビット である。

また、間引き制御回路６のラインタイミング表示回路
64では、現在のラインがフレームパルスWFPまたは垂直
同期信号WVDより何ライン目であるかが計数され、その
値を３で割った余りが出力される。その他は第７図例と
同様に構成される。

そして、フレーム順位回路61からの信号SFP、ステー
タス判定回路63からの判定信号およびタイミング表示回
路64からの出力信号は、間引き回路５の切換スイッチ57
vに供給される共にラインアドレス制御回路65に供給さ
れ、切換スイッチ57vの切り換え制御および信号の出力
の可否が制御される。

すなわち、１フレームの走査線数が偶数であるときに
は、以下のように制御される。各フィールドの3n＋０番
目のラインでは切換スイッチ57vはａ側に接続されると
共に、ラインアドレス制御回路65よりインクリメント信
号INCが出力されて切換スイッチ57vからの信号が出力さ
れ、3n＋１番目のラインでは切換スイッチ57vは不定と
されると共に、ラインアドレス制御回路65よりインクリ
メント信号INCは出力されず信号の出力も禁止され、3n
＋２番目のラインでは切換スイッチ57vはｂ側に接続さ
れると共に、ラインアドレス制御回路65よりインクリメ
ント信号INCが出力されて切換スイッチ57vからの信号が
出力される。

また、１フレームの走査線数が6k＋１本であるときに
は、以下のように制御される。フレームパルスの存在す
るフィールドであって、フレームパルスから3n＋０番目
のラインでは切換スイッチ57vはｂ側に接続されると共
に、ラインアドレス制御回路65よりインクリメント信号
が出力されて切換スイッチ57vからの信号が出力され、
フレームパルスから3n＋１番目のラインでは切換スイッ
チ57vは不定とされると共に、ラインアドレス制御回路6
5よりインクリメント信号INCは出力されず、信号の出力
も禁止され、3n＋２番目のラインでは切換スイッチ57v
はｃ側に接続されると共に、ラインアドレス制御回路65
よりインクリメント信号INCが出力されて切換スイッチ5
7vからの信号が出力される。一方、フレームパルスが存
在しないフィールドであって、フレームパルスから3n＋
０番目のラインでは切換スイッチ57vはａ側に接続され
ると共に、ラインアドレス制御回路65よりインクリメン
ト信号INCが出力されて切換スイッチ57vからの信号が出
力され、フレームパルスから3n＋１番目のラインでは切
換スイッチ57v不定とされると共に、ラインアドレス制
御回路65よりインクリメント信号INCは出力されず信号
の出力も禁止され、3n＋２番目のラインでは切換スイッ
チ57vはｂ側に接続されると共に、ラインアドレス制御
回路65よりインクリメント信号INCが出力されて切換ス
イッチ57vからの信号が出力される。

なお、フレームパルスの存在するフィールドでは、つ
ぎのように制御されるようにしてもよい。すなわち、フ
レームパルスから3n＋０番目のラインでは切換スイッチ
57vはｂ側に接続されると共に、ラインアドレス制御回
路65よりインクリメント信号が出力されて切換スイッチ
57vからの信号が出力され、フレームパルスから3n＋１
番目のラインでは切換スイッチ57vはａ側に接続される
と共に、ラインアドレス制御回路65よりインクリメント
信号INCが出力されて切換スイッチ57vからの信号が出力
され、フレームパルスから3n＋２番目のラインでは切換
スイッチ57vは不定とされると共に、ラインアドレス制
御回路65よりインクリメント信号INCは出力されず信号
の出力も禁止される。

また、１フレームの走査線数が6k＋３本であるときに
は、以下のように制御される。フレームパルスから3n＋
０番目のラインでは切換スイッチ57vはａ側に接続され
ると共に、ラインアドレス制御回路65よりインクリメン
ト信号INCが出力されて切換スイッチ57vからの信号が出
力され、フレームパルスから3n＋１番目のラインでは切
換スイッチ57vは不定とされると共に、ラインアドレス
制御回路65よりインクリメント信号INCは出力されず信
号の出力も禁止され、3n＋２番目のラインでは切換スイ
ッチ57vはｂ側に接続されると共に、ラインアドレス制
御回路65よりインクリメント信号INCが出力されて切換
スイッチ57vからの信号が出力される。

また、１フレームの走査線が6k＋５本であるときに
は、以下のように制御される。フレームパルスの存在す
るフィルードであって、フレームパルスから3n＋０番目
のラインでは切換スイッチ57vはａ側に接続されると共
に、ラインアドレス制御回路65よりインクリメント信号
が出力されて切換スイッチ57vからの信号が出力され、
フレームパルスから3n＋１番目のラインでは切換スイッ
チ57vは不定とされると共に、ラインアドレス制御回路6
5よりインクリメント信号INCは出力されず信号の出力も
禁止され、3n＋２番目のラインでは切換スイッチ57vは
ｂ側に接続されると共に、ラインアドレス制御回路65よ
りインクリメント信号INCが出力されて切換スイッチ57v
からの信号が出力される。一方、フレームパルスが存在
しないフィールドであって、フレームパルスから3n＋０
番目のラインでは切換スイッチ57vはｂ側に接続される
と共に、ラインアドレス制御回路65よりインクリメント
信号INCが出力されて切換スイッチ57vからの信号が出力
され、フレームパルスから3n＋１番目のラインでは切換
スイッチ57vは不定とされると共に、ラインアドレス制
御回路65よりインクリメント信号INCは出力されず信号
の出力も禁止され、3n＋２番目のラインでは切換スイッ
チ57vはｃ側に接続されると共に、ラインアドレス制御
回路65よりインクリメント信号INCが出力されて切換ス
イッチ57vからの信号が出力される。

なお、フレームパルスの存在しないフィールドでは、
次のように制御されるようにしてもよい。すなわち、フ
レームパルスから3n＋０番目のラインでは切換スイッチ
57vはｂ側に接続されると共に、ラインアドレス制御回
路65よりインクリメント信号INCが出力されて切換スイ
ッチ57vからの信号が出力され、フレームパルスから3n
＋１番目のラインでは切換スイッチ57vはａ側に接続さ
れると共に、ラインアドレス制御回路65よりインクリメ
ント信号INCが出力されて切換スイッチ57vからの信号が
出力され、フレームパルスから3n＋２番目のラインでは
切換スイッチ57vは不定とされると共に、ラインアドレ
ス制御回路65よりインクリメント信号INCは出力されず
信号の出力が禁止される。

次に、走査線数が1/4の場合について説明する。

この場合には、走査線数が1/2の場合の考え方が応用
できる。すなわち、走査線数を1/2の場合のさらに1/2と
すればよいので、1/2の場合と同様の制御によって、一
旦ノンインターレース信号が形成されたのち、２ライン
ごとに相加平均処理されて走査線数が1/2とされる。

このように走査線数が1/2のときの処理をするための
間引き回路５および間引き制御回路６は、例えば第７図
例の切換スイッチ51vの後段に、２ラインごとに相加平
均処理をする回路が付加されて構成される。これによ
り、走査線数が1/4の場合にも良好なノンインターレー
ス信号が形成される。

このように、走査線数が1/2の場合と1/4の場合とで
は、第７図例の回路を共通に使用することができる。

なお、この走査線数が1/4の場合には、1/2の場合と同
様に、ライン数を直接1/2に間引いてノンインターレー
ス信号を得るようにしてもよい。

以上述べたように、映像信号SVsがいかなる信号であ
っても、走査線数が1/2、1/3、1/4であれば、間引き回
路５でノンインターレース信号が形成される。

なお、上述したと同様に構成することにより、走査線
数が1/2n、1/3n（ｎは自然数）の関係を満たす他の場合
にも完全なノンインターレース信号を形成することがで
きる。

ところで、上述の制御では、フレームパルスの位相に
拘らず、良好にノンインターレース信号が形成される。
これは、制御が偶奇、いずれのフィールドからはじまっ
ても構わないことを意味している。この結果、書き込み
側での映像信号SVsのフィールド判定を行なわなくて
も、インターレース信号からノンインターレース信号へ
の変換をすることができる。

なお、本例のように基準となる映像信号SVmがNTSC信
号で、映像信号SVsがハイビジョン信号である場合に
は、走査線数を1/3にするものが望ましい。それは、NTS
Cとハイビジョンのアスペクト比の違いによる。

アスペクト比4:3のNTSCモニクにアスペクト比約5:3の
ハイビジョン画像を横幅を合わせて映出すると、画面の
有効走査線本数は、約380本となる。一方、走査線数を1
/3にする走査線数変換装置の機能により、１フィールド
当り走査線数、375本のノンインターレース、ハイビジ
ョン信号を作成することができる。

したがって、走査線数を1/3にするのが望ましい。

第１図に戻って、間引き回路５より出力されるノンイ
ンターレース信号の各走査線信号はフレームメモリ７に
書き込まれる。

上述したように、書き込み側では、映像信号SVsのフ
ィールド判定は行なわれておらず、映像信号SVsがイン
ターレース信号である場合に、どちらのフィールドがフ
レームメモリ７のどちらのフィールド部分に書き込まれ
るかは定義できない。しかし、間引き回路５の出力信号
自体がノンインターレース化されているので、フレーム
メモリ７上には、偶奇フィールドの別の概念を持ち込む
必要はなく問題はない。

また、11は追い越し判定回路である。この追い越し判
定回路11では、後述するように書き込み制御回路８およ
び読み出し制御回路12からのラインアドレスのMSBのデ
ータに基づいて、フレームメモリ７の書き込み、読み出
しが各々どちらのフィールド部分に対してなされている
か調べられ、書き込みフィールドを反転する反転信号IN
Vが出力される。そして、この反転信号INVは書き込み制
御回路８に供給され、フレームメモリ７の同一フィール
ド部分に対して書き込み、読み出しが同時に起きないよ
うに書き込み側のフィールドが反転制御される。

書き込み制御回路８には、上述したように同期信号WH
D,WVDの他に、間引き回路５からの書き込むクロックWC
K′、間引き制御回路６からのラインアドレスのインク
リメント信号INC、追い越し判定回路11からの反転信号I
NVが供給され、これらに基づいてフレームメモリ７の書
き込みアドレスが形成される。

第18図は書き込み制御回路８の具体構成例を示す図で
ある。

同図において、書き込みクロック発生回路10からの書
き込みクロックWCKはカウンタ81に供給され、このカウ
ンタ81には同期分離回路９からの水平同期信号WHDがリ
セット信号として供給される。そして、このカウンタ81
のカウント出力が水平方向アドレスとしてフレームメモ
リ７に供給される。

また、同期分離回路９からの水平同期信号WHDはカウ
ンタ82にクロックとして供給されると共に、このカウン
タ82には同期分離回路９からの垂直同期信号WVDがリセ
ット信号として供給される。また、このカウンタ82には
間引き制御回路６からのインクリメント信号INCがカウ
ンタイネーブル信号として供給される。そして、カウン
タ82のカウント出力のMSB−１〜LSBはラインアドレス
（垂直方向アドレス）のMSB−１〜LSBとしてフレームメ
モリ７に供給される。

また、カウンタ82のカウント出力のMSBはエクスクル
ーシブオア回路83の一方の入力端子に供給され、このエ
クスクルーシブオア回路83の他方の入力端子には追い越
し判定回路11からの反転信号INVが供給される。そし
て、このエクスクルーシブオア回路83の出力信号がライ
ンアドレスのMSBとしてフレームメモリ７に供給され
る。

この場合、追い越し制御回路11より反転信号INVが供
給されると、エクスクルーシブオア回路83の出力信号、
したがってラインアドレスのMSBの状態が反転し、これ
により書き込み側のフィールドが反転される。また、間
引き制御回路６よりインクリメント信号INCが供給され
ると、カウンタ82はカウント可能な状態となってライン
アドレスがインクリメントされる。このとき、フレーム
メモリ７に書き込みイネーブル信号WEが供給されるの
で、フレームメモリ７は書き込み可能な状態となる。

また、カウンタ82のカウント出力のMSBは追い越し判
定回路11に供給され、追い越し判定回路11では、後述す
るように読み出しラインアドレスのMSBとの比較から反
転信号INVが形成される。

なお、第18図例の書き込み制御回路８は、フレームメ
モリ７を通常のRAMを用いて構成する場合の例である
が、フレームメモリ７はフィールドメモリ専用のICなど
を用いて構成してもよく、その場合にはより簡単に構成
することができる。

このように書き込み制御回路８で形成される書き込み
アドレスによって、フレームメモリ７の各々のフィール
ド部分には、第19図に示すようにノンインターレース信
号が書き込まれる。第19図は、簡単のため１フィールド
のライン数が９本の場合を示している。

次に、このようにフレームメモリ７に書き込まれたノ
ンインターレース信号を、どのように読み出すかについ
て説明する。

第１図において、13はPLL回路等を用いて構成された
読み出しクロック発生回路である。このクロック発生回
路13で発生される読み出しクロックRCKの周波数は、表
示する画面の水平方向の長さに影響する。

この周波数は、ハイビジョン画像とNTSCテレビジョン
モニタのアスペクト比などを考慮して決定される。例え
ば、フレームメモリ７の書き込みクロックWCKと同じ周
波数としても良いし、適当な常数倍の周波数であっても
よい。ここにおいて、フレームメモリ７は時間軸変更手
段として動作することになり、書き込みと読み出しが非
同期で動作することとなる。

また、フレームメモリ７からの読み出しのために、基
準となる映像信号SVmが用いられる。SVmは、入力端子１
を経て同期分離回路14に供給され、垂直同期信号RVDお
よび水平同期信号RHDが分離される。

また、映像信号SVmは、切換スイッチ２のｓ側の固定
端子を通してダウンコンバートされたハイビジョン信号
がモニタ受像機18に加えられない期間、モニタ受像機18
に供給されて、その画面をマスクする働きを有する。

つまり、上述したように、ダウンコンバートされたハ
イビジョン信号の走査線は約375本しかないから、NTSC
モニタの走査線数525本との差の走査線に相当する期間
はハイビジョン信号は存在しない。したがって、この期
間だけ、映像信号SVmによる画像モニタ受像機18の画面
上に映出され、画面上の不要な部位がマスクされる。

なお、マスク用の信号を別途発生させる場合には、第
１図の入力端子１や同期分離回路14を取り除き、RHD、R
VDを直接発生させるようにしてもかまわない。

さて、フレームメモリ７からの信号の読み出しは、イ
ンターレースで行なっても、ノンインターレースで行な
ってもかまわない。フレームメモリにはノンインターレ
ースで信号が書き込まれているから、ノンインターレー
スで信号を読み出す場合はRHD、RVDを用いて順番に信号
を読み出すだけでよく複雑な制御は必要としない。

以下、インターレースした信号を読み出す場合の構成
について説明する。

インターレースした信号を読み出す場合には、同期信
号RVD,RHDはフィールド判定回路15に供給される。この
フィールド判定回路15では、同期信号RVD,RHDの位相に
基づいて基準信号SVmの偶奇フィールドの判定が行なわ
れる。例えば、水平同期信号RHDおよび垂直同期信号RVD
の位相が、それぞれ第20図ＡおよびＢに示すように一致
しているフィールドは奇数フィールドと判定され、一
方、水平同期信号RHDおよび垂直同期信号RVDの位相が、
同図ＣおよびＤに示すように1/2水平期間（H/2）だけず
れているフィールドは偶数フィールドと判定される。こ
の場合、第21図に示すように、偶数フィールドの走査線
が、奇数フィールドの同一番目の走査線より上にあるも
のとする。なお、第21図では、１フレームのライン数が
９本の場合を示している。

このフィールド判定回路15からの判定信号FDは読み出
し制御回路16に供給される。この読み出し制御回路16に
は同期分離回路14で分離される同期信号RVD,RHDが供給
されると共に、クロック発生回路13からの読み出しクロ
ックRCKが供給される。そして、これらに基づいてフレ
ームメモリ７の読み出しアドレスが形成され、フレーム
メモリ７に書き込まれているノンインターレース信号
が、基準用の映像信号SVmのインターレス順位に一致す
るインターレース信号に変換されて読み出される。

ここにおいて、フレームメモリ７上には、第19図に示
すように、偶数フィールドの第１ラインに相当する走査
線信号が書き込まれていないことに注意する必要があ
る。

すなわち、映像信号SVmとのインターレース順位を一
致させるためには、奇数フィールドでは第19図の1,3,5,
……の走査線信号を、偶数フィールドでは第19図の2,4,
6,……の走査線信号を読み出す必要がある。この場合、
フレームメモリ７にはノンインターレース信号が２フィ
ールド分書き込まれているので、どちらのフィールド部
分を映像信号SVmのどちらのフィールドに割り当てても
構わない。つまり、フレームメモリ７の２つのフィール
ド部分から、交互に映像信号SVmのフィールド判定結果
にしたがって、上述したように信号を読み出すようにさ
れる。

第22図は読み出し制御回路16の具体構成例を示す図で
ある。

同図において、読み出しクロック発生回路13からの読
み出しクロックRCKはカウンタ161に供給される。このカ
ウンタ161には同期分離回路14からの水平同期信号RHDが
遅延回路162を介してリセット信号として供給される。
そして、このカウンタ161のカウント出力は水平方向ア
ドレスとしてフレームメモリ７に供給される。

この場合、水平同期信号RHDは、水平位置調整回路163
で設定した時間だけ遅延されたのちカウンタ161に供給
されてカウンタ161がリセットされる。つまり、このリ
セットタイミングからフレームメモリ７の水平方向の読
み出しが開始され、水平方向の表示開始位置が決められ
る。

なお、遅延量は、例えば読み出しクロックRCKの１周
期を単位として調整できるように構成される。ここで、
遅延量が大きくなるほど、画面の表示位置は右側とな
る。

また、同期分離回路14からの水平同期信号RHDはカウ
ンタ164にクロックとして供給される。このカウンタ164
には同期分離回路14からの垂直同期信号RVDが遅延回路1
62を介してロード信号として供給される。また、フィー
ルド判定回路15からのフィールド判定信号FDはカウンタ
164にロードデータのLSBとして供給される。なお、ロー
ドデータのその他のビットは、例えば低レベル“0"とさ
れる。上述せずも、フィールド判定信号FDは、例えば奇
数フィールドのときには低レベル“0"とされ、偶数フィ
ールドのときには高レベル“1"とされている。そして、
カウンタ164のカウント出力はラインアドレス（垂直方
向アドレス）のMSB−１〜LSB＋１としてフレームメモリ
７に供給される。

また、フィールド判定回路15からのフィールド判定信
号FDはインバータ166に供給され、このインバータ166の
出力信号はラインアドレスのMSBおよびLSBとしてフレー
ムメモリ７に供給される。

この場合、フィールド判定信号FDに応じてラインアド
レスのMSBの状態が変化するので、映像信号SVmの偶奇フ
ィールドに応じて、フレームメモリ７の２つのフィール
ド部分より交互に読み出しが行なわれる。

また、奇数フィールドの場合には、ラインアドレスの
下位２ビットは最初「01」となると共にLSBは「１」に
固定されるので、1,3,5,……の走査線信号が順次読み出
され、一方、偶数フィールドの場合には、ラインアドレ
スの下位２ビットは最初「10」となると共にLSBは
「０」に固定されるので、2,4,6,……の走査線信号が順
次読み出される。

またこの場合、垂直同期信号RVDは、画面の垂直位置
調整回路167で設定した時間だけ遅延されたのちカウン
タ164に供給されてカウンタ164にロードデータがロード
される。つまり、このロードタイミングからフレームメ
モリ７の垂直方向の読み出しが開始され、画面の垂直方
向の表示開始位置が決められる。

また、遅延回路162で遅延された水平同期信号RHDはハ
イビジョン画面長作成回路168に供給され、この作成回
路168からは、水平同期信号RHDのタイミングより画面を
表示する期間だけ、例えば高レベル“1"となり、その他
の期間は低レベル“0"となる信号が出力される。そし
て、この作成回路168の出力信号はオア回路160に供給さ
れる。

また、遅延回路165で遅延された垂直同期信号RVDはハ
イビジョン画面高作成回路169に供給され、この作成回
路169からは、垂直同期信号RVDのタイミングより画面を
表示する期間だけ、例えば高レベル“1"となり、その他
の期間は低レベル“0"となる信号が出力される。そし
て、この作成回路169の出力信号はオア回路160に供給さ
れる。

また、インバータ166より出力される読み出しライン
アドレスのMSBは追い越し判定回路11に供給される。

上述せずも、追い越し判定回路11では読み出しライン
アドレスのMSBおよび書き込みラインアドレス（カウン
タ82の出力）のMSBが常に監視され、これらが同一極性
となるときには、書き込みフィールドを反転する高レベ
ル“1"の反転信号INVが出力される。

なお、第22図例の読み出し制御回路16は、フレームメ
モリ７として、通常のRAMを用いて構成する場合の例を
示したが、フィールドメモリ専用のICなどを用いてフレ
ームメモリ７を構成してもよく、その場合にはより簡単
な構成とすることができる。

第１図に戻って、上述したようにフレームメモリ７よ
り読み出されるハイビジョン画面用の映像信号は、D/A
変換器17でアナログ信号とされたのち切換スイッチ２の
ｓ側の固定端子に供給される。この切換スイッチ２に
は、読み出し制御回路16のオア回路160の出力信号が切
り換え制御信号として供給される。そして、この切換ス
イッチ２は、オア回路160の出力信号が高レベル“1"で
あるときにはｓ側に接続され、一方低レベル“0"である
ときにはｍ側に接続される。上述したように、オア回路
160の出力信号は、ハイビジョン画面の表示期間で高レ
ベル“1"となり、この期間のみ切換スイッチ２はｓ側に
接続され、基準となる映像信号SVmに、フレームメモリ
７より読み出されるハイビジョン画面用の映像信号が挿
入される。

また、切換スイッチ２の出力信号はモニタ受像機18に
供給される。ここにおいて、基準用の映像信号SVmに挿
入される映像信号により、ハイビジョン画像がNTSC画面
に切り替わって良好に表示される。

なお、モニタ受像機18は、現行のテレビジョン受像機
は勿論、IDTVやEDTV（例えば、日経エレクトロニクス19
86年９月８日号、次期家電の柱として期待の高まるディ
ジタル技術を使った高解像度テレビなどを参照）などに
対応するものであってもよい。この場合は、さきに述べ
たように、RHD、RVDを用いてノンインターレースで信号
を読み出しモニタ受像機18に供給すれば、さらに高画質
化が期待できる。

上述実施例においては、基準用の映像信号SVmがアナ
ログ信号の形で入力端子１に供給されるものであるが、
この映像信号SVmがディジタル化されて入力端子１に供
給されるものとすると、第１図のD/A変換器17は不要に
なり、ディジタル信号のまま基準／ハイビジョン信号が
切り換えられてモニタ受像機18に導かれることになる。
これは本発明をディジタルテレビに有効に利用するため
の一応用例である。ディジタルテレビは周知のようにID
TV、EDTVなどとして高画質を得ることができるから、上
述の応用例はIDTV、EDTVにハイビジョン画面を表示する
場合に用いて好適である。

説明が重複するが、この場合にこそフレームメモリ７
からノンインターレースで信号を読み出すようにすれ
ば、さらに高画質化の効果が期待できる。

なお、上述では色信号に言及していないが、色信号に
ついてもベースバンドに復調してしまえば、上述説明と
全く同様に処理できる。この場合には、適当な復調器、
変調器が処理の前後に付加されることになる。勿論、モ
ニタ受像器18には、ベースバンドのコンポーネント信号
として映像信号を供給してもよく、この場合には、変調
器は不要となる。

いずれにしても、色信号帯域等を考慮して、２つの色
差信号をTCIやTDMすれば、メモリ容量を有効に低減でき
る。

以上のように本例においては、ハイビジョンの映像信
号SVsがインターレースしているか否かに拘らずフレー
ムメモリ７の各フィールド部分にはノンインターレース
状に書き込まれる。そして、基準用の映像信号SVmのフ
ィールド判定結果にもとづいて、ハイビジョン画面用の
映像信号が基準用の映像信号SVmに対して正しいインタ
ーレース順位となるように、フレームメモリ７よりハイ
ビジョン画面用の映像信号がインターレース変換をしな
がら読み出される。

したがって、本例によれば、基準用の映像信号SVmと
ハイビジョン画面用の映像信号のインターレース関係は
常に一致し、ラインフリッカや２重像妨害等は発生しな
い。

また、本例においては、フレームメモリ７の各フィー
ルドには、ハイビジョン画面用の映像信号がノンインタ
ーレース状に書き込まれるため、フレームメモリの書き
込みフィールドとハイビジョン画面用の映像信号SVsの
フィールドを必ずしも一致させる必要はない。そして、
フレームメモリ７の書き込み、読み出しが各々どちらの
フィールドに対してなされているか調べられ、フレーム
メモリ７の同一フィールド部分に対して書き込み、読み
出しが同時に起きないように書き込み側のフィールドが
反転制御される。従って、ハイビジョン画面用の映像信
号SVsのフィールド誤判定による境界問題は発生しな
い。

このように本例によれば、書き込み側でハイビジョン
画面用の映像信号SVsのフィールド判定は不要であり、
ハイビジョン画面用の映像信号SVsとして、いかなる映
像信号を使用した場合にも、フィールド誤判定による画
質劣化のない良好なハイビジョン画面をダウンコンバー
トして表示することができる。

最後に、本発明の第３の発明に係るダウンコンバータ
装置内蔵の２画面テレビ受像機について説明する。

本例のダウンコンバータ装置内蔵の２画面テレビ受像
機にあっては、ほとんどの信号処理回路は上述したダウ
ンコンバータ装置と共用できる。ダウンコンバータ装置
を２画面テレビ信号処理回路として共通に使用する場合
に変更すべき点は、かき込みクロックWCKの周波数、お
よび、フレームメモリの書き込み範囲、読み出し範囲等
である。

はじめに、書き込みクロックWCKの周波数を変更する
必要のある理由を説明する。

その理由は、子画面の表示面積が親画質の表示面積よ
り必ず小さいことによる。例えば、子画面の横方向の長
さを親画面の1/3とすると、子画面の横方向の画素数も
親画面の1/3となる。

これに対応して、書き込みクロックWCKの周波数を変
更する。例えば、上述の例では、書き込みクロックWCK
の周波数は読み出しクロックRCKの周波数の1/3になるよ
うにする。このような変更は書き込みクロック発生回路
10の定数変更で容易に実現できる。

次に、フレームメモリ７の書き込み範囲、読み出し範
囲の制御について説明する。

上述したように、２画面テレビとする場合には、書き
込みクロックWCKの周波数は読み出しクロックRCKの周波
数の例えば1/3等に選ばれる。また走査線数変換装置で
変換された走査線数も、子画面の縦方向の長さに応じ
て、例えば、親画面比1/3などにする必要がある。結
局、子画面の総画素数は、親画面の1/9等になる。この
ことは、実際にフレームメモリ７に書き込み、またフレ
ームメモリ７から読み出す画素数も親画面の1/9等で良
いことを意味している。

つまり、実際に必要な画素のみをフレームメモリ７の
所定範囲に書き込み、そして読み出すように制御され
る。

以上の制御は、第１図例において、機能制御部19で行
なわれる。

第23図は、機能制御部19の一部を示している。

第23図Ａは、クロック周波数を変更するための構成を
示している。クロック周波数は、書き込みクロック発生
回路10の構成によって決定されるが、ここでは、適当な
電圧制御発振器を用いるものと仮定している。そのた
め、使用者の目的に応じて切り替えられる切換スイッチ
231と、発信周波数を変化させる固定電圧源232、233が
必要である。なお、切換スイッチ231の出力信号は、書
き込むクロック発生回路10に制御信号として供給され
る。

また、２画面テレビとする場合には、第22図における
ハイビジョン画面長作成回路168、ハイビジョン画面高
作成回路169、ハイビジョン画面水平位置調整回路163お
よびハイビジョン画面垂直位置調整回路167を制御し
て、子画面の位置に合わせてフレームメモリ７からの読
み出しタイミング、切換スイッチ２の切換を制御する必
要がある。

第23図B,Cは、それぞれ画面長作成回路168、画面高作
成回路169を制御する構成を示している。

この場合、切換スイッチ234、239が用いられる。ま
た、画面長作成回路168、画面高作成回路169がカウンタ
で構成されていることを仮定し、ロードデータ235〜238
を変更するようにされる。

また、図示せずも、画面水平位置調整回路163、画面
垂直位置調整回路167を制御する回路も、例えばそれぞ
れ第23図B,Cと同様に構成される。

なお、上述の切換スイッチ231、234、および239は、
使用者の目的に応じて連動して切り替わるよう構成され
る。切換スイッチ231,234および239は、例えば２画面テ
レビとするときにはａ側に接続され、一方、ダウンコン
バータとするときは、ｂ側に接続される。

以上のように、機能制御部19のわずかな追加により、
ダウンコンバータ装置は、ダウンコンバータ装置内蔵の
２画面テレビ受像機として機能する。

なお、このように構成される２画面テレビ受像機の機
能は、従来のように、NTSC親画面の中にNTSC子画面が入
るという構成のみには限定されない。例えば、NTSC親画
面の中にハイビジョンの子画面が入るという構成も実現
できる。もちろん、ハイビジョンダウンコンバータとし
ても機能するから、使用者の好みに応じて、ハイビジョ
ン画像のみをモニタ受像機18の画面の全面に表示するこ
とも可能である。

また、モニタ受像機18の構成に関しては先に述べた通
りであり、IDTV、EDTVなどといった構成にすることもで
きる。この場合は、ダウンコンバートされたハイビジョ
ン画像、子画面とも、非常に高画質なものになることが
期待できる。

［発明の効果］ 以上説明したように、請求項１記載の発明によれば、
入力されるインターレースされた映像信号をフィールド
判定することなく、映像信号を間引きながら、ノンイン
ターレース信号を生成することにより、フィールド判定
回路やその誤動作防止回路を不要にすることができると
いう効果を奏する。

請求項２記載の発明によれば、入力されるインターレ
ースされた映像信号をフィールド判定することなく、映
像信号を間引きながら、ノンインターレース信号を生成
することにより、あらゆる走査線本数の入力映像信号に
対して、フィールド判定の誤判定のおそれがなく、走査
線本数を減ずることができる。またさらに回路構成が簡
単になるという効果も奏する。

請求項３記載の発明によれば、入力されるインターレ
ースされた映像信号をフィールド判定することなく、映
像信号を間引きながら、ノンインターレース信号を生成
することにより、あらゆる走査線本数の入力映像信号に
対して、フィールド判定を誤る恐れがなく走査線本数を
減ずることができる。またそのための回路構成を簡単に
することができる。

請求項４記載の発明によれば、入力されるインターレ
ースされた映像信号をフィールド判定することなく、映
像信号を間引きながら、ノンインターレース信号を生成
することにより、あらゆる走査線本数の入力映像信号に
対して、フィールド判定の誤判定がなく、走査線本数を
減ずることができるさらに映像信号がいかなる信号であ
っても、必要とされる走査線数が1/2n、1/3n（ｎは自然
数）の関係を満たせば、間引き回路で完全なノンインタ
ーレース信号を形成することができ、走査線数を減じる
ことができるという効果を奏する。また回路構成が簡単
になるという効果も奏する。

請求項５記載の発明によれば、フィールド判定回路や
その誤動作防止回路の動作不安定に起因する問題を生ず
ることなく、メモリ上に追越しの発生しない常に最新の
ノンインターレースの信号を安定に書込むことができ
る。また、制御が偶奇いずれのフィールドから始まって
もかまわない。この結果、書込側での映像信号のフィー
ルド判定を行なわなくても、インターレース信号からイ
ンターレース信号への変換をすることが可能になるとい
う効果を奏する。

請求項６記載の発明によれば、請求項５記載の発明の
効果に加えてさらに、安定な２画面処理を実現できると
いう効果を奏する。

請求項７記載の発明によれば、１つのメモリを多くの
機能に共用することができ、請求項６記載の発明の効果
に加えてさらに装置のコストダウンを図ることができる
という効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図はイ
ンターレース信号とノンインターレース信号の走査線構
造を示す図、第３図は走査線数変換装置の原理的構成図
と動作説明図、第４図〜第６図は走査線数を1/2にした
場合のインターレース化の説明のための図、第７図は走
査線数を1/2にした場合の間引き回路および間引き制御
回路の構成図、第８図〜第16図は走査線数を1/3にした
場合のインターレース化の説明図、第17図は走査線数を
1/3にした場合の間引き回路および間引き制御回路の構
成図、第18図は書き込み制御回路の構成図、第19図はフ
レームメモリの書き込み状態を示す図、第20図および第
21図は偶奇フィールド判定の説明図、第22図は読み出し
制御回路の構成図、第23図は機能制御部の一部の構成図
である。 1,3……入力端子 ２……切換スイッチ ４……A/D変換器 ５……間引き回路 ６……間引き制御回路 ７……フレームメモリ ８……書き込み制御回路 9,14……同期分離回路 10……書き込みクロック発生回路 11……追い越し判定回路 12……読み出し制御回路 13……読み出しクロック発生回路 15……フィールド判定回路 16……読み出し制御回路 17……D/A変換器 18……モニタ受像機 19……機能制御部

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】インターレースされた入力映像信号の１フ
   レームの走査線本数を計数するライン数計数手段と、 各々、前記入力映像信号の１本以上の走査線にわたって
   加重平均する複数の加重平均手段とを有して、 前記入力映像信号の１フレームの走査線本数を減じてノ
   ンインターレース信号として出力する映像信号処理装置
   であって、 前記加重平均手段は、前記入力映像信号のフィールドの
   各々を構成する走査線位置と、前記ノンインターレース
   信号の各走査線との間の位置の相違を補償するために、
   前記入力映像信号のフィールドの各々を構成する走査線
   から前記ノンインターレース信号の各走査線の映像信号
   を生成するのに必要な個数だけ設けられており、 前記映像信号処理装置は、前記ライン数計数手段により
   計数された走査線本数に応じて、前記入力映像信号の走
   査線ごとに前記複数の加重平均手段の１つを択一的に選
   択して出力する間引き回路を有し、 前記間引き回路は、前記ライン数計数手段により計数さ
   れた１フレームの走査線本数に応じて当該フレーム内に
   ついて決定された、前記複数の加重平均手段の出力を選
   択する順序に基づいて、当該フレームにおいて前記入力
   映像信号の走査線ごとに択一的に前記複数の加重平均手
   段の出力を選択して出力することを特徴とする、映像信
   号処理装置。
2. 【請求項２】インターレースされた入力映像信号の１フ
   レームの走査線本数を計数するライン数計数手段と、 前記入力映像信号の１本以上の走査線にわたって加重平
   均する複数の加重平均手段とを有して、 前記入力映像信号の１フレームの走査線本数を減じてノ
   ンインターレース信号として出力する映像信号処理装置
   であって、 前記ライン数計数手段により計数された走査線本数に応
   じて、前記入力映像信号の走査線ごとに前記複数の加重
   平均手段の１つを択一的に選択して出力する間引き回路
   を有し、 前記加重平均手段は、 前記入力映像信号を２本の走査線にわたって加重平均す
   る第１の加重平均手段と、 前記入力映像信号を３本の走査線にわたって加重平均す
   る第２の加重平均手段とを含み、 前記間引き回路は、前記ライン数計数手段により計数さ
   れた前記入力映像信号の１フレームのライン数が偶数本
   であるときには、前記入力映像信号の各フィールドごと
   に3n、3n＋１、3n＋２番目（ｎは正の整数）の走査線信
   号から２本分の走査線信号を形成し、これらの信号をノ
   ンインターレース信号の各フィールドの走査線信号に割
   当て、 第3n番目のラインでは、現在の走査線信号および１ライ
   ン前の走査線信号が、それぞれ1/2の割合で加算されて
   ノンインターレース信号の走査線信号とされ、 第3n＋１番目のラインでは、ノンインターレース信号の
   走査線信号は形成されず、 第3n＋２番目のラインでは、現在の走査線信号、１ライ
   ン前の走査線信号および２ライン前の走査線信号が、そ
   れぞれ1/4、1/2および1/4の割合で加算されてノンイン
   ターレース信号の走査線信号とされ、 前記入力映像信号の１フレームのライン数が6k＋３（ｋ
   は正の整数）である場合には、垂直同期信号1/2分周し
   て得られるフレームパルスを基準にして、各フレーム期
   間で３ラインごとに制御が繰返されてノンインターレー
   ス信号の走査線信号が形成され、 フレームパルスから3n番目のラインでは、現在の走査線
   信号および１ライン前の走査線信号が、それぞれ1/2の
   割合で加算されてノンインターレース信号の走査線信号
   とされ、 第3n＋１番目のラインでは、ノンインターレース信号の
   走査線信号が形成されず、 第3n＋２番目のラインでは、現在の走査線信号、１ライ
   ン前の走査線信号および２ライン前の走査線信号が、そ
   れぞれ1/4、1/2および1/4の割合で加算されてノンイン
   ターレース信号の走査線信号とされ、 前記入力映像信号の１フレームのライン数が6k＋１（ｋ
   は正の整数）である場合には、垂直同期信号を1/2分周
   して得られるフレームパルスが存在するフィールドと存
   在しないフィールドとでは、その制御が異なるようにさ
   れ、３ラインごとに制御が繰返されてノンインターレー
   ス信号の走査線信号が形成され、 フレームパルスが存在するフィールドでは、フレームパ
   ルスから3n番目のラインでは、現在の走査線信号、１ラ
   イン前の走査線信号および２ライン前の走査線信号が、
   それぞれ1/4、1/2および1/4の割合で加算され、ノンイ
   ンターレース信号の走査線信号が形成され、 3n＋１番目のラインでは、ノンインターレース信号の走
   査線信号が形成されず、 3n＋２番目のラインでは、１ライン前の走査線信号およ
   び２ライン前の走査線信号が、それぞれ1/2の割合で加
   算されてノンインターレース信号の走査線信号が形成さ
   れ、 フレームパルスが存在しないフィールドでは、フレーム
   パルスから3n番目のラインでは、現在の走査線信号およ
   び１ライン前の走査線信号がそれぞれ1/2の割合で加算
   されてノンインターレース信号の走査線信号が形成さ
   れ、 3n＋１番目のラインでは、ノンインターレース信号の走
   査線信号は形成されず、 3n＋２番目のラインでは、現在の走査線信号、１ライン
   前の走査線信号および２ライン前の走査線信号が、それ
   ぞれ1/4、1/2および1/4の割合で加算されてノンインタ
   ーレース信号の走査線信号が形成され、 フレームパルスの存在するフィールドの3n＋１番目のラ
   インでは、現在の走査線信号および１ライン前の走査線
   信号よりノンインターレース信号の走査線信号が形成さ
   れ、 第3n＋２番目のラインでは、ノンインターレース信号の
   走査線信号は形成されず、 前記入力映像信号の１フレームのライン数が6k＋５本で
   ある場合には、垂直同期信号を1/2分周して得られるフ
   レームパルスが存在するフィールドと存在しないフィー
   ルドとでは、その制御が異なるようにされ、３ラインご
   とに制御が繰返されてノンインターレース信号の走査線
   信号が形成され、 フレームパルスが存在するフィールドでは、フレームパ
   ルスから3n番のラインでは、現在の走査線信号および１
   ライン前の走査線信号が、それぞれ1/2の割合で加算さ
   れてノンインターレース信号の走査線信号が形成され、 第3n＋１番目のラインでは、ノンインターレース信号の
   走査線信号は形成されず、 第3n＋２番目のラインでは、現在の走査線信号、１ライ
   ン前の走査線信号および２ライン前の走査線信号が、そ
   れぞれ1/4、1/2および1/4の割合で加算されてノンイン
   ターレース信号の走査線信号が形成され、 フレームパルスが存在しないフィールドでは、フレーム
   パルスから第3n番目のラインでは、現在の走査線信号、
   １ライン前の走査線信号および２ライン前の走査線信号
   が、それぞれ1/4、1/2および1/4の割合で加算されてノ
   ンインターレース信号の走査線信号が形成され、 第3n＋１番目のラインでは、ノンインターレース信号の
   走査線信号が形成されず、 第3n＋２番目のラインでは、１ライン前の走査線信号お
   よび２ライン前の走査線信号が、それぞれ1/2の割合で
   加算されてノンインターレース信号の走査線信号が形成
   され、 フレームパルスが存在しないフィールドの第3n＋１番目
   のラインでは、現在の走査線信号および１ライン前の走
   査線信号よりノンインターレース信号の走査線信号を形
   成し、 第3n＋２番目のラインでは、ノンインターレース信号の
   走査線信号を形成しないことを特徴とする、映像信号処
   理装置。
3. 【請求項３】インターレースされた入力映像信号の１フ
   レームの走査線本数を計数するライン数計数手段と、 前記入力映像信号の１本以上の走査線にわたって加重平
   均する複数の加重平均手段とを有して、 前記入力映像信号の１フレームの走査線本数を減じてノ
   ンインターレース信号として出力する映像信号処理装置
   であって、 前記ライン数計数手段により計数された走査線本数に応
   じて、前記入力映像信号の走査線ごとに前記複数の加重
   平均手段の１つを択一的に選択して出力する間引き回路
   を有し、 前記間引き回路は、前記ライン数計数手段により計数さ
   れた１フレームの走査線本数が偶数本であるときには、
   映像信号のいずれのフィールドの走査線信号も、そのま
   まノンインターレース信号の各フィールドの走査線信号
   に割当て、 前記入力映像信号の１フレームのライン数が2n＋１本で
   あるときには、垂直同期信号を1/2分周して得られるフ
   レームパルスを基準に、各フレーム期間で （ａ）前記入力映像信号の最初のｎ本の走査線信号がノ
   ンインターレース信号の一方のフィールドの走査線信号
   にそのまま割当てられ、 （ｂ）続いて、前記入力映像信号の残りのｎ＋１本の走
   査線信号が利用されて、前記ｎ本の走査線と同じ位置に
   走査線が存在するように補間走査線信号が形成され、前
   記補間走査線信号がノンインターレース信号の他方のフ
   ィールドの走査線信号に割当てられる、 処理が各フレーム期間で行なわれることを特徴とする、
   映像信号処理装置。
4. 【請求項４】インターレースされた入力映像信号の１フ
   レームの走査線本数を計数するライン数計数手段と、 前記入力映像信号の１本以上の走査線にわたって加重平
   均する複数の加重平均手段とを有して、 前記入力映像信号の１フレームの走査線本数を減じてノ
   ンインターレース信号として出力する映像信号処理装置
   であって、 前記映像信号処理装置は、前記ライン数計数手段により
   計数された走査線本数に応じて、前記入力映像信号の走
   査線ごとに前記複数の加重平均手段の１つを択一的に選
   択して出力する間引き回路を有し、 前記間引き回路は、前記ライン数計数手段により計数さ
   れた１フレームの走査線本数が偶数本であるときには、
   前記入力映像信号のいずれのフィールドの走査線信号
   も、そのままノンインターレース信号の各フィールドの
   走査線信号に割当て、 前記入力映像信号の１フレームのライン数が2n＋１本
   （ｎは正の整数）であるときには、垂直同期信号を1/2
   分周して得られるフレームパルスを基準に、 （ａ）前記入力映像信号の最初のｎ本の走査線信号がノ
   ンインターレース信号の一方のフィールドの走査線信号
   にそのまま割当てられ、 （ｂ）続いて、前記入力映像信号の残りのｎ＋１本の走
   査線信号が利用されて、前記ｎ本の走査線と同じ位置に
   走査線が存在するように補間走査線信号が形成され、前
   記補間走査線信号がノンインターレース信号の他方のフ
   ィールドの走査線信号に割当てられ、 （ｃ）こうして形成された映像信号を２ラインごとに相
   加平均処理して走査線数を1/2とする、 処理が各フレーム期間で行なわれることを特徴とする、
   映像信号処理装置。
5. 【請求項５】信号の書込、読出が行なわれるとともに、
   書込および読出を非同期で制御できるフレームメモリ
   と、 前記フレームメモリより１フィールド分の信号の読出が
   完了した後に、当該フィールド部分への書込を開始する
   ようにする書込制御手段とをさらに含み、 前記間引き回路の出力する映像信号を上記フレームメモ
   リに書込むことを特徴とする、請求項１記載の映像信号
   処理装置。
6. 【請求項６】前記入力映像信号とは異なる第２の映像信
   号に同期して上記フレームメモリから信号を読出すこと
   を特徴とする、請求項５記載の映像信号処理装置。
7. 【請求項７】クロック周波数、上記フレームメモリの書
   込範囲、および読出範囲を複数組記憶して切換えるため
   の機能切換手段をさらに含み、 上記複数組のクロック周波数、書込範囲、および読出範
   囲から１組を選択することにより、クロック周波数、書
   込範囲および読出範囲を変化させることができることを
   特徴とする、請求項６記載の映像信号処理装置。