JPH0335618A - Weak connection oscillator for multiple gain - Google Patents
Weak connection oscillator for multiple gainInfo
- Publication number
- JPH0335618A JPH0335618A JP1170750A JP17075089A JPH0335618A JP H0335618 A JPH0335618 A JP H0335618A JP 1170750 A JP1170750 A JP 1170750A JP 17075089 A JP17075089 A JP 17075089A JP H0335618 A JPH0335618 A JP H0335618A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- weakly coupled
- phase
- pull
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 13
- 230000010363 phase shift Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 241000238413 Octopus Species 0.000 description 1
- 101100141377 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RIX1 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 235000011389 fruit/vegetable juice Nutrition 0.000 description 1
- 101150101594 ipi2 gene Proteins 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマルチループゲイン弱結合発振器に関し７．′
Ｆ細には比較する二つの信号周波数にの大小に応じてル
ープゲインを切何て、同期成立を１１」めたマルチルー
プゲイン弱結合発振器に関するものである。Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a multi-loop gain weakly coupled oscillator.7. ′
In detail, it relates to a multi-loop gain weakly coupled oscillator that cuts the loop gain according to the magnitude of two signal frequencies to be compared, increasing the probability of synchronization by 11''.
（従来技術）
基１（どなる極めて高粗度の周波数信号を各所に伝達し
、この信号を栽にして同様に粗度の高い信号周波数を発
生する装置として５弱結合発振器がＧする。(Prior Art) Base 1: A 5 weakly coupled oscillator is used as a device that transmits a very rough frequency signal to various places and uses this signal to generate a similarly rough signal frequency.
弱結合とは、基準信号とこれに同期させる電圧制御発振
器（ＶＣＯ）との結合度合いが小さく設定されたもので
、Ｌ記１信号の途絶や大きな乱れが直ちにＶ ＣＯに作
出するのを防１トするための下段である。Weak coupling means that the degree of coupling between the reference signal and the voltage controlled oscillator (VCO) that is synchronized with it is set to be small, and this prevents interruption of the L1 signal or large disturbance from immediately occurring in the VCO. This is the bottom row for reading.
第４図と第５図は従来の弱結合発振器のブロック図とそ
の同朋成＼ｊ！１程を示した因であり、第４図のＩは外
部基準入力信号源、２はデジタルイ０相比ＩＰＩ２器、
３はデジタルフィルタ、４はデジタル・アナログ変換器
および５は電圧制御型水晶発振器で、これらのブロック
は図示した上りに全て直列に接続され、更に」−１記電
ｒ＝制御型水晶発振器５の出力の一部がデジタル位相比
較器２のもう 一方の入力端にフィードバックされてい
る。Figures 4 and 5 are block diagrams of conventional weakly coupled oscillators and their synopsis! This is the reason for 1, in which I in Fig. 4 is an external reference input signal source, 2 is a digital I0 phase ratio IPI2 device,
3 is a digital filter, 4 is a digital-to-analog converter, and 5 is a voltage-controlled crystal oscillator. These blocks are all connected in series in the upward direction shown in the figure, and furthermore, "-1 electric current r = controlled crystal oscillator 5. A part of the output is fed back to the other input terminal of the digital phase comparator 2.
また、上記デジタルフィルタ２の内部はそれぞれゲイン
のｙ４なる二二つのシグナルブロセ・フサ６゜７と、こ
れらの入力と出力とを切り替えるためのスイッチ８．９
と、出力端に接続されたメモリ１０と、該メモリと１１
カ記シグナルプロセツサからの出力とを選択的に切り替
えて上記デジタル・アナログ変換器に対して出力する第
三のスイッチ１１と、デジタルフィルタ全体を制御する
マイクロプロセッサ１２とから構成されている。Furthermore, inside the digital filter 2, there are two signal filters 6°7 each having a gain of y4, and switches 8 and 9 for switching between these inputs and outputs.
, a memory 10 connected to the output terminal, and a memory 11 connected to the output terminal.
It is comprised of a third switch 11 that selectively switches the output from the signal processor described above and outputs it to the digital-to-analog converter, and a microprocessor 12 that controls the entire digital filter.
そして、このように構成された弱結合発振器は次のよう
に３つのモードで動作する。The weakly coupled oscillator thus configured operates in three modes as follows.
ａ） ＰＩｌｌ ｌ Ｉｎ Ｍｏｄｅこのモードは
電源投入時のように、ｖｃｘ。a) PIll In Mode This mode is like at power up, vcx.
５の出力信号周波数ｒ ｏｕｔと外部栽準入力ｉ、τ号
源１の周波数ｆｉｎとの偏差が大きいときの動作モード
で、両者の周波数偏差をマイクロプロセッサＭ Ｐ Ｉ
Ｊ ｌ ２により検出して、そのＶ ７ａが太きいとき
ゲインの大きいシグナルプロセッサ６を選択するように
Ｌ記スイッチ８と９とを制御することによって上記二つ
のイ１１弓周波数の同期成立をＦ、ｔめるよう機能する
モードである。In this operation mode, when there is a large deviation between the output signal frequency r out of No.
By controlling the L switches 8 and 9 so that the signal processor 6 with a large gain is selected when the V 7a is detected by J l 2 and the V 7a is large, synchronization of the above two A 11 bow frequencies is established. , is a mode that functions to allow users to save time.
ｂ）Ｌｏｃｋ ｌ ｎ Ｍｏ（ｌｅこのモードは上
記Ｆ ｕ ｌ ｌ ｌ ｎ Ｍ Ｏ（Ｉ ｃを経て
外部Ｊ、Ｇ ｌ？、入力信号り、 １とＶ ＣＸ ０５
との同期が成でｌし両者の周波数が高稍度に一致した後
に動作するモードで、同様にこのことをＭ ））［１２
により検出して、ゲインの小さいシグナルプロセッサ７
に切り替える。b) Lock l n Mo (le this mode is the external J, G l?, input signal via Ic, 1 and V CX 05
Similarly, this is a mode that operates after synchronization with M )) [12
signal processor 7 with a small gain.
Switch to
この状態のときは上記シグナルプロセッサ７からの出力
信号がメモリ１０にある周期にてリフレッシュされつつ
記憶されている。In this state, the output signal from the signal processor 7 is stored in the memory 10 while being refreshed at a certain period.
また、このとき、Ｆ記外部Ｊ、ｔ−Ｑｔ＋入力ｆ３号源
１とＶＣＸＯとの 結合は弱く、外部ＪＪ’１入力信Ｘ
）源に何らかの 降雪が発 牛しても、この影汁がＶ
ＣＸ Ｏ上記白ちに及ぶことがなく、極端には外部基準
入力（；）す源１の出力が途絶したとしても、しばらく
は同期成ｑ時の周波数に近い発振周波数が得られる
ｃ）Ｆｒｅｅ Ｒ＋＋ｎ ＭｏｄｅこのモードはＬ
記外部Ｊ１１−準入力信号源ｌからの信号が途絶したと
きの動作モードで、デジタル位相比較器比２においてＶ
ＣＸＯ５と外部基準入力信号源１との位相差が検出でき
ないときに、Ｌ記第三のスイッチ１１を切り替えてメモ
リ１０に記憶したデータに基づいて作出した電１Ｆによ
ってｖｃｘｏを制御するようにしている第２図は以上の
各動作を説明するための図で、時間０にて電源を投入す
ると、初めのうちはゲインの大きいシグナルプロセッサ
６を選択し、ＰｕＩｎ’Ｍｏ（ｉｅとなって急速に同期
状態に近ずくが、デジタル位相比較器の出力のイ／１が
ある蛸に近ずくと、ゲインの小さいシグナルプロセッサ
７に切り替わり、１． ｏ ｃ ｋ ｌ ｎ Ｍ
ｏ ｄ ｅとなり、％結合状態にて同！ｇ＋動作する。Also, at this time, the coupling between the external J, t-Qt + input f3 signal source 1 and the VCXO is weak, and the external JJ'1 input signal
) Even if some kind of snowfall occurs at the source, this shadow juice is V
CX OThe above whiteout does not occur, and even if the output of external reference input (;) source 1 is interrupted, an oscillation frequency close to the frequency during synchronous synthesis can be obtained for a while.c) Free R++n Mode This mode is L
In the operating mode when the signal from the recording section J11-quasi-input signal source l is interrupted, V at the digital phase comparator ratio 2.
When the phase difference between the CXO 5 and the external reference input signal source 1 cannot be detected, the third switch 11 in the letter L is switched to control the VCXO by the voltage 1F created based on the data stored in the memory 10. Figure 2 is a diagram for explaining each of the above operations. When the power is turned on at time 0, the signal processor 6 with a large gain is initially selected, and it becomes PuIn'Mo (ie) and rapidly synchronizes. When the state approaches the octopus where the output of the digital phase comparator is I/1, it switches to the signal processor 7 with a small gain, and 1. o c k l n M
o de e, and the same in the % bond state! g+ works.
また、１゛２にてＪ３’？発振器出力が５！にくなると
、メモリＭ Ｉ−、Ｍからの信号を採用してＦ” ｒ
ｃｅ Ｆ＜ＩＩ ｎ動作となって、高粕度の外部基準
入力信じ源に同期出来ないので僅か周波数の変動が生ず
ることがあるが外部基準入力信号源からの１３号が無く
なる直１１；１の：し制御信号に基づいて比較的安定な
周波数にて発振を継続することが出来る。Also, J3' at 1゛2? Oscillator output is 5! When the signal from memory M I-, M is adopted, F” r
ce F<II n operation, and it cannot be synchronized with the external reference input signal source with a high degree of rust, so a slight frequency fluctuation may occur, but in the straight line 11; 1 when No. 13 from the external reference input signal source disappears. : Oscillation can be continued at a relatively stable frequency based on the control signal.
しかしながら、こよりな従来の弱結合発振器にあっては
位相同期系としてみたとき、上記シグナルプロセッサ６
．７及びマイクロプロセッ１２とでデジタルフィルタを
構成しており、そのゲインとカットオフ周波数の値等に
よって同期引き込み速度と同期引き込み範囲とが決定さ
れる。However, in a conventional weakly coupled oscillator, when viewed as a phase synchronization system, the signal processor 6
．． 7 and the microprocessor 12 constitute a digital filter, and the synchronization pull-in speed and the synchronization pull-in range are determined by the values of the gain and cutoff frequency, etc.
そして、この二つの特性は互いに相反するもので、同期
引き込み箱間が広いと同Ｊ［ＪＩ引き込み速度が遅くな
り、また同期引き込み速度を速くすると同期引き込み範
囲が狭くなって、同１ｔＪＩ外れの危険がおおきくなる
という問題があった。These two characteristics are contradictory to each other; if the distance between the synchronous pull-in boxes is wide, the synchronous pull-in speed will be slow, and if the synchronous pull-in speed is increased, the synchronous pull-in range will be narrowed, and there is a risk of falling out of the same 1tJI. There was a problem in that it became large.
（発明の目的〉
本発明はこよつな従来の弱結合発振器の問題点に鑑みて
なされたもので、同期引き込み速没を１ａめるとともに
同期引き込み範囲を広くすることのできる弱結合発振器
を捉供することを目的としている。(Objective of the Invention) The present invention has been made in view of the problems of conventional weakly coupled oscillators, and aims to provide a weakly coupled oscillator that can increase the synchronization pull-in speed by 1a and widen the synchronization pull-in range. The purpose is to provide
（発明の概要）
このために本発明においては、ゲインの異なるシグナル
プロセッサを複数そなえておき、ノ（準発振器からの信
号とＶ ＣＸ Ｏ出力との周波数差に対応してｎ次最適
なゲインのシグナルプロセッサに切り替えることを特徴
としている。(Summary of the Invention) For this purpose, in the present invention, a plurality of signal processors with different gains are provided, and the n-th optimal gain is It is characterized by switching to a signal processor.
（実施例）
以Ｆ図面を参照しつつ本発明の実施例について詳細に説
明する６
第１図は本発明の一実施例を示すブロック閃であり、ｌ
ｏｔ、＋０２．１０４．１０５はに２第４図の外部Ｊ！
’１’Ｉ入力信号源、デジタル位相比較器、デジタル
アナログ変換器及びｖｃｘｏでありこの実施例では、そ
れぞれゲインの５°シなる６つのシグナルプロセッサｌ
Ｏ６−１〜１０６−６がスイッチ１０８と１０９を介
して選択白（ににＦ、 ＋ｊＬ！デジタル侍相比較櫓１
０２とデジタルアナログ変換Ｉ０４の間に仲人されてお
り、大ノノのゲインをＧ ａｎ Ｉ〜Ｇａ ｉ ｎ６と
すると、Ｇ ａ ｉ ｒ＋ Ｉ ＞ Ｇ ａｎ２＞Ｇａ
ｉ ｎ３＞Ｇａ ｉ ｎ４＞Ｇａ ｉ ｎ５＞Ｇ ａ
ｉ ｎ ６の関係にある、。(Embodiment) Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.6 Figure 1 is a block diagram showing an embodiment of the present invention, and l
ot, +02.104.105 Hani 2 Figure 4 external J!
'1'I input signal source, digital phase comparator, digital to analog converter and vcxo, in this example six signal processors each with a gain difference of 5°
O6-1 to 106-6 select white via switches 108 and 109 (F, +jL!Digital Samurai Comparison Tower 1
02 and the digital-to-analog conversion I04, and if the gains of the large one are G an I ~ Ga i n6, Ga i r + I > G an2 > Ga
i n3 > Ga i n4 > Ga i n5 > Ga
There is an i in 6 relationship.
また、第４図と同じようにスイッチ１０９の力端にはメ
そり１１０が接続されこのメモリ出力とＬ’、 ＋ｉ＋
４スイッチ１０９の出力たは第一、のスイッチＩｌ＋に
より選択可能となっており、これらはマイクロプロセッ
サ１１２により：ｌＩり御されるように構成されている
。Further, as in FIG. 4, a mesori 110 is connected to the force end of the switch 109, and this memory output and L', +i+
The output of the four switches 109 or the first switch I1+ can be selected, and these are configured to be controlled by the microprocessor 112.
この構成において動作を説明すると２図示を省略したル
ートによってＬ記デジタル位相比較２ｔ１０２の出力の
位相差を検出し、その大小に応して所要Ｇａ１ｎのシグ
ナルプロセッサを選択するようｌ−記スイッチ１０８，
１０９を制御する。To explain the operation in this configuration, the phase difference between the outputs of the digital phase comparator 2t102, indicated by L, is detected through a route (not shown), and the switch 108, indicated by L, selects the signal processor of the required Ga1n according to the magnitude thereof.
109.
ｕ（１ち、電源投入時のように外部基準入力信号源１０
１とｖｃｘｏどの位相差が大きいときは、瓜もゲインが
大きいシグナルプロセッサ１０６を選択し、同１ｔ１１
引き込み範囲を拡大することによって引きΔみを容易に
する。u (1. External reference input signal source 10 as when power is turned on)
When the phase difference between 1 and vcxo is large, the signal processor 106 with a large gain is selected, and the same 1t11 is selected.
By expanding the pull-in range, the pull-in Δ is made easier.
しかし、この状態では急速に外部〕↓準入力信弓源周波
数とｖｃｘｏの信号周波数とを一致させることが出来な
いので、 ・［Ｊ同期がとれると、次には若１’Ｇａ１
ｎの小さいシグナルプロセッサ１０６−２を選りくする
よう切り替える。However, in this state, it is not possible to quickly match the external quasi-input signal frequency with the vcxo signal frequency.
The signal processor 106-2 with small n is selectively switched.
シグナルプロセッサ１０６−２は、１０６に比べて同期
引き込み範囲は狭＜、ｖｃｘｏの発振周波数は外部Ｍ
幣入力信号源の周波数により近似したものに同期される
。The signal processor 106-2 has a narrower synchronization pull-in range than the signal processor 106, and the oscillation frequency of the vcxo is
It is synchronized to a more approximate frequency of the input signal source.
次には、更にＧａ１ｎの小さいシグナルプロセッサＩ
０６−３に切替え、より−層の同期促進をはかり、以後
順次Ｇａ１ｎの小さいシグナルプロセッサに切替得、最
終的には最もＧａ ｉ ｎの小さいシグナルプロセッサ
Ｉ ０６−６に切り替えて同期を保ちながら運用する。Next, a signal processor I with a smaller Ga1n
Switched to I 06-3 to promote synchronization of the lower layers, and thereafter switched to signal processors with smaller Ga1n, and finally switched to signal processor I 06-6 with the smallest Ga in to operate while maintaining synchronization. do.
この切替は、ＭＰＩＪ内部上記没定したしきいイメｉ（
’Ｔ″ｈ１〜ｉ’ ＋１５ ）と比較することによって
行なう。This switching is based on the threshold image established above within MPIJ (
'T''h1~i'+15).
第２図は第１図の弱結合発振器の動作及び特ヤｒを説明
するための連続制御モデルゴ化因である。１この図で、
θ、。は入力信Ｙ）、Ｏ０□は出力信Ｓ３．０１ｍ１
は信相；ｊ ７’ ＋ Ｑはデジタル（ｉ’７相比Ｉ咬
２：：のＪＩＪ ｊ：ｊ Ｖｔ、数トＶ ＣＸ ＯＯ）
利ｊ′を係数（１’） ｉｒ’！ ’；Ｊ ＩｉＩ′ｉ
として表わされる比例定数、β稍分定Ｆ！ｌ（ループフ
ィルタの利１す係数）、ＰはＬ記Ｃ９１，のＷ目こ紀、
じて変化するループゲイン係数である。FIG. 2 shows a continuous control model for explaining the operation and characteristics of the weakly coupled oscillator shown in FIG. 1 In this diagram,
θ,. is input signal Y), O0□ is output signal S3.01m1
is trust phase; j 7' + Q is digital (i'7 phase ratio I bite 2:: JIJ j:j Vt, several points V CX OO)
Interest j' is a coefficient (1') ir'! ';J IiI'i
The constant of proportionality, expressed as β, is constant F! l (loop filter gain coefficient), P is W of L C91,
It is a loop gain coefficient that changes depending on the
この等化モデルにおいて先ず端周期イ１７相変動抑圧特
性を求めると。In this equalization model, first find the end period I17 phase fluctuation suppression characteristics.
θ１１／θ： ＋＃ｌ ＝ Ｌ）・ａ（Ｓ＋β）／（Ｓ
” ＋Ｐａ、＋Ｐａ（１） ・−・ （１）と表わす
ことができ、ここで
ａ ＞ ＞ （３・ ・ ・ ・ ・ ・ ・ ・ ・
・ ・ （２）と設定すれば（１）式は
θｏ１ｇ＋／ ｅ ＋１ｍｌ’； Ｐ ａ／ （Ｓ ＋
Ｐ ａ） ・・（３）と近似することができる。θ11/θ: +#l = L)・a(S+β)/(S
” +Pa, +Pa(1) ・−・ (1), where a >> (3・ ・ ・ ・ ・ ・ ・ ・ ・
・ ・ If (2) is set, equation (1) becomes θo1g+/ e +1ml'; P a/ (S +
P a) ...(3) can be approximated.
この式は・次のローパスフィルタの伝達関数でその遮断
周波数は
ｆｃ二Ｐａ／２π・・・・・・・・・・（４）この式に
おいて、ループゲインＰは同期状態に近くなるほど小さ
くなるので、同期状態においては、ηは視することが出
来、結果的に遮断周波数は「。二ａ ／ ２π・・・・
・・・・・・・ （５）となって、従来の弱結合発振器
と同様に短周期位相変動抑Ｉｆ効果がｉ′ｔられる。This formula is the following low-pass filter transfer function whose cutoff frequency is fc2Pa/2π (4) In this formula, the loop gain P becomes smaller as it approaches the synchronous state. , in the synchronous state, η can be seen, and as a result, the cutoff frequency is 2a / 2π...
. . . (5) As in the case of the conventional weakly coupled oscillator, the short-period phase fluctuation suppression effect is i′t.
次に周波数スッデブ応答について吟味する。Next, we will examine the frequency response.
周波数スッデブ応芥の時定数では
て＝ ｌ ／ ｒ’ ａ・・・・・・・・・・・・ （
６）と表わされ、この値は非同期１１、ｒに小さく、同
期状態に近づくにつれ徐々に大きくなる。The time constant of the frequency response is = l / r' a・・・・・・・・・・・・ (
6), and this value is small for asynchronous 11,r, and gradually increases as it approaches the synchronous state.
従って、Ｊ「同期時には同期系の収斂応答が１−＜同期
引き込み時間が従来の弱結合発振器に比べて大幅に短く
なる効果が得られる。Therefore, during J'synchronization, the convergence response of the synchronization system is significantly shorter than 1-<synchronization pull-in time compared to the conventional weakly coupled oscillator.
次に、長周期位相変動抑圧特性について考察すると、植
針定数による位相謂差応答は、ａ Ｉ １ｍｌ ＝ （
Ｐ ａβ／（Ｓ”＋ＰａＳ＋１）αβ））Ｓθ、。Next, considering the long-period phase fluctuation suppression characteristics, the phase difference response due to the needle constant is a I 1ml = (
P aβ/(S”+PaS+1)αβ))Sθ,.
’＝ （Ｐａ／ （Ｓ＋ｌ’ａ））（β／（Ｓ十〇）ｌ
Ｏ＋＋−＋・・・ （７）となり、 ｈＩ分定数によ
る効果はβ／（Ｓ−Ｍｌ）が上記的となって、従来の弱
結合発振器と同様の艮周期位相変動抑几効果が得られる
。'= (Pa/ (S+l'a))(β/(S〇)l
O++-+... (7) The effect of the hI component constant is β/(S-Ml) as described above, and the same periodic phase fluctuation suppression effect as the conventional weakly coupled oscillator can be obtained.
第３図は第１図の本発明の突施例の効果を説明するため
の特性図であり、以上数式を用いて説明したように、電
源投入から同期が成立して規定の周波数になるまでの時
間が、従来のものに比べて大幅に短縮されていることが
わかる。FIG. 3 is a characteristic diagram for explaining the effect of the special embodiment of the present invention shown in FIG. It can be seen that the time required is significantly reduced compared to the conventional method.
以上の説明では、シグナルプロセッサを６個亜べた場合
を例示したが１本発明はこの例に限らずいかようの変形
もｉＩＩ能であって、必費に応じてシグナルプロセッサ
の数及び各Ｇａ ｉ ｎの設定τは自由に行なうことが
出来る。In the above explanation, the case where there are six signal processors is illustrated as an example, but the present invention is not limited to this example, and such modifications are also possible, and the number of signal processors and each Ga i The setting τ of n can be made freely.
尚、外部基準入力信号源からの信号が途絶したときにそ
の直６；ｌに発生しメモリ１１０に記憶したた制御信号
によりｖｃｘｏを駆動するように第のスイッチ１！１を
切り苦えることは、第４図にて説明したときと同様であ
る。It should be noted that when the signal from the external reference input signal source is interrupted, it is possible to turn the second switch 1!1 so as to drive the VCXO with the control signal generated immediately after and stored in the memory 110. , is the same as that described with reference to FIG.
（発明の効果〉
本発明は以上説明したように弱結合発振器の使用同期系
におけるループゲインを、そのときの位相ずれ；ａに応
じて切韓えるようにしたので、従来のものに比べて大福
に同期に要する時間を短縮することが出来る。(Effects of the Invention) As explained above, the present invention allows the loop gain in the synchronization system using a weakly coupled oscillator to be adjusted according to the phase shift a at that time. The time required for synchronization can be reduced.
第１図は本発明の一実施例を示すブロック図。
第２図はＬ１第１図の動作を説明するための動作モデル
閃、第３因はに記実施例による同期までの特性図、第４
図は従来の弱結合発振器のブロック図、第５図は従来の
弱結合発振器の同期までの特性図である。
ｎ号の説明
１．１０１・・・外部Ｊ、％ Ｑ％入力信号源。
２．１０２・・・デジタル位相比較器。
３、＋０３・・・デジタルフィルタ、
４．１０４・・・デジタルアナログ変換器、５．１０５
・・ｖｃｘｏ ＜電圧制御水晶発振器）６．７．ｌ０６
−１〜１０６〜６・・・シグナルプロセッサ、 ８、＋
０８．９，１０９．１１１・・・切Ｈスイッチ、 １
２，１１２・・・マイクロプロセッサ（ＭＰＵ）。FIG. 1 is a block diagram showing one embodiment of the present invention. Figure 2 is an operational model for explaining the operation of L1 in Figure 1, the third factor is a characteristic diagram up to synchronization according to the embodiment described in
The figure is a block diagram of a conventional weakly coupled oscillator, and FIG. 5 is a characteristic diagram of the conventional weakly coupled oscillator up to synchronization. Explanation of No. n 1.101...External J,% Q% input signal source. 2.102...Digital phase comparator. 3, +03...Digital filter, 4.104...Digital-analog converter, 5.105
...vcxo <voltage controlled crystal oscillator) 6.7. l06
-1~106~6...Signal processor, 8, +
08.9,109.111...Off H switch, 1
2,112...Microprocessor (MPU).
Claims (3)
を同期させた弱結合発振器において、上記基準信号と電
圧制御発振器の出力の周波数または位相を比較してその
差の信号を作出する位相比較器と、利得の異なる複数の
信号処理器と、上記位相比較器から出力する位相または
周波数差の大小に応じて上記いずれかの信号処理器を選
択的に切り替えるスイッチ手段とを備えたことを特徴と
するマルチループゲイン弱結合発振器。(1) In a weakly coupled oscillator in which the output frequency of the voltage controlled oscillator is synchronized with the frequency of the reference signal, a phase comparator that compares the frequency or phase of the reference signal and the output of the voltage controlled oscillator and generates a signal representing the difference. and a plurality of signal processors with different gains, and a switch means for selectively switching one of the signal processors according to the magnitude of the phase or frequency difference output from the phase comparator. Multi-loop gain weakly coupled oscillator.
憶手段を有し、上記基準信号が入力されないとき、それ
以前に該記憶手段にメモリした上記電圧制御発振器に対
する制御信号にデータに基づき駆動させたことを特徴と
する特許請求の範囲（１）項のマルチループゲイン弱結
合発振器。(2) The multi-loop gain weakly coupled oscillator further includes a storage means, and when the reference signal is not input, the multi-loop gain weakly coupled oscillator is driven based on the data of the control signal for the voltage controlled oscillator previously stored in the storage means. A multi-loop gain weakly coupled oscillator according to claim (1).
該デジタルフィルタは利得の異なる複数のシグナルプロ
セッサを備え、上記位相比較器の出力信号に応じて上記
シグナルプロセッサを選択して接続することを特徴とし
た、特許請求の範囲第（１）項記載のマルチループゲイ
ン弱結合発振器。(3) The signal processor includes a digital filter, and further,
Claim (1), wherein the digital filter includes a plurality of signal processors with different gains, and selects and connects the signal processors according to the output signal of the phase comparator. Multi-loop gain weakly coupled oscillator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170750A JP2979043B2 (en) | 1989-06-30 | 1989-06-30 | Multi-loop gain weakly coupled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170750A JP2979043B2 (en) | 1989-06-30 | 1989-06-30 | Multi-loop gain weakly coupled oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0335618A true JPH0335618A (en) | 1991-02-15 |
| JP2979043B2 JP2979043B2 (en) | 1999-11-15 |
Family
ID=15910694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1170750A Expired - Fee Related JP2979043B2 (en) | 1989-06-30 | 1989-06-30 | Multi-loop gain weakly coupled oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979043B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2442278B (en) * | 2006-09-29 | 2011-07-20 | Avaya Ecs Ltd | Phase locked loop |
| JP2019129496A (en) * | 2018-01-26 | 2019-08-01 | 株式会社東芝 | Transmission apparatus and control method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4656836B2 (en) * | 2003-12-19 | 2011-03-23 | パナソニック株式会社 | Synchronous clock generation apparatus and synchronous clock generation method |
-
1989
- 1989-06-30 JP JP1170750A patent/JP2979043B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2442278B (en) * | 2006-09-29 | 2011-07-20 | Avaya Ecs Ltd | Phase locked loop |
| JP2019129496A (en) * | 2018-01-26 | 2019-08-01 | 株式会社東芝 | Transmission apparatus and control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2979043B2 (en) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4629999A (en) | Phase-locked loop capable of generating a plurality of stable frequency signals | |
| JPH0335618A (en) | Weak connection oscillator for multiple gain | |
| JPH05211413A (en) | Phase comparator circuit | |
| JPH0265525A (en) | Phase locked loop circuit | |
| JP2758443B2 (en) | PLL frequency synthesizer | |
| JPH09102739A (en) | Pll circuit | |
| JP3010961B2 (en) | PLL circuit | |
| JP2720618B2 (en) | Phase synchronization signal generator | |
| JPH02174421A (en) | Pll circuit | |
| JPH10242852A (en) | Clock generation pll circuit | |
| KR100195086B1 (en) | Synthesizer circuit of phase locked loop frequency | |
| JPS6342513A (en) | Automatic frequency control circuit | |
| JPH03258021A (en) | Phase synchronism oscillating method and its circuit | |
| JPH0638116A (en) | Phase locked loop circuit | |
| KR930015358A (en) | PLL circuit | |
| JPH04356820A (en) | Synchronous oscillator circuit | |
| JPH0231518A (en) | Phase locked compensation circuit | |
| JPH1155115A (en) | External synchronization clock generator | |
| JPH03236630A (en) | Phase synchronizing oscillation circuit | |
| JPS6321365B2 (en) | ||
| JPH08223038A (en) | Pll circuit | |
| JPS63258116A (en) | Phase locked loop circuit | |
| JPH02311021A (en) | Phase locked loop circuit | |
| JPH0767135A (en) | Digital y/c separator | |
| JPH04189029A (en) | Pll circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |