JPH03263265A - ベクトル処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はベクトル処理装置に関し、特に命令実行部と命
令制御部とを備えたベクトル処理装置の命令制御部に関
するものである。

従来技術 従来、この種のベクトル処理装置では、命令実行情報を
格納するスタック手段の先頭に格納された命令実行情報
の中の更新ベクトルレジスタの指定及び参照ベクトルレ
ジスタの指定に対１４．で、命令処理部のリソースの使
用状態をチエツクし、競合がなければ、スタック手段の
先頭の命令に閃【２て実行を指示し、続いてスタック手
段の先頭から２番１１に格納されていた命令が、スタッ
ク手段の先頭に新たに格納され、同様のチエツクを行な
い、実行指示を行なうという動作を繰返すという方式と
なっている。すなわち、常に命令の角子読を行なった順
番の通りに、次々と命令の実行指示を行なう構成になっ
ている。

たとえば、 ＶＡＤＤ　　Ｖ２　、ＶＤ　、ＶＩ ＶＭＰＹ　　ＶＢ　、Ｖ２　、Ｖ３ ＶＡＮＤ　　Ｖ７　、Ｖ４　、Ｖ５ という命令列について考えると、第１の命令はベクトル
レジスタＶＯ，Ｖｌの各要素毎の加算結果をベクトルレ
ジスタｖ２に格納する命令であり、第２の命令はベクト
ルレジスタＶ２．Ｖ８の各要素毎の乗算糖果をベクトル
レジスタＶＢに格納する命令であり、また第３の命令は
ベクトルレジスタＶ４．Ｖ５の各要素毎の論理演算結果
をベクトルレジスタｖ７に格納する命令である。

この様な命令列について、上述した従来のベクトル処理
装置では、第２の命令の演算オペランドとして使用して
いるベクトルレジスタｖ２は、第１の命令の演算結果で
あるため、第１の命令の演算結果がベクトルレジスタＶ
２に格納されるまで、第２の命令の演算の実行指示を出
さないように制御することになる。

つまり、第２の命令の実行指示は、第１の命令の実行指
示の直後に行うわけにはいかず、第１の命令の演算結果
がベクトルレジスタｖ２に格納されるまで待つことにな
る。

ところが、第３の命令は第１の命令ならびに第２の命令
で使用するベクトルレジスタ及び演算器の指定が全く競
合していないため、第３の命令は第２の命令の後続に実
行しなければならない必然性が全く無いにもかかわらず
、第２の命令実行指示まで第３の命令実行指示が待たさ
れ、全体としての命令処理時間が長くなってしまうとい
う欠点がある。

発明の目的 そこで、本発明はこの様な従来技術の欠点を角’１決ス
べくなされたものであって、その目的とするところは、
ベクトル命令の全体としての処理時間を短縮することが
可能なベクトル処理装置を提供することにある。

発明の構成 本発明によれば、複数のベクトルレジスタと、これ等ベ
クトルレジスタの内容の参照、更新を命令に従って行う
命令処理手段と、前記命令の解読を行って命令実行のた
めに必要な命令実行情報を生成するデコード手段と、前
記命令実行情報を命令供給順に複数相格納可能な命令ス
タック手段と、現在実行中の命令のベクトルレジスタの
使用状態を示す使用状態指定手段と、前記命令スタック
手段に現在格納されている全ての命令実行情報により更
新ベクトルレジスタの表示及び参照ベクトルレジスタの
表示を夫々なす手段と、前記命令スタック手段への格納
直前の命令に関して、前記使用状態、前記更新ベクトル
レジスタ及び参照ベクトルレジスタとの競合が無いとき
に、前記命令スタック手段に格納中の命令を追越して前
記命令処理部に前記直前の命令の実行を指示する手段と
を含むことを特徴とするベクトル処理装置が得られる。

実施例 次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成図である。命令処理部
２はｍ　（ｍは自然数）対の複数のベクトルレジスタｖ
Ｏ〜Ｖ　２ｍ−１とｍ個の演算器Ａ口〜Ａ銅とがクロス
バスイッチｘＩ３により接続されており、ベクトル演算
の結果はＦ１山にイモ意のベクトルレジスタに格納する
ことができる。演３ｖ器ＡＯ〜Ａｓは例えば加算器、乗
算器、論理演算器等である。

命令制御部１では、まず実行すべき命令を命令レジスタ
１１より読出し、命令実行上必要な情報、例えば、演算
のオペランドを与えるベクトルレジスタの指定、演算結
果の格納を行なうベクトルレジスタの指定、使用演算器
の指定などの命令処理部２へ命令実行を指示するために
必要な情報を命令デコーダ１２で４１Ｅ戊する。通常、
この情報は命令スタック１３に格納される。

命令スタック１３は命令の実行上必要なｎ（ｎは自然数
）個の情報を命令レジスタ１１に命令が１３（給された
順序で格納するものである。この命令スタック１３の先
卯レジスタ１３−１により、使用すべきベクトルレジス
タの指定情報と、使用中ベクトルレジスタ指定回路１５
で示される使用中のベクトルレジスタの指定情報とが、
命令スタック先頭命令実行指示チエツク回路１４に供給
される。

このチエツク回路１４において、両指定の競合がチエツ
クされ、競合がない場合、命令実行指示制御回路１６に
対し、命令スタック先頭レジスタ１３−１に格納中の命
令実行情報についての命令実行指示を行なうように指示
される。

この命令実行指示は命令実行指示レジスタ２０に命令実
行情報を格納することによって命令処理部２に与えられ
る。

更に、本発明の特徴である命令の追越しを行なうために
、次のような手段が設けられている。

先ず、命令スタック１３内に格納されたいくつかの命令
実行情報により指定されている演算結果を格納するため
に、内容が更新されるベクトルレジスタはどれかを示す
スタック内命令更新ベクトルレジスタ指定回路１７が設
けられている。また、同様に命令スタック１３内に格納
されたいくつかの命令実行情報で指定されている演算器
にオペランドを与えるために、内容が参照されるベクト
ルレジスタはどれかを示すスタック内命令参照ベクトル
レジスタ指定回路１８が設けられている。

これ等のベクＩ・ルレジスタ指定回路１７及び１８によ
り、スタック内に格納中の命令実行情報を用いてどのベ
クトルレジスタを参照あるいは更新するかという情報が
生成されることになる。

命令レジスタ１１に保持された命令の命令実行情報は、
命令デコーダ１２により生成されるか、この情報で示さ
れる使用すべきベクトルレジスタの指定に対して、スタ
ック内命令更新ベクトルレジスタ指定回路１７及びスタ
ック内命令参照ベクトルレジスタ指定回路１８の各出力
、更には使用中ベクトルレジスタ指定回路１５で示され
るベクトルレジスタの指定から、命令レジスタ命令実行
指示チエツク回路１つで競合がないかどうかチエツクさ
れる。競合がない場合は、命令レジスタ命令実行指示チ
エツク回路１つは命令実行指示制御回路１６に対して命
令レジスタ１１の命令の実行指示を行なうように指示す
る。

命令実行指示制御回路１６では、当該命令の命令実行情
報が命令実行指示レジスタ２０に格納され、命令実行指
示が命令処理部２に勾えられ、結果として、命令レジス
タ１１の命令により命令スタック１３内に格納中の命令
が追越されることになる。

スタック内命令更新ベクトルレジスタ指定回路１７の実
施例としては、レジスタをベクトルレジスタの個数（２
ｍ−１）個用窓し、各ベクトルレジスタにそれぞれ対応
させ、命令スタック１３にあるベクｉ・ルレジスタを更
新する命令の実行情報がセットされるとき、同時に、当
該ベクトルレジスタに対応するレジスタをセットし、命
令実行指示により、スタック内に当該ベクトルレジスタ
を更新する命令実行情報がなくなるとき、同時に当該ベ
クトルレジスタに対応するレジスタをリセットする。

すなわち、更新命令格納中フラッグと称し、命令スタッ
ク１３内の命令の更新ベクトルレジスタを指定すること
ができる。

全く同様に、スタック内命令参照ベクトルレジスタ指定
回路１８の実施例としても、レジスタを（２−−１）個
用窓し、各ベクトルレジスタにそれぞれ対応させ、命令
スタック１３にあるベクトルレジスタを参照する命令の
実行情報がセットされるとき、同時に、当該ベクトルレ
ジスタに対応するレジスタをセラｌ−Ｌ、命令実行指示
により、スタック内に当該ベクトルレジスタを製置（（
する命令実行情報がなくなるとき、同時に当該ベクトル
レジスタに対応するレジスタをリセットする。

すなわち、参照命令格納中フラッグと称し、命令スタッ
ク１３中の命令の参照ベクトルレジスタを指定すること
ができる。

使用中ベクトルレジスタ指定回路１５の実施例としては
、リードビジーフラッグ、ライトビジーフラッグ、ライ
ト待ちフラッグの各々が各ベクトルレジスタ対応に（２
ｍ−１）個ずつＲ在する回路が考えられる。

リードビジーフラッグは対応するベクトルレジスタが読
出し中であることを示し、命令実行指示により指定され
た参照ベクトルレジスタに対応するフラッグがセットさ
れ、当該ベクトルレジスタの各要素の読出しが毎クロッ
ク行なわれて、ベクトル要素数相当クロック後に、ベク
トルレジスタに対応するリードビジーフラッグがリセッ
トされる。

同様にライトビジーフラッグは対応するベクトルレジス
タが書込み中であることを示し、命令実行指示により指
定された更新ベクトルレジスタに対応するフラッグがセ
ットされ、オペランドを与えるベクトルレジスタの各要
素は命令実行指示から勿クロック１要素ずつ読出されて
、１要素ずつ順番に命令で指定した演算器に流れ、当該
演算器のパイプライン段数相当クロック後に命令で指定
した格納ベクトルレジスタに毎クロツク１要素ず−）演
算結果を格納し始め、さらにベクトルデータ要素数相当
りロック後演算粘果のすべての要素の格納が終了し、同
時に当該格納ベクトルレジスタに対応するライトビジー
フラッグがリセットされる。

同様に、ライト待ちフラッグは対応するベクトルレジス
タに書込み中で当該ベクトルレジスタを参照する命令の
実行指示を禁止するフラ・ソゲである。命令実行指示で
格納ベクトルレジスタに対応したフラッグがセットされ
、オペランドを与えるベクトルレジスタから毎クロツク
１要素ずつ演算器にデータを与え、当該演算器のパイプ
ライン段数相当クロック後に演算結果を命令で指定した
ベクトルレジスタに格納し始め、同時に当該ベクトルレ
ジスタを参照する命令の実行が可となるため、当該フラ
ッグをリセットして、当該命令の実行指示の禁＋Ｌを解
くようにする。

以上のフラッグにより、使用中のベクトルレジスタを指
定することが可能になる。

前述した命令列である。

ＶＡＤＤ　　Ｖ２　、ＶＯ、ＶＩ ＶＭＰＹ　　ＶＯ、Ｖ２　、Ｖ３ ＶＡＮＤ　　Ｖ７　、Ｖ４　、Ｖ５ におけるタイムチャートを第２図に示す。

第１の命令の実行指示後、ｖ２ライト待ちフラッグによ
り、Ｖ２を読出す第２の命令の実行指示は、第１の命令
の演算器のバイブライン段数相当クロック待ってから送
出される。

このため、従来のベクトル処理装置では、第３の命令が
、第２の命令の実行指示後にリソースの競合チエツクを
行ない、第３の命令の実行指示を送出するようになって
いる。

しかし、本発明では第２の命令の実行情報が命令スタッ
ク１３に格納され、ｖ２を読出し可能となるタイミング
まで待つ間に、使用すべきベクトルレジスタＶ４．Ｖ５
．Ｖ７のどのベクトルレジスタに関しても使用されてな
く、かつ命令スタック１３内の命令すなわち第２の命令
ともベクトルレジスタの競合のない第３の命令は、命令
レジスタ１１から直接命令実行指示が可能になるため、
Ｖ７への書込みの終了が、第２図におけるＩＴＪクロッ
ク早くなることがわかる。

発明の詳細 な説明したように本発明によれば、ベクトルレジスタの
競合により、命令スタック内で命令実行指示を待つ命令
に対して、競合のない命令は、使ＩＩＩすべきベクトル
レジスタが使用中でなければ、命令スタック内に格納中
の命令を追越して先に命令実行指示を行なうように構成
することにより、全体としての命令処理時間が短くなっ
てより高速化がはかれるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は本発明
の実施例の動作の一例を、従来例と比較して示したタイ
ミングチャートである。 主要部分の符号の説明 １１・・・・・・命令レジスタ １２・・・・・・命令デコーダ １３・・・・・・命令スタック １４・・・・・・命令スタック先萌命令実行指示チエツ
ク回路 １５・・・・・・使用中ベクトルレジスタ指定回路 １６・・・・・・命令実行指示制御回路１７・・・・・
・スタック内命令更新 ベクトルレジスタ指定回路 １８−・・・・・スタック内命令参照 ベク トルレジスタ指定回路 ９・・・・・・命令レジスタ命令実行 指示チエツク回路 ０ 〜Ａｔ ・・・・・・演算器 ０

Claims (1)

【特許請求の範囲】
1. （１）複数のベクトルレジスタと、これ等ベクトルレジ
   スタの内容の参照、更新を命令に従って行う命令処理手
   段と、前記命令の解読を行って命令実行のために必要な
   命令実行情報を生成するデコード手段と、前記命令実行
   情報を命令供給順に複数組格納可能な命令スタック手段
   と、現在実行中の命令のベクトルレジスタの使用状態を
   示す使用状態指定手段と、前記命令スタック手段に現在
   格納されている全ての命令実行情報により更新ベクトル
   レジスタの表示及び参照ベクトルレジスタの表示を夫々
   なす手段と、前記命令スタック手段への格納直前の命令
   に関して、前記使用状態、前記更新ベクトルレジスタ及
   び参照ベクトルレジスタとの競合が無いときに、前記命
   令スタック手段に格納中の命令を追越して前記命令処理
   部に前記格納直前の命令の実行を指示する手段とを含む
   ことを特徴とするベクトル処理装置。