JPH03222470A - 閾値電圧生成回路 - Google Patents
閾値電圧生成回路Info
- Publication number
- JPH03222470A JPH03222470A JP2019452A JP1945290A JPH03222470A JP H03222470 A JPH03222470 A JP H03222470A JP 2019452 A JP2019452 A JP 2019452A JP 1945290 A JP1945290 A JP 1945290A JP H03222470 A JPH03222470 A JP H03222470A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- threshold voltage
- current
- circuit
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路において、信号を弁別する
のに用いられる閾値電圧を生成するための閾値電圧生成
回路に関する。
のに用いられる閾値電圧を生成するための閾値電圧生成
回路に関する。
第4図は従来の閾値電圧生成回路を示す回路図である。
図に、おいて、半導体基板上に形成された半導体集積回
路1内に、npn )ランジスタQIQ2より成る差動
増幅器が設けられている。トランジスタQ1.Q2のエ
ミッタはそれぞれ抵抗2゜3を介して定電流源4の一端
に接続され、定電流源4の他端は接地されている。トラ
ンジスタQ1のコレクタは電源vccに接続され、トラ
ンジスタQ2のコレクタは抵抗5を介して電源V。Cに
接続されている。トランジスタQ1のベースには外部基
準電圧6を外部抵抗7,8で分割した電圧が印加され、
トランジスタQ2のベースには内部基準電圧9が印加さ
れる。外部基準電圧6の代りに点線の経路で示すように
、半導体集積回路1内の電圧源10が用いられてもよい
。
路1内に、npn )ランジスタQIQ2より成る差動
増幅器が設けられている。トランジスタQ1.Q2のエ
ミッタはそれぞれ抵抗2゜3を介して定電流源4の一端
に接続され、定電流源4の他端は接地されている。トラ
ンジスタQ1のコレクタは電源vccに接続され、トラ
ンジスタQ2のコレクタは抵抗5を介して電源V。Cに
接続されている。トランジスタQ1のベースには外部基
準電圧6を外部抵抗7,8で分割した電圧が印加され、
トランジスタQ2のベースには内部基準電圧9が印加さ
れる。外部基準電圧6の代りに点線の経路で示すように
、半導体集積回路1内の電圧源10が用いられてもよい
。
動作において、トランジスタQ1.Q2のベース電圧差
に応じた電流が抵抗5に流れる。この電流によって抵抗
5に生じる電圧降下V が閾値型a 圧として導出される。外部抵抗7,8の分圧比を調整す
ることにより閾値電圧V を変化させることができる。
に応じた電流が抵抗5に流れる。この電流によって抵抗
5に生じる電圧降下V が閾値型a 圧として導出される。外部抵抗7,8の分圧比を調整す
ることにより閾値電圧V を変化させることができる。
第5図は他の従来の閾値電圧生成回路を示す回路図であ
る。図において、半導体集積回路1内には、演算増幅器
11.npn)ランジスタQ3および抵抗12より成る
電圧−電流変換回路が形成されている。演算増幅器11
の出力はトランジスタQ3のベースに接続されている。
る。図において、半導体集積回路1内には、演算増幅器
11.npn)ランジスタQ3および抵抗12より成る
電圧−電流変換回路が形成されている。演算増幅器11
の出力はトランジスタQ3のベースに接続されている。
トランジスタQ3のエミッタは演算増幅器11の負入力
に接続されるとともに、抵抗12を介して接地されてい
る。トランジスタQ3のコレクタは抵抗13を介して電
圧源14に接続されている。演算増幅器11の正入力に
は、外部基準電圧6を外部抵抗7゜8で分割した電圧か
印加される。
に接続されるとともに、抵抗12を介して接地されてい
る。トランジスタQ3のコレクタは抵抗13を介して電
圧源14に接続されている。演算増幅器11の正入力に
は、外部基準電圧6を外部抵抗7゜8で分割した電圧か
印加される。
動作において、トランジスタQ3には、演算増幅器11
の正入力に印加される電圧に応じた電流が流れる。この
電流は抵抗13にも流れ、抵抗13で生じる電圧降下V
が閾値電圧として利用される。第4図の回路と同様に
、外部抵抗7.8の分圧比を調整することにより所望の
閾値電圧V。
の正入力に印加される電圧に応じた電流が流れる。この
電流は抵抗13にも流れ、抵抗13で生じる電圧降下V
が閾値電圧として利用される。第4図の回路と同様に
、外部抵抗7.8の分圧比を調整することにより所望の
閾値電圧V。
を得ることができる。
従来の閾値電圧生成回路は以上のように構成されており
、半導体集積回路内部に形成された増幅器を用いて半導
体集積回路外部より与えられる基準電圧に応じた電圧を
半導体集積回路内部で発生させ、この電圧を半導体集積
回路内部で閾値電圧として利用している。このため、回
路が複雑となり、また部品点数が多いため集積回路の製
造バラつきによる閾値電圧のバラつきが大きくなるとい
う問題点があった。また、複数の閾値電圧を発生させる
場合にはさらに回路が複雑化するという問題点があった
。
、半導体集積回路内部に形成された増幅器を用いて半導
体集積回路外部より与えられる基準電圧に応じた電圧を
半導体集積回路内部で発生させ、この電圧を半導体集積
回路内部で閾値電圧として利用している。このため、回
路が複雑となり、また部品点数が多いため集積回路の製
造バラつきによる閾値電圧のバラつきが大きくなるとい
う問題点があった。また、複数の閾値電圧を発生させる
場合にはさらに回路が複雑化するという問題点があった
。
この発明は上記のような問題点を解消するためになされ
たもので、簡単な回路構成で精度よく所望の値のしかも
所望の数の閾値電圧を生成できる閾値電圧生成回路を得
ることを目的とする。
たもので、簡単な回路構成で精度よく所望の値のしかも
所望の数の閾値電圧を生成できる閾値電圧生成回路を得
ることを目的とする。
この発明に係る閾値電圧生成回路は、半導体集積回路内
に形成された制御電極共通の第1 第2のトランジスタ
を含み、第1のトランジスタを基準トランジスタとした
カレントミラー回路と、同じ半導体集積回路内に形成さ
れ、第1のトランジスタの一方電極に接続された電流源
と、同じ半導体集積回路内に形成され、第2のトランジ
スタの一方電極に接続されて流れる電流に応じた閾値電
圧を生成する内部抵抗と、半導体集積回路外に設けられ
、第1.第2のトランジスタの他方電極にそれぞれ接続
されてその比により閾値電圧を設定する第1.第2の外
部抵抗とを備えて構成されている。
に形成された制御電極共通の第1 第2のトランジスタ
を含み、第1のトランジスタを基準トランジスタとした
カレントミラー回路と、同じ半導体集積回路内に形成さ
れ、第1のトランジスタの一方電極に接続された電流源
と、同じ半導体集積回路内に形成され、第2のトランジ
スタの一方電極に接続されて流れる電流に応じた閾値電
圧を生成する内部抵抗と、半導体集積回路外に設けられ
、第1.第2のトランジスタの他方電極にそれぞれ接続
されてその比により閾値電圧を設定する第1.第2の外
部抵抗とを備えて構成されている。
この発明における第1のトランジスタには電流源から基
準となる電流が流れ、第2のトランジスタにはその基準
となる電流に対し第1.第2の外部抵抗の比に応じた電
流が流れる。第2のトランジスタに流れる電流は内部抵
抗にも流れ、内部抵抗ではその電流に応じた閾値電圧が
発生される。
準となる電流が流れ、第2のトランジスタにはその基準
となる電流に対し第1.第2の外部抵抗の比に応じた電
流が流れる。第2のトランジスタに流れる電流は内部抵
抗にも流れ、内部抵抗ではその電流に応じた閾値電圧が
発生される。
閾値電圧は第1.第2の外部抵抗の比に応じて任意に決
定され、またカレントミラー回路における第2のトラン
ジスタの数を増やすことにより閾値電圧の数を増やすこ
とができる。集積回路内部の電流源を源泉とする電流を
内部抵抗で電圧に変換する際に集積回路の製造バラつき
もキャンセルされる。
定され、またカレントミラー回路における第2のトラン
ジスタの数を増やすことにより閾値電圧の数を増やすこ
とができる。集積回路内部の電流源を源泉とする電流を
内部抵抗で電圧に変換する際に集積回路の製造バラつき
もキャンセルされる。
第1図は、この発明による閾値電圧生成回路の一実施例
を示す回路図である。図において、半導体基板上に形成
された半導体集積回路1内には、npn トランジスタ
Q4.Q5.Q6より成るカレントミラー回路か設けら
れている。トランジスタQ4.Q5.Q6のベースは共
通に接続されている。カレントミラー回路の基準となる
トランジスタQ4のコレクタは、基準電流源15を介し
て電源V。0に接続されるとともに、トランジスpQ7
のベースにも接続されている。トランジスタQ7のエミ
ッタはトランジスタQ4のベースに接続され、コレクタ
は電源vccに接続されている。トランジスタQ5.Q
6のコレクタは、それぞれ内部抵抗16.1.7を介し
て任意の定電圧源18゜19に接続されている。またト
ランジスタQ4Q5.Q6のエミッタは、それぞれ外部
抵抗20゜21.22を介して接地されている。
を示す回路図である。図において、半導体基板上に形成
された半導体集積回路1内には、npn トランジスタ
Q4.Q5.Q6より成るカレントミラー回路か設けら
れている。トランジスタQ4.Q5.Q6のベースは共
通に接続されている。カレントミラー回路の基準となる
トランジスタQ4のコレクタは、基準電流源15を介し
て電源V。0に接続されるとともに、トランジスpQ7
のベースにも接続されている。トランジスタQ7のエミ
ッタはトランジスタQ4のベースに接続され、コレクタ
は電源vccに接続されている。トランジスタQ5.Q
6のコレクタは、それぞれ内部抵抗16.1.7を介し
て任意の定電圧源18゜19に接続されている。またト
ランジスタQ4Q5.Q6のエミッタは、それぞれ外部
抵抗20゜21.22を介して接地されている。
動作において、トランジスタQ4.Q5.Q6のベース
電流はトランジスタQ7を介し電源VCCから供給され
る。トランジスタQ7の増幅度は大きいのでトランジス
タQ7のベース電流はほとんζ無視できる。またトラン
ジスタQ4.Q5.Q6のベース電流がそれ程大きくな
ければ、トランジスタQ7を取り除いてトランジスタQ
4のベース・コレクタ間を直接接続してもよい。
電流はトランジスタQ7を介し電源VCCから供給され
る。トランジスタQ7の増幅度は大きいのでトランジス
タQ7のベース電流はほとんζ無視できる。またトラン
ジスタQ4.Q5.Q6のベース電流がそれ程大きくな
ければ、トランジスタQ7を取り除いてトランジスタQ
4のベース・コレクタ間を直接接続してもよい。
いま、基準電流源15からトランジスタQ4に供給され
る電流を1 としたとき、トランジスer りQ5.Q6にそれぞれ1.1bの電流か流れたとする
。また外部抵抗20.21.22の両端に発生する電圧
をそれぞれV 、V2 、Vsとす■ る。トランジスタQ4.Q5.Q6のベースは共通であ
るので、 V +V −V +V −V +vI
BF2 2 BF2 3
BEG・・・([) が成り立つ。ここで、V 、V 、V は
BF2 BF2 BEB それぞれトランジスタQ4.Q5.Q6のベース・エミ
ッタ間電圧である。外部抵抗20.21゜22の抵抗値
をそれぞれRR,Rとする20’ 21 22 と、 V ″ I −R・・・(2)l
rer 20 V −I −R、、、(3) 2 a 21 V ″ I −R・・・(4)3
b 22 であるので、これらの (2) 、 (1り 、 (4
)式を (1)式に代入して、 1 −R+V −I −R21+VBE5r
ef 20 BF2 a=I やR十V b 22 BEB ・・・(5) が成り立つ。よって、 ’ rer21 R1 20ref となる。
る電流を1 としたとき、トランジスer りQ5.Q6にそれぞれ1.1bの電流か流れたとする
。また外部抵抗20.21.22の両端に発生する電圧
をそれぞれV 、V2 、Vsとす■ る。トランジスタQ4.Q5.Q6のベースは共通であ
るので、 V +V −V +V −V +vI
BF2 2 BF2 3
BEG・・・([) が成り立つ。ここで、V 、V 、V は
BF2 BF2 BEB それぞれトランジスタQ4.Q5.Q6のベース・エミ
ッタ間電圧である。外部抵抗20.21゜22の抵抗値
をそれぞれRR,Rとする20’ 21 22 と、 V ″ I −R・・・(2)l
rer 20 V −I −R、、、(3) 2 a 21 V ″ I −R・・・(4)3
b 22 であるので、これらの (2) 、 (1り 、 (4
)式を (1)式に代入して、 1 −R+V −I −R21+VBE5r
ef 20 BF2 a=I やR十V b 22 BEB ・・・(5) が成り立つ。よって、 ’ rer21 R1 20ref となる。
ここて、(V −V )
BF2 BF2
V )はO’−20mV程度、
BF4
3〜1v程度であり、
および(vBE6
R争I は0゜
20 rev
V −V 、<<R2O・
BF2 BF2
v −V 〈く R2o ・B
EB BF2 とみなせるので、 (6) 、 (7)式は■、。r Iref’ ・・・(8) ・・(9) となる。
EB BF2 とみなせるので、 (6) 、 (7)式は■、。r Iref’ ・・・(8) ・・(9) となる。
基準電流源15をはじめ、一般に集積回路内部に形成さ
れた電流源の電流工 は ref ’ ref ” ”RQ −−<14)と表される
。ここでAは定数、Roは基準電流源15に係わる内部
抵抗である。したがって、(14)式を(12) 、
(13)式に代入して、と変形できる。よって、トラン
ジスタQ5のコレクタ電流1.Ibは 6 を得る。よって、内部抵抗16.17の両端に発生する
閾値電圧V 、Vbは、内部抵抗16,17の抵抗値
をR、Rとすると、 16 17 となる。
れた電流源の電流工 は ref ’ ref ” ”RQ −−<14)と表される
。ここでAは定数、Roは基準電流源15に係わる内部
抵抗である。したがって、(14)式を(12) 、
(13)式に代入して、と変形できる。よって、トラン
ジスタQ5のコレクタ電流1.Ibは 6 を得る。よって、内部抵抗16.17の両端に発生する
閾値電圧V 、Vbは、内部抵抗16,17の抵抗値
をR、Rとすると、 16 17 となる。
このように、閾値電圧V、Vbは外部抵抗のa
比(R/R、R/R)と内部抵抗の比
20 21 20 22(R/R、R
17/Ro)との積により決定さ16 0 れる。外部抵抗はディスクリート部品であり抵抗値は正
確であるので、外部抵抗の比も正確である。
17/Ro)との積により決定さ16 0 れる。外部抵抗はディスクリート部品であり抵抗値は正
確であるので、外部抵抗の比も正確である。
また集積回路1の製造バラつきによる抵抗値のバラつき
は内部抵抗の比によりキャンセルされる。
は内部抵抗の比によりキャンセルされる。
したがって閾値電圧V、Vbは十分正確に設定可能であ
る。また外部抵抗の比(R2o/R21゜R2o/R2
2)を変化させることにより、閾値電圧V 、 、 V
bを所望の値に設定できる。
る。また外部抵抗の比(R2o/R21゜R2o/R2
2)を変化させることにより、閾値電圧V 、 、 V
bを所望の値に設定できる。
第2図は、この発明による閾値電圧生成回路の他の実施
例を示す回路図である。この実施例では、n個の閾値電
圧V、Vb、・・・V を発生させるn ために、カレントミラー回路を構成するトランジスタの
数を第1図の実施例よりも増やしている。
例を示す回路図である。この実施例では、n個の閾値電
圧V、Vb、・・・V を発生させるn ために、カレントミラー回路を構成するトランジスタの
数を第1図の実施例よりも増やしている。
増やされたトランジスタは、Q8として代表的に図示し
である。トランジスタQ5.Q6と同様に、トランジス
タQ8のコレクタは内部抵抗23を介して任意の定電圧
源24に接続され、エミッタは外部抵抗25を介して接
地されている。
である。トランジスタQ5.Q6と同様に、トランジス
タQ8のコレクタは内部抵抗23を介して任意の定電圧
源24に接続され、エミッタは外部抵抗25を介して接
地されている。
前述したのと同様の動作によって、
で表わされる閾値電圧V が内部抵抗23の両端に発生
される。このように、カレントミラー回路を構成するト
ランジスタの数を増やすことニヨって、簡単に閾値電圧
の数を増やすことができる。
される。このように、カレントミラー回路を構成するト
ランジスタの数を増やすことニヨって、簡単に閾値電圧
の数を増やすことができる。
第3図は、この発明による閾値電圧生成回路のさらに他
の実施例を示す回路図である。この実施例では、第2図
の実施例におけるトランジスタQ4〜Q8としてpnp
トランジスタを用い、電源Vccレベルと接地レベル
とを逆転している。この場合、閾値電圧V 、 V
b 、・・・V は接地レベルn から設定されることになる。動作は前述の実施例と同様
であり、したがってこの実施例においても前述の実施例
と同様、精度よく閾値電圧を設定することができる。
の実施例を示す回路図である。この実施例では、第2図
の実施例におけるトランジスタQ4〜Q8としてpnp
トランジスタを用い、電源Vccレベルと接地レベル
とを逆転している。この場合、閾値電圧V 、 V
b 、・・・V は接地レベルn から設定されることになる。動作は前述の実施例と同様
であり、したがってこの実施例においても前述の実施例
と同様、精度よく閾値電圧を設定することができる。
以上説明したように、この発明によれば、集積回路内部
にカレントミラー回路を設けるとともに、カレントミラ
ー回路の基準のトランジスタに内部電流源の電流を供給
し、カレントミラー回路の他のトランジスタに流れる電
流をカレントミラー回路に接続された外部抵抗の比によ
り設定して、該他のトランジスタに流れる電流を内部抵
抗により電圧に変換しこの電圧を閾値電圧として用いる
ようにしたので、閾値電圧は外部抵抗の比に応じて任意
に設定可能であり、またカレントミラー回路のトランジ
スタの数を増やすことにより容易に閾値電圧の数を増や
すことができ、さらに集積回路内部の電流源を源泉とす
る電流を内部抵抗で電圧に変換する際に集積回路の製造
バラつきもキャンセルされる。したがって、簡単な回路
構成で精度よく所望の値のしかも所望の数の閾値電圧を
生成できる閾値電圧生成回路を得ることができるという
効果かある。
にカレントミラー回路を設けるとともに、カレントミラ
ー回路の基準のトランジスタに内部電流源の電流を供給
し、カレントミラー回路の他のトランジスタに流れる電
流をカレントミラー回路に接続された外部抵抗の比によ
り設定して、該他のトランジスタに流れる電流を内部抵
抗により電圧に変換しこの電圧を閾値電圧として用いる
ようにしたので、閾値電圧は外部抵抗の比に応じて任意
に設定可能であり、またカレントミラー回路のトランジ
スタの数を増やすことにより容易に閾値電圧の数を増や
すことができ、さらに集積回路内部の電流源を源泉とす
る電流を内部抵抗で電圧に変換する際に集積回路の製造
バラつきもキャンセルされる。したがって、簡単な回路
構成で精度よく所望の値のしかも所望の数の閾値電圧を
生成できる閾値電圧生成回路を得ることができるという
効果かある。
第1図はこの発明による閾値電圧生成回路の一実施例を
示す回路図、第2図はこの発明による閾値電圧生成回路
の他の実施例を示す回路図、第3図はこの発明による閾
値電圧生成回路のさらに他の実施例を示す回路図、第4
図および第5図は従来の閾値電圧生成回路を示す回路図
である。 図において、1は半導体集積回路、15は基準電流源、
16および17は内部抵抗、20.21および22は外
部抵抗である。 なお、各図中同一符号は同一または相当部分を示す。
示す回路図、第2図はこの発明による閾値電圧生成回路
の他の実施例を示す回路図、第3図はこの発明による閾
値電圧生成回路のさらに他の実施例を示す回路図、第4
図および第5図は従来の閾値電圧生成回路を示す回路図
である。 図において、1は半導体集積回路、15は基準電流源、
16および17は内部抵抗、20.21および22は外
部抵抗である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- (1)半導体集積回路内に形成された制御電極共通の第
1、第2のトランジスタを含み、前記第1のトランジス
タを基準トランジスタとしたカレントミラー回路と、 前記半導体集積回路内に形成され、前記第1のトランジ
スタの一方電極に接続された電流源と、前記半導体集積
回路内に形成され、前記第2のトランジスタの一方電極
に接続されて流れる電流に応じた閾値電圧を生成する内
部抵抗と、 前記半導体集積回路外に設けられ、前記第1、第2のト
ランジスタの他方電極にそれぞれ接続されてその比によ
り前記閾値電圧を設定する第1、第2の外部抵抗とを備
える閾値電圧生成回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019452A JP2778781B2 (ja) | 1990-01-29 | 1990-01-29 | 閾値電圧生成回路 |
US07/644,558 US5155429A (en) | 1990-01-29 | 1991-01-23 | Threshold voltage generating circuit |
GB9101870A GB2240442B (en) | 1990-01-29 | 1991-01-29 | Threshold voltage generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019452A JP2778781B2 (ja) | 1990-01-29 | 1990-01-29 | 閾値電圧生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03222470A true JPH03222470A (ja) | 1991-10-01 |
JP2778781B2 JP2778781B2 (ja) | 1998-07-23 |
Family
ID=11999711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019452A Expired - Lifetime JP2778781B2 (ja) | 1990-01-29 | 1990-01-29 | 閾値電圧生成回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5155429A (ja) |
JP (1) | JP2778781B2 (ja) |
GB (1) | GB2240442B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006318337A (ja) * | 2005-05-16 | 2006-11-24 | Rohm Co Ltd | 定電流駆動回路、それを用いた発光装置、電子機器 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5291123A (en) * | 1992-09-09 | 1994-03-01 | Hewlett-Packard Company | Precision reference current generator |
US5420499A (en) * | 1994-03-02 | 1995-05-30 | Deshazo; Thomas R. | Current rise and fall time limited voltage follower |
FR2729762A1 (fr) * | 1995-01-23 | 1996-07-26 | Sgs Thomson Microelectronics | Circuit de detection de tension compense en technologie et en temperature |
US6819093B1 (en) * | 2003-05-05 | 2004-11-16 | Rf Micro Devices, Inc. | Generating multiple currents from one reference resistor |
CN103246312B (zh) * | 2012-12-31 | 2016-04-13 | 成都锐成芯微科技有限责任公司 | Cmos场效应管的阈值电压生成电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS639307A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 電流ミラ−回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3136780A1 (de) * | 1981-09-16 | 1983-03-31 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung |
JPS60174506A (ja) * | 1984-02-20 | 1985-09-07 | Matsushita Electric Ind Co Ltd | カレントミラ−回路 |
US4857864A (en) * | 1987-06-05 | 1989-08-15 | Kabushiki Kaisha Toshiba | Current mirror circuit |
-
1990
- 1990-01-29 JP JP2019452A patent/JP2778781B2/ja not_active Expired - Lifetime
-
1991
- 1991-01-23 US US07/644,558 patent/US5155429A/en not_active Expired - Lifetime
- 1991-01-29 GB GB9101870A patent/GB2240442B/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS639307A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 電流ミラ−回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006318337A (ja) * | 2005-05-16 | 2006-11-24 | Rohm Co Ltd | 定電流駆動回路、それを用いた発光装置、電子機器 |
JP4675151B2 (ja) * | 2005-05-16 | 2011-04-20 | ローム株式会社 | 定電流駆動回路、それを用いた発光装置、電子機器 |
Also Published As
Publication number | Publication date |
---|---|
GB2240442B (en) | 1994-06-08 |
GB9101870D0 (en) | 1991-03-13 |
GB2240442A (en) | 1991-07-31 |
US5155429A (en) | 1992-10-13 |
JP2778781B2 (ja) | 1998-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
JPH02186706A (ja) | バイアス電圧発生回路及びその方法 | |
JPH03222470A (ja) | 閾値電圧生成回路 | |
JPH1124769A (ja) | 定電流回路 | |
CN112260655A (zh) | 非对称三极管输入的折叠式运算放大器、带隙基准电路 | |
JPH0247883B2 (ja) | ||
CN112379715B (zh) | 一种低噪声带隙基准电路 | |
JP3736077B2 (ja) | 電圧比較回路 | |
JPH0272705A (ja) | 電流電圧変換回路 | |
JP2729071B2 (ja) | 定電流回路 | |
EP3327538B1 (en) | Voltage reference circuit | |
JP2783301B2 (ja) | アクティブ・フィルタ回路 | |
JP2969665B2 (ja) | バイアス電圧設定回路 | |
JP3526484B2 (ja) | 高入力インピーダンス回路 | |
JPH0477329B2 (ja) | ||
JP3671519B2 (ja) | 電流供給回路 | |
JPH0546096Y2 (ja) | ||
JPH0682309B2 (ja) | 基準電圧発生回路 | |
JP2966428B2 (ja) | 微小電流源 | |
KR850000581B1 (ko) | 신호 변환 회로 | |
JP3547895B2 (ja) | 定電流発生回路 | |
JP3161929B2 (ja) | 電圧変換回路 | |
JPS63173107A (ja) | 定電流回路 | |
JPH0680997B2 (ja) | 掛算回路 | |
JPH06260925A (ja) | レベルシフト回路 |