JP2778781B2 - 閾値電圧生成回路 - Google Patents
閾値電圧生成回路Info
- Publication number
- JP2778781B2 JP2778781B2 JP2019452A JP1945290A JP2778781B2 JP 2778781 B2 JP2778781 B2 JP 2778781B2 JP 2019452 A JP2019452 A JP 2019452A JP 1945290 A JP1945290 A JP 1945290A JP 2778781 B2 JP2778781 B2 JP 2778781B2
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- transistor
- current
- circuit
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路において、信号を弁別す
るのに用いられる閾値電圧を生成するための閾値電圧生
成回路に関する。
るのに用いられる閾値電圧を生成するための閾値電圧生
成回路に関する。
第４図は従来の閾値電圧生成回路を示す回路図であ
る。図において、半導体基板上に形成された半導体集積
回路１内に、npnトランジスタQ1,Q2より成る差動増幅器
が設けられている。トランジスタQ1,Q2のエミッタはそ
れぞれ抵抗2,3を介して定電流源４の一端に接続され、
定電流源４の他端は接地されている。トランジスタQ1の
コレクタは電源VCCに接続され、トランジスタQ2のコレ
クタは抵抗５を介して電源VCCに接続されている。トラ
ンジスタQ1のベースには外部基準電圧６を外部抵抗7,8
で分割した電圧が印加され、トランジスタQ2のベースに
は内部基準電圧９が印加される。外部基準電圧６の代り
に点線の経路で示すように、半導体集積回路１内の電圧
源10が用いられてもよい。
る。図において、半導体基板上に形成された半導体集積
回路１内に、npnトランジスタQ1,Q2より成る差動増幅器
が設けられている。トランジスタQ1,Q2のエミッタはそ
れぞれ抵抗2,3を介して定電流源４の一端に接続され、
定電流源４の他端は接地されている。トランジスタQ1の
コレクタは電源VCCに接続され、トランジスタQ2のコレ
クタは抵抗５を介して電源VCCに接続されている。トラ
ンジスタQ1のベースには外部基準電圧６を外部抵抗7,8
で分割した電圧が印加され、トランジスタQ2のベースに
は内部基準電圧９が印加される。外部基準電圧６の代り
に点線の経路で示すように、半導体集積回路１内の電圧
源10が用いられてもよい。
動作において、トランジスタQ1,Q2のベース電圧差に
応じた電流が抵抗５に流れる。この電流によって抵抗５
に生じる電圧降下Vaが閾値電圧として導出される。外部
抵抗7,8の分圧比を調整することにより閾値電圧Vaを変
化させることができる。
応じた電流が抵抗５に流れる。この電流によって抵抗５
に生じる電圧降下Vaが閾値電圧として導出される。外部
抵抗7,8の分圧比を調整することにより閾値電圧Vaを変
化させることができる。
すなわち、トランジスタQ2のコレクタ電流をI2、抵抗
5,7,8の値をR5,R7,R8、基準電圧６の値をVrefとする
と、 となり、よって となるわけである。
5,7,8の値をR5,R7,R8、基準電圧６の値をVrefとする
と、 となり、よって となるわけである。
従来の閾値電圧生成回路は以上のように構成されてお
り、半導体集積回路内部に形成された増幅器を用いて半
導体集積回路外部より与えられる基準電圧に応じた電圧
を半導体集積回路内部で発生させ、この電圧を半導体集
積回路内部で閾値電圧として利用している。このため、
回路が複雑となり、また部品点数が多いため集積回路の
製造バラつきによる閾値電圧のバラつきが大きくなると
いう問題点があった。また、複数の閾値電圧を発生させ
る場合にはさらに回路が複雑化するという問題点があっ
た。
り、半導体集積回路内部に形成された増幅器を用いて半
導体集積回路外部より与えられる基準電圧に応じた電圧
を半導体集積回路内部で発生させ、この電圧を半導体集
積回路内部で閾値電圧として利用している。このため、
回路が複雑となり、また部品点数が多いため集積回路の
製造バラつきによる閾値電圧のバラつきが大きくなると
いう問題点があった。また、複数の閾値電圧を発生させ
る場合にはさらに回路が複雑化するという問題点があっ
た。
この発明は上記のような問題点を解消するためになさ
れたもので、簡単な回路構成で精度よく所望の値のしか
も所望の数の閾値電圧を生成できる閾値電圧生成回路を
得ることを目的とする。
れたもので、簡単な回路構成で精度よく所望の値のしか
も所望の数の閾値電圧を生成できる閾値電圧生成回路を
得ることを目的とする。
この発明に係る閾値電圧生成回路は、半導体集積回路
内に形成された制御電極共通の第1,第２のトランジスタ
を含み、第１のトランジスタを基準トランジスタとした
カレントミラー回路と、同じ半導体集積回路内に形成さ
れ、第１のトランジスタの一方電極に接続された電流源
と、同じ半導体集積回路内に形成され、第２のトランジ
スタの一方電極に接続されて流れる電流に応じた閾値電
圧を生成する内部抵抗とを備え、閾値電圧は、当該閾値
電圧を生成する内部抵抗と電流源の内部抵抗との比に応
じた値を有し、半導体集積回路外に設けられ、第1,第２
のトランジスタの他方電極にそれぞれ接続されてその比
により閾値電圧を設定する第1,第２の外部抵抗をさらに
備えて構成されている。
内に形成された制御電極共通の第1,第２のトランジスタ
を含み、第１のトランジスタを基準トランジスタとした
カレントミラー回路と、同じ半導体集積回路内に形成さ
れ、第１のトランジスタの一方電極に接続された電流源
と、同じ半導体集積回路内に形成され、第２のトランジ
スタの一方電極に接続されて流れる電流に応じた閾値電
圧を生成する内部抵抗とを備え、閾値電圧は、当該閾値
電圧を生成する内部抵抗と電流源の内部抵抗との比に応
じた値を有し、半導体集積回路外に設けられ、第1,第２
のトランジスタの他方電極にそれぞれ接続されてその比
により閾値電圧を設定する第1,第２の外部抵抗をさらに
備えて構成されている。
この発明における第１のトランジスタには電流源から
基準となる電流が流れ、第２のトランジスタにはその基
準となる電流に対し第1,第２の外部抵抗の比に応じた電
流が流れる。第２のトランジスタに流れる電流は内部抵
抗にも流れ、内部抵抗ではその電流に応じた閾値電圧が
発生される。閾値電圧は第1,第２の外部抵抗の比に応じ
て任意に決定され、またカレントミラー回路における第
２のトランジスタの数を増やすことにより閾値電圧の数
を増やすことができる。集積回路内部の電流源を源泉と
する電流を内部抵抗と電圧で変換する際に、当該内部抵
抗と電流源の内部抵抗との比に応じて電圧値が決定され
ることにより、集積回路の製造バラつきもキャンセルさ
れる。
基準となる電流が流れ、第２のトランジスタにはその基
準となる電流に対し第1,第２の外部抵抗の比に応じた電
流が流れる。第２のトランジスタに流れる電流は内部抵
抗にも流れ、内部抵抗ではその電流に応じた閾値電圧が
発生される。閾値電圧は第1,第２の外部抵抗の比に応じ
て任意に決定され、またカレントミラー回路における第
２のトランジスタの数を増やすことにより閾値電圧の数
を増やすことができる。集積回路内部の電流源を源泉と
する電流を内部抵抗と電圧で変換する際に、当該内部抵
抗と電流源の内部抵抗との比に応じて電圧値が決定され
ることにより、集積回路の製造バラつきもキャンセルさ
れる。
第１図は、この発明による閾値電圧生成回路の一実施
例を示す回路図である。図において、半導体基板上に形
成された半導体集積回路１内には、npnトランジスタQ4,
Q5,Q6より成るカレントミラー回路が設けられている。
トランジスタQ4,Q5,Q6のベースは共通に接続されてい
る。カレントミラー回路の基準となるトランジスタQ4の
コレクタは、基準電流源15を介して電源VCCに接続され
るとともに、トランジスタQ7のベースにも接続されてい
る。トランジスタQ7のエミッタはトランジスタQ4のベー
スに接続され、コレクタは電源VCCに接続されている。
トランジスタQ5,Q6のコレクタは、それぞれ内部抵抗16,
17を介して任意の定電圧源18,19に接続されている。ま
たトランジスタQ4,Q5,Q6のエミッタは、それぞれ外部抵
抗20,21,22を介して接地されている。
例を示す回路図である。図において、半導体基板上に形
成された半導体集積回路１内には、npnトランジスタQ4,
Q5,Q6より成るカレントミラー回路が設けられている。
トランジスタQ4,Q5,Q6のベースは共通に接続されてい
る。カレントミラー回路の基準となるトランジスタQ4の
コレクタは、基準電流源15を介して電源VCCに接続され
るとともに、トランジスタQ7のベースにも接続されてい
る。トランジスタQ7のエミッタはトランジスタQ4のベー
スに接続され、コレクタは電源VCCに接続されている。
トランジスタQ5,Q6のコレクタは、それぞれ内部抵抗16,
17を介して任意の定電圧源18,19に接続されている。ま
たトランジスタQ4,Q5,Q6のエミッタは、それぞれ外部抵
抗20,21,22を介して接地されている。
動作において、トランジスタQ4,Q5,Q6のベース電流は
トランジスタQ7を介して電源VCCから供給される。トラ
ンジスタQ7の増幅度は大きいのでトランジスタQ7のベー
ス電流はほとんど無視できる。またトランジスタQ4,Q5,
Q6のベース電流がそれ程大きくなければ、トランジスタ
Q7を取り除いてトランジスタQ4のベース・コレクタ間を
直接接続してもよい。
トランジスタQ7を介して電源VCCから供給される。トラ
ンジスタQ7の増幅度は大きいのでトランジスタQ7のベー
ス電流はほとんど無視できる。またトランジスタQ4,Q5,
Q6のベース電流がそれ程大きくなければ、トランジスタ
Q7を取り除いてトランジスタQ4のベース・コレクタ間を
直接接続してもよい。
いま、基準電流源15からトランジスタQ4に供給される
電流をIrefとしたとき、トランジスタQ5,Q6にそれぞれI
a,Ibの電流が流れたとする。また外部抵抗20,21,22の両
端に発生する電圧をそれぞれV1,V2,V3とする。トランジ
スタQ4,Q5,Q6のベースは共通であるので、 V1＋VBE4＝V2＋VBE5＝V3＋VBE6 …（１） が成り立つ。ここで、VBE4,VBE5,VBE6はそれぞれトラン
ジスタQ4,Q5,Q6のベース・エミッタ間電圧である。外部
抵抗20,21,22の抵抗値をそれぞれR20,R21,R22とする
と、 V1＝Iref・R20 …（２） V2＝Ia・R21 …（３） V3＝Ib・R22 …（４） であるので、これらの（２），（３），（４）式を
（１）式に代入して、 Iref・R20＋VBE4＝Ia・R21＋VBE5＝Ib・R22＋VBE6 …（５） が成り立つ。よって、 となる。
電流をIrefとしたとき、トランジスタQ5,Q6にそれぞれI
a,Ibの電流が流れたとする。また外部抵抗20,21,22の両
端に発生する電圧をそれぞれV1,V2,V3とする。トランジ
スタQ4,Q5,Q6のベースは共通であるので、 V1＋VBE4＝V2＋VBE5＝V3＋VBE6 …（１） が成り立つ。ここで、VBE4,VBE5,VBE6はそれぞれトラン
ジスタQ4,Q5,Q6のベース・エミッタ間電圧である。外部
抵抗20,21,22の抵抗値をそれぞれR20,R21,R22とする
と、 V1＝Iref・R20 …（２） V2＝Ia・R21 …（３） V3＝Ib・R22 …（４） であるので、これらの（２），（３），（４）式を
（１）式に代入して、 Iref・R20＋VBE4＝Ia・R21＋VBE5＝Ib・R22＋VBE6 …（５） が成り立つ。よって、 となる。
ここで、（VBE5−VBE4）および（VBE6−VBE4）は０〜
20mV程度、R20・Irefは0.3〜1V程度であり、 VBE5−VBE4≪R20・Iref …（８） VBE6−VBE4≪R20・Iref …（９） とみなせるので、（６），（７）式は と変形できる。よって、トランジスタQ5,Q6のコレクタ
電流Ia,Ibは となる。
20mV程度、R20・Irefは0.3〜1V程度であり、 VBE5−VBE4≪R20・Iref …（８） VBE6−VBE4≪R20・Iref …（９） とみなせるので、（６），（７）式は と変形できる。よって、トランジスタQ5,Q6のコレクタ
電流Ia,Ibは となる。
基準電流源15をはじめ、一般に集積回路内部に形成さ
れた電流源の電流Irefは Iref＝A/R0 …（14） と表される。ここでＡは定数、R0は基準電流源15に係わ
る内部抵抗である。一般的な基準電流源を示す第５図に
よりこれを説明すれば、トランジスタQa,Qb,のエミッタ
面積が等しくかつトランジスタQcのベース電流が無視で
きるとすると、 となり、ここでベース・エミッタ間電圧の変化率が無視
できかつVccが一定であれば、上記（14）式が得られる
わけである。したがって、（14）式を（12），（13）式
に代入して、 を得る。よって、内部抵抗16,17の両端に発生する閾値
電圧Va,Vbは、内部抵抗16,17の抵抗値をR16,R17とする
と、 となる。
れた電流源の電流Irefは Iref＝A/R0 …（14） と表される。ここでＡは定数、R0は基準電流源15に係わ
る内部抵抗である。一般的な基準電流源を示す第５図に
よりこれを説明すれば、トランジスタQa,Qb,のエミッタ
面積が等しくかつトランジスタQcのベース電流が無視で
きるとすると、 となり、ここでベース・エミッタ間電圧の変化率が無視
できかつVccが一定であれば、上記（14）式が得られる
わけである。したがって、（14）式を（12），（13）式
に代入して、 を得る。よって、内部抵抗16,17の両端に発生する閾値
電圧Va,Vbは、内部抵抗16,17の抵抗値をR16,R17とする
と、 となる。
このように、閾値電圧Va,Vbは外部抵抗の比（R20/
R21,R20/R22）と内部抵抗の比（R16/R0,R17/R0）との積
により決定される。外部抵抗はディスクリート部品であ
り抵抗値は正確であるので、外部抵抗の比も正確であ
る。また集積回路１の製造バラつきによる抵抗値のバラ
つきは内部抵抗の比によりキャンセルされる。したがっ
て閾値電圧Va,Vbは十分正確に設定可能である。また外
部抵抗の比（R20/R21,R20/R22）を変化させることによ
り、閾値電圧Va,Vbを所望の値に設定できる。
R21,R20/R22）と内部抵抗の比（R16/R0,R17/R0）との積
により決定される。外部抵抗はディスクリート部品であ
り抵抗値は正確であるので、外部抵抗の比も正確であ
る。また集積回路１の製造バラつきによる抵抗値のバラ
つきは内部抵抗の比によりキャンセルされる。したがっ
て閾値電圧Va,Vbは十分正確に設定可能である。また外
部抵抗の比（R20/R21,R20/R22）を変化させることによ
り、閾値電圧Va,Vbを所望の値に設定できる。
第２図は、この発明による閾値電圧生成回路の他の実
施例を示す回路図である。この実施例では、ｎ個の閾値
電圧Va,Vb,…Vnを発生させるために、カレントミラー回
路を構成するトランジスタの数を第１図の実施例よりも
増やしている。増やされたトランジスタは、Q8として代
表的に図示してある。トランジスタQ5,Q6と同様に、ト
ランジスタQ8のコレクタは内部抵抗23を介して任意の定
電圧源24に接続され、エミッタは外部抵抗25を介して接
地されている。
施例を示す回路図である。この実施例では、ｎ個の閾値
電圧Va,Vb,…Vnを発生させるために、カレントミラー回
路を構成するトランジスタの数を第１図の実施例よりも
増やしている。増やされたトランジスタは、Q8として代
表的に図示してある。トランジスタQ5,Q6と同様に、ト
ランジスタQ8のコレクタは内部抵抗23を介して任意の定
電圧源24に接続され、エミッタは外部抵抗25を介して接
地されている。
前述したのと同様の動作によって、 で表わされる閾値電圧Vnが内部抵抗23の両端に発生され
る。このように、カレントミラー回路を構成するトラン
ジスタの数を増やすことによって、簡単に閾値電圧の数
を増やすことができる。
る。このように、カレントミラー回路を構成するトラン
ジスタの数を増やすことによって、簡単に閾値電圧の数
を増やすことができる。
第３図は、この発明による閾値電圧生成回路のさらに
他の実施例を示す回路図である。この実施例では、第２
図の実施例におけるトランジスタQ4〜Q8としてpnpトラ
ンジスタを用い、電源VCCレベルと接地レベルとを逆転
している。この場合、閾値電圧Va,Vb,…Vnは接地レベル
から設定されることになる。動作は前述の実施例と同様
であり、したがってこの実施例においても前述の実施例
と同様、精度よく閾値電圧を設定することができる。
他の実施例を示す回路図である。この実施例では、第２
図の実施例におけるトランジスタQ4〜Q8としてpnpトラ
ンジスタを用い、電源VCCレベルと接地レベルとを逆転
している。この場合、閾値電圧Va,Vb,…Vnは接地レベル
から設定されることになる。動作は前述の実施例と同様
であり、したがってこの実施例においても前述の実施例
と同様、精度よく閾値電圧を設定することができる。
以上説明したように、この発明によれば、集積回路内
部にカレントミラー回路を設けるとともに、カレントミ
ラー回路の基準のトランジスタに内部電流源の電流を供
給し、カレントミラー回路の他のトランジスタに流れる
電流をカレントミラー回路に接続された外部抵抗の比に
より設定して、該他のトランジスタに流れる電流を内部
抵抗により電圧に変換しこの電圧を閾値電圧として用い
るようにしたので、閾値電圧は外部抵抗の比に応じて任
意に設定可能であり、またカレントミラー回路のトラン
ジスタの数を増やすことにより容易に閾値電圧の数を増
やすことができ、さらに集積回路内部の電流源を源泉と
する電流を内部抵抗で電圧に変換する際に、当該内部抵
抗と電流源の内部抵抗との比に応じて電圧値が決定され
ることにより、集積回路の製造バラつきもキャンセルさ
れる。したがって、簡単な回路構成で精度よく所望の値
のしかも所望の数の閾値電圧を生成できる閾値電圧生成
回路を得ることができるという効果がある。
部にカレントミラー回路を設けるとともに、カレントミ
ラー回路の基準のトランジスタに内部電流源の電流を供
給し、カレントミラー回路の他のトランジスタに流れる
電流をカレントミラー回路に接続された外部抵抗の比に
より設定して、該他のトランジスタに流れる電流を内部
抵抗により電圧に変換しこの電圧を閾値電圧として用い
るようにしたので、閾値電圧は外部抵抗の比に応じて任
意に設定可能であり、またカレントミラー回路のトラン
ジスタの数を増やすことにより容易に閾値電圧の数を増
やすことができ、さらに集積回路内部の電流源を源泉と
する電流を内部抵抗で電圧に変換する際に、当該内部抵
抗と電流源の内部抵抗との比に応じて電圧値が決定され
ることにより、集積回路の製造バラつきもキャンセルさ
れる。したがって、簡単な回路構成で精度よく所望の値
のしかも所望の数の閾値電圧を生成できる閾値電圧生成
回路を得ることができるという効果がある。
第１図はこの発明による閾値電圧生成回路の一実施例を
示す回路図、第２図はこの発明による閾値電圧生成回路
の他の実施例を示す回路図、第３図はこの発明による閾
値電圧生成回路のさらに他の実施例を示す回路図、第４
図および第５図は従来の閾値電圧生成回路を示す回路図
である。 図において、１は半導体集積回路、15は基準電流源、16
および17は内部抵抗、20,21および22は外部抵抗であ
る。 なお、各図中同一符号は同一または相当部分を示す。
示す回路図、第２図はこの発明による閾値電圧生成回路
の他の実施例を示す回路図、第３図はこの発明による閾
値電圧生成回路のさらに他の実施例を示す回路図、第４
図および第５図は従来の閾値電圧生成回路を示す回路図
である。 図において、１は半導体集積回路、15は基準電流源、16
および17は内部抵抗、20,21および22は外部抵抗であ
る。 なお、各図中同一符号は同一または相当部分を示す。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 3/26 H03F 3/343
Claims (1)
- 【請求項１】半導体集積回路内に形成された制御電極共
通の第1,第２のトランジスタを含み、前記第１のトラン
ジスタを基準トランジスタとしたカレントミラー回路
と、 前記半導体集積回路内に形成され、前記第１のトランジ
スタの一方電極に接続された電流源と、 前記半導体集積回路内に形成され、前記第２のトランジ
スタの一方電極に接続されて流れる電流に応じた閾値電
圧を生成する内部抵抗とを備え、 前記閾値電圧は、当該閾値電圧を生成する前記内部抵抗
と前記電流源の内部抵抗との比に応じた値を有し、 前記半導体集積回路外に設けられ、前記第1,第２のトラ
ンジスタの他方電極にそれぞれ接続されてその比により
前記閾値電圧を設定する第1,第２の外部抵抗をさらに備
える閾値電圧生成回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019452A JP2778781B2 (ja) | 1990-01-29 | 1990-01-29 | 閾値電圧生成回路 |
| US07/644,558 US5155429A (en) | 1990-01-29 | 1991-01-23 | Threshold voltage generating circuit |
| GB9101870A GB2240442B (en) | 1990-01-29 | 1991-01-29 | Threshold voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019452A JP2778781B2 (ja) | 1990-01-29 | 1990-01-29 | 閾値電圧生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03222470A JPH03222470A (ja) | 1991-10-01 |
| JP2778781B2 true JP2778781B2 (ja) | 1998-07-23 |
Family
ID=11999711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019452A Expired - Lifetime JP2778781B2 (ja) | 1990-01-29 | 1990-01-29 | 閾値電圧生成回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5155429A (ja) |
| JP (1) | JP2778781B2 (ja) |
| GB (1) | GB2240442B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291123A (en) * | 1992-09-09 | 1994-03-01 | Hewlett-Packard Company | Precision reference current generator |
| US5420499A (en) * | 1994-03-02 | 1995-05-30 | Deshazo; Thomas R. | Current rise and fall time limited voltage follower |
| FR2729762A1 (fr) * | 1995-01-23 | 1996-07-26 | Sgs Thomson Microelectronics | Circuit de detection de tension compense en technologie et en temperature |
| US6819093B1 (en) * | 2003-05-05 | 2004-11-16 | Rf Micro Devices, Inc. | Generating multiple currents from one reference resistor |
| JP4675151B2 (ja) * | 2005-05-16 | 2011-04-20 | ローム株式会社 | 定電流駆動回路、それを用いた発光装置、電子機器 |
| CN103246312B (zh) * | 2012-12-31 | 2016-04-13 | 成都锐成芯微科技有限责任公司 | Cmos场效应管的阈值电压生成电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3136780A1 (de) * | 1981-09-16 | 1983-03-31 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung |
| JPS60174506A (ja) * | 1984-02-20 | 1985-09-07 | Matsushita Electric Ind Co Ltd | カレントミラ−回路 |
| JPS639307A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 電流ミラ−回路 |
| US4857864A (en) * | 1987-06-05 | 1989-08-15 | Kabushiki Kaisha Toshiba | Current mirror circuit |
-
1990
- 1990-01-29 JP JP2019452A patent/JP2778781B2/ja not_active Expired - Lifetime
-
1991
- 1991-01-23 US US07/644,558 patent/US5155429A/en not_active Expired - Lifetime
- 1991-01-29 GB GB9101870A patent/GB2240442B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5155429A (en) | 1992-10-13 |
| JPH03222470A (ja) | 1991-10-01 |
| GB2240442B (en) | 1994-06-08 |
| GB2240442A (en) | 1991-07-31 |
| GB9101870D0 (en) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6154286B2 (ja) | ||
| JP2729071B2 (ja) | 定電流回路 | |
| JP2793194B2 (ja) | 定電流回路 | |
| JPH04290B2 (ja) | ||
| JP2723547B2 (ja) | 定電流回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JPS643371B2 (ja) | ||
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPH073690Y2 (ja) | 電流ミラー回路 | |
| JPS645369Y2 (ja) | ||
| JPS6323573B2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0347010B2 (ja) | ||
| JPH0332096Y2 (ja) | ||
| JP2776019B2 (ja) | 定電圧回路 | |
| JP3087352B2 (ja) | 非反転増幅器 | |
| JPH0330828B2 (ja) | ||
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2694945B2 (ja) | 電流量制御回路 | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JP3082247B2 (ja) | 定電圧回路 |