JPH03179914A - バスドライバ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は１、バスドライバ回路に関し、特にＭＯＳ）ラ
ンジスタを用いた高速ディジタル回線の空間分割スイッ
チであるりロスポイントスイッチの出力バスを駆動する
バスドライバ回路に関する。

〔従来の技術〕

従来、この種のバスドライバ回路として、例えば第６図
に示すような回路が用いられていた。この回路は出力端
子ＯＵＴのハイレベル、ロウレベル又はハイ・インピー
ダンス制御を出力制御端子Ｅ、Ｅで行なう。出力イネー
ブル時、す九わち、Ｅがハイレベル、百がロウレベルの
とき、入力端子ＩＮのレベルが出力端子ＯＵＴに伝達さ
れる。

出力端子ＯＵＴをハイレベルに引き」二げるのはＰチャ
ネルＭＯＳトランジスタロ１であり、ロウレベルに引き
下げるのはＮチャネルトランジスタ６２である。出力端
子のハイ・インピーダンス状態は、入力端子ＩＮの信号
を出力制御端子Ｅ、Ｅで各々ＮＡＮＤ、ＮＯＲ論理をと
った後に両トランジスタのゲートに入力する構成により
実現されている。

バスドライバ回路を第５図に示すように、ｎＸｍのマト
リクス状に配置して入力バスＩＢＩ〜ＩＢｎ。

出力バスＯＢＩ”−□ＯＢｍ間の接続状態を切り換えら
れるようにしたものがクロスポイントスイッチである。

入力バスＩＢＩ〜ＩＢｎは各々人力バッファＩＢＵＦＩ
〜ＩＢＵＦｎにより駆動され、出力バスＯＢＩ〜ＯＢｍ
は各バスドライバ回路Ｓｗ、、〜ｓ　ｗ　ｎｍによって
駆動され、出力バッファ０ＢＵＦ’１１−０ＢＵＦへと
伝達される。各出力バスについて２つ以上のバスドライ
バ回路がイネーブル状態になることはない。

〔発明が解決しようとする課題〕

上述のバスドライバ回路によってクロスポイントスイッ
チを構成する場合、特に１５０ＭＨｚ以」二の回線をス
イッチングする必要のある広帯域Ｉ第５図に示すバスド
ライバ回路のクロスポイントスイッタの動作状態を考え
てみると、出力バス１本に対してｎ−１個のバスドライ
バ回路のハイ・インピーダンス状態の出力端子がつなが
り、１個の出力バッファの入力端子がつながっている。

従って、ｎが大きいとき出力バスの主たる負荷はハイ・
インピーダンス状態の出力端子であり、オフしているＭ
ＯＳ）ランジスタのドレインの拡散容量（基板に対する
）ということになる。従って、出力バスの負荷を軽くす
るためには、出力端子につながっているＭＯＳ）ランジ
スタのドレインの面積を小さくすることが望ましい。し
かし、ＭＯＳトランジスタのドレインの面積を小さくす
ることはＭＯＳ）ランジスタのゲートの幅Ｗを小さくす
ることを意味し、バスドライバ回路としての駆動能力を
下げることを意味している。つまり、バスドライバ回路
を用いてクロスポイントスイッチを作る場合には、出力
端子につながるＭＯＳ）ランジスタの単位チャネル幅当
たりの拡散容量と駆動能力の比でそのスピードやスイッ
チ規模が制限されてしまう。

このことを、数式で表現すると以下のようになる。まず
、バスドライバ１ヶ当りの駆動電流工。

５− 拡散容量Ｃをゲート幅Ｗの１次式で近似する。

Ｉ＝に、・Ｗ　　　　　　ｋ、、に２・・・・・・係数
Ｃ”　ｋ　２・Ｗ バスドライバ数ｎヶの負荷容量Ｃ，！＝ｎに依存しない
負荷Ｃ０を論理振幅■までチャージするのに必要な時間
Ｔを出力バス駆動の遅延であると近似すると。

残り、これ以上はスピードが上がらないことが判る。そ
して、ｋ２／に１＝容量係数／電流係数が大きいほどそ
の遅延が大きくなる。又、論理振幅Ｖの大きさが小さい
ほど遅延Ｔが小さくなる。

第６図に示す従来のバスドライバ回路での問題は、−膜
内にＰチャネルＭＯＳトランジスタの単位チャネル幅当
りの拡散容量／駆動能力がＮチャネルＭＯＳ）ランジス
タと比べて３倍以上は太き６ いため、高速化、大規模化がＰチャネルＭＯＳトランジ
スタの特性がネックとなって困難であるということであ
る。

又、同一、Ｗでの駆動能力自体もＰチャネルＭＯＳトラ
ンジスタはＮチャネルＭＯＳトランジスタよりも劣って
いるため、固定具荷分を考慮すればＰチャネルＭＯＳト
ランジスタのＷをＮチャネルＭＯＳトランジスタのＷよ
りも大きくしないと、出力バスのスピードが波形立上が
り遅延で制限されてしまう。これにより、前段のＮＡＮ
Ｄゲート６３のＷも大きくする必要が生じ、スイッチ全
体の消費電力が大きくなってしまうことを意味している
。

本発明の目的は、高速化、大規模化が可能で消費電力が
小さいバスドライバ回路を提供することにある。

〔課題を解決するための手段〕

本発明のバスドライバ回路は、ソース・ドレイン路が第
１の電源と出力端子間に接続された第１のＮチャネルＭ
Ｏ８）ランジウタと、ソース・ドレイン路が前記出力端
子と第２の電源間に接続された第２のＮチャネルＭＯＳ
トランジスタと、入力信号とイネーブル信号を入力とし
出力端子が前記第１のＮチャネルＭＯＳトランジスタの
ゲートに接続された第１の論理回路と、前記第１の論理
回路の出力と前記イネーブル信号を入力とし出力端子が
前記第２ＯＮチヤネルＭＯＳトランジスタのゲートに接
続された第２の論理回路とを有することを特徴とする。

〔実施例〕

以下、図面を参照して本発明のバスドライバ回路を説明
する。

第１図は、本発明の一実施例を説明するための回路図で
ある。入力端子ＩＮ、出力制御端子ｌはＮＯＲゲートｌ
に入力され、ＮＯＲゲート１の出力はＮチャネルＭＯＳ
トランジスタ４のゲートに入力される。又、ＮＯＲゲー
ト１の出力と出力制御端子ＩはＮＯＲケート２に入力さ
れ、ＮＯＲゲート２の出力はＮチャネルＭＯＳトランジ
スタ３のゲートに入力される。ＮチャネルＭＯＳトラン
ジスタ４のソース、ドレインは各々出力端子ＯＵＴ、高
電位電源ＶＤＤに接続され、ＮチャネルＭＯＳトランジ
スタ３のソース・ドレインは各々低電位電源Ｖ　Ｓ　Ｓ
　＋出力端子ＯＵＴに接続される。

出力制御端子Ｅがハイレベルのときは、ＮＯＲグー）１
及び２の出力はともにローレベルとナリ、ＮチャネルＭ
ＯＳトランジスタ４及び５はオフとなり、出力端子ＯＵ
Ｔはハイ・インピーダンス状態となる。このとき出力端
子ＯＵＴについている負荷容量はＮチャネルＭＯＳトラ
ンジスタ３及び４のドレイン・ソース拡散容量となり、
ＰチャネルＭＯＳトランジスタの拡散容量は付加されな
い。

出力制御端子口がローレベルのときには出力端子ＯＵＴ
には入力端子ＩＮの反転信号が伝達される。ただし、ハ
イレベルは高電位電源よりもＮチャネルＭＯＳトランジ
スタ４のしきい値電圧ＶＴＮだけ下がった電位となる。

これは、ＮチャネルＭＯ８＋・ランシウタ４がオンのと
きには本バスドライバ回路はソース・フォロアとして動
作していることによる。ＶＴＮはバックゲート効果によ
りＶＤＤ−５■、■５Ｓ−ＯｖでＮチャネルトランジス
タ３及び４の基板電位がＶＳ２のとき、ＶＴＮは１５■
程度である。第２図に信号波形を示す。従って、論理振
幅は■ＤＤ〜■ｓｓの場合と比べて減少している。ただ
し、この信号レベルを受ける回路のしきい値は下げる必
要がある。

又、ソース・フォロア回路として動いている時には、ミ
ラー効果が生じないため、ＮチャネルＭＯＳトランジス
タ４のゲートを駆動するＮＯＲゲート１の駆動能力は小
さくてよい。又、ＮＯＲゲート１によってもう１つのＮ
ＯＲゲート２を駆動することも可能となった。

ＮＯＲゲートｌを第３図に示すＣＭＯＳゲートで構成す
ると、駆動能力が小さくてもよいということにより各Ｍ
Ｏ８＋−ランジスタ３１乃至３４の大きさを小さくでき
る。これにより第５図に示すようなりロスポイントスイ
ッチを構成したときに入力バスＩＢＩ〜ＩＢｎの負荷が
軽くなる。

１〇− さらに、入力端子ＩＮをインバータで受けずにＮＯＲゲ
ートに直接入力し、Ｖｌ、Ｄ側のＰチャネルＭＯＳトラ
ンジスタ３１のゲートに入力しているため、出力ディセ
ーフル時（出力）翫イ・インピーダンス時）には、入力
端子ＩＮから見たＮＯＲゲート１の入力のミラー効果は
小さく、入力バスＩＢＩ〜ＩＢｎの負荷容量が小さくな
る。

以」二の回路構成により、ｎ＝ｍ＝３２のクロスポイン
トスイッチを１．２μｍルールのＣＭＯＳフロセスを用
いて構成すると、入カバソファＩ　ＢＵＦ〜出力バッフ
ァ０ＥＵＦまでの遅延が３ｎｓｅｃとなり、１０ｎＳｅ
Ｃ周期でデユーティ比５０％の信号を入力したときの消
費電力が１チャネル当り５ｍＷ（Ｖｏｏ＝５Ｖ）という
値が可能となった。

第４図は本発明の第２の実施例を説明するための回路図
である。第１の実施例との違いは、出力端子に接続され
たＮチャネルＭＯＳ）ランジスタ４１及び４２のゲート
に直接出力制御端子を接続し、電源Ｖ　ＤＤ　ｒ　Ｖ　
Ｓ　ＳからＮチャネルＭＯ８＋−ランジスタ４１．４２
への間にＰチャネルＭＯＳトランジスタ４３及びＮチャ
ネルＭＯＳ）ランジスタ４４を接続し、その２つのＭＯ
８Ｉ−ランジスタのゲートを入力端子ＩＮに接続したと
ころにある。

この構成により、出力端子がハイ・インピーダンスのと
きの負荷が軽いことや、出力の論理振幅が小さくなるの
は第１の実施例と同じである。この実施例の利点は、構
成するＭＯＳ）ランジスタの数が少なくて済むという点
にある。

〔発明の効果〕

以上説明したように、本発明のバスドライバ回路は従来
のＰチャネルＭＯＳトランジスタによるハイレベル出力
をＰチャネルＭＯ８＋、ランジスタに比べ拡散容量の小
さいＮチャネルＭＯＳ）ランジスタとしたことにより、
ハイ・インピーダンス時の拡散容量を低減し、出力論理
振幅を下げ、バスドライバ出力ＭＯＳトランジスタの前
段のゲートの負荷を小さくできる効果がある。従って、
本発明のバスドライバ回路をクロスポイントスイッチに
用いることにより、低パワー、高速で実現できる。

さらに、入力端子をバッファで受けずに、出力制御端子
と直接楡理をとる構成により、出力ハイ・インピーダン
ス時に入力負荷も軽くなるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するための回路図
、第２図は第１図の回路の動作波形図、第３図は第１図
の回路に使用されるＮＯＲゲートの回路図、第４図は本
発明の第２の実施例を説明するための回路図、第５図は
バスドライバを用いたクロスポイントスイッチの回路図
、第６図は従来のバスドライバの回路図である。 ＶＤＤ・・・・・・高電位電源、■、ｓ・・・・・・低
電位電源、Ｅ、Ｅ・・・・・・出力制御端子、ＩＮ、Ｉ
Ｎ・・・・・・入力端子、ＯＵＴ・・・・・・出力端子
、３，４，３３，４１゜４２．４４．６２・・・・・ｎ
チャネルＭＯＳ）ランジスタ、３１，３２，４３．８１
・・・・・・ＰチャネルＭＯＳトランジスタ、１，２・
・・・・ＮＯＲゲート、６３・・・・・ＮＡＮＤゲート
。

Claims (1)

1. 【特許請求の範囲】 １、ソース・ドレイン路が第１の電源と出力端子間に接
   続された第１のＮチャネルＭＯＳトランジスタと、ソー
   ス・ドレイン路が前記出力端子と第２の電源間に接続さ
   れた第２のＮチャネルＭＯＳトランジスタと、入力信号
   とイネーブル信号を入力とし出力端子が前記第１のＮチ
   ャネルＭＯＳトランジスタのゲートに接続された第１の
   論理回路と、前記第１の論理回路の出力と前記イネーブ
   ル信号を入力とし出力端子が前記第２のＮチャネルＭＯ
   Ｓトランジスタのゲートに接続された第２の論理回路と
   を有することを特徴とするバスドライバ回路。 ２、特許請求の範囲第１項記載のバスドライバ回路にお
   いて、前記第１の論理回路がＣＭＯＳゲートにより構成
   されたＮＯＲゲートであることを特徴とするバスドライ
   バ回路。 ３、ソース・ドレイン路が第１の電源と出力端子間に接
   続されたゲートにイネーブル信号が印加された第１のＮ
   チャネルＭＯＳトランジスタと、ソース・ドレイン路が
   前記出力端子と第２の電源間に接続されゲートに前記イ
   ネーブル信号が印加された第２のＮチャネルＭＯＳトラ
   ンジスタと、ソース・ドレイン路が第１の電源と前記第
   １のＮチャネルＭＯＳトランジスタ間に接続されゲート
   に入力信号が印加されたＰチャネルＭＯＳトランジスタ
   と、ソース・ドレイン路が前記第２の電源と前記第２の
   ＮチャネルＭＯＳトランジスタ間に接続されゲートに前
   記入力信号が印加された第３のＮチャネルＭＯＳトラン
   ジスタとを有することを特徴とするバスドライバ回路。