JPS6250916A - 最小遅延高速バスドライバ - Google Patents
最小遅延高速バスドライバInfo
- Publication number
- JPS6250916A JPS6250916A JP61196459A JP19645986A JPS6250916A JP S6250916 A JPS6250916 A JP S6250916A JP 61196459 A JP61196459 A JP 61196459A JP 19645986 A JP19645986 A JP 19645986A JP S6250916 A JPS6250916 A JP S6250916A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- input
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、入力データ信号から、それが駆動するメモリ
バスに至る遅延段の数を最小にする。トライステートバ
スドライバに関する。
バスに至る遅延段の数を最小にする。トライステートバ
スドライバに関する。
集積回路チップ上の大きなバス負荷を駆動するためには
、バスが駆動回路に対して比較的大きな負荷を呈するの
で、一般には３又はそれ以上のレベルのバッファリング
が必要である。データ可能化（ｅｎａｂｌ ｉｎｇ）信
号は、システムクロックに同期させなければならない、
保護装置を備えたパッドに与えられるトランジスタート
ランジスターロジック（ＴＴＬ）コンパチブルなりロッ
クは、クロック信号をＶＬＳ Ｉ集積回路チップに入力
するための最も一般的な手法である。このクロック信号
は、金属酸化物半導体（ＭＯＳ）ロジックレベル及び駆
動能力を得るために、２又はそれ以上のレベルのバッフ
ァリングを通過する。しかしながら、各々の付加的なバ
ッファリング段は付加的な遅延を引き起こしバスドライ
バを遅くする。
、バスが駆動回路に対して比較的大きな負荷を呈するの
で、一般には３又はそれ以上のレベルのバッファリング
が必要である。データ可能化（ｅｎａｂｌ ｉｎｇ）信
号は、システムクロックに同期させなければならない、
保護装置を備えたパッドに与えられるトランジスタート
ランジスターロジック（ＴＴＬ）コンパチブルなりロッ
クは、クロック信号をＶＬＳ Ｉ集積回路チップに入力
するための最も一般的な手法である。このクロック信号
は、金属酸化物半導体（ＭＯＳ）ロジックレベル及び駆
動能力を得るために、２又はそれ以上のレベルのバッフ
ァリングを通過する。しかしながら、各々の付加的なバ
ッファリング段は付加的な遅延を引き起こしバスドライ
バを遅くする。
本発明によれば、データ及び制御信号をメモリバスに最
小のバッファリング量で結合するために、最小遅延高速
トライステートバスドライバが利用される。ブートスト
ラップ構成を利用した２個のトランジスタが、メモリ出
力バスに結合された出力トランジスタのゲートにシステ
ムクロックを与える。入力データ信号及び関連する制御
信号は、これらのプートストランプトランジスタに与え
られ、入力データ信号のデータレベルにしたがって、ロ
ジックの１．ロジックの０又は高インピーダンスオープ
ン回路のいずれかがバスに供給される。
小のバッファリング量で結合するために、最小遅延高速
トライステートバスドライバが利用される。ブートスト
ラップ構成を利用した２個のトランジスタが、メモリ出
力バスに結合された出力トランジスタのゲートにシステ
ムクロックを与える。入力データ信号及び関連する制御
信号は、これらのプートストランプトランジスタに与え
られ、入力データ信号のデータレベルにしたがって、ロ
ジックの１．ロジックの０又は高インピーダンスオープ
ン回路のいずれかがバスに供給される。
本発明のより完全な理解のために、本発明の原理にした
がった最小遅延高速バスドライバの構成図と共に以下の
発明の詳細な説明が参照される。
がった最小遅延高速バスドライバの構成図と共に以下の
発明の詳細な説明が参照される。
図面は、以下に詳細に説明される最小遅延高速バスドラ
イバを示す。駆動されるべきバスは図面の右側に示され
る。容Ｉｃｔｏａ−が示されているがこれは実際の回路
部品ではな（、パスラインの代表インピーダンスとして
模式的に示されている。
イバを示す。駆動されるべきバスは図面の右側に示され
る。容Ｉｃｔｏａ−が示されているがこれは実際の回路
部品ではな（、パスラインの代表インピーダンスとして
模式的に示されている。
出力トランジスタＭｏｌ （２８）及びＭｏ２ （３０
）は、パスラインに対して３つの区別された状態を呈す
る。
）は、パスラインに対して３つの区別された状態を呈す
る。
トランジスタ２８がオンに切り換えられたときは、電圧
Ｖｄｄ−Ｖｔがロジック又はバイナリの１としてバスに
与えられる。トランジスタ３０がオンに切り換えられた
ときは、大地電位又はロジック又はバイナリの０がパス
ラインに与えられる。トランジスタ２８又はトランジス
タ３０のいずれもがオンでないときは、電圧Ｖｄｄ或い
は大地のいずれもバスには与えられず、オープン回路す
なわち高インピーダンス状態をを効に呈する。このよう
に、出力トランジスタ２８及び３０は、バイナリの１．
バイナリの０及びオープン回路すなわち高インピーダン
ス出力というトライステート信号レベルをバスに対して
与える。
Ｖｄｄ−Ｖｔがロジック又はバイナリの１としてバスに
与えられる。トランジスタ３０がオンに切り換えられた
ときは、大地電位又はロジック又はバイナリの０がパス
ラインに与えられる。トランジスタ２８又はトランジス
タ３０のいずれもがオンでないときは、電圧Ｖｄｄ或い
は大地のいずれもバスには与えられず、オープン回路す
なわち高インピーダンス状態をを効に呈する。このよう
に、出力トランジスタ２８及び３０は、バイナリの１．
バイナリの０及びオープン回路すなわち高インピーダン
ス出力というトライステート信号レベルをバスに対して
与える。
ＭＯＳ）ランジスタ２８及び３０にはバイアストランジ
スタＭｂｌ （２４）及び？Ｉｂ２ （２６）が結合さ
れ、出力トランジスタ２８及び３０に可能化信号をそれ
ぞれ与える。このように、図においてＮクロック（ＮＣ
ＬＫ）として示されるクロック信号がバイアストランジ
スタ２４に与えられたとき、同時に同じクロック信号が
バイアストランジスタ２６の入力に与えられ、トランジ
スタ２４又は２６のどちらが相互に排他的にトランジス
タ２４又は２６に与えられるかによって、これらのトラ
ンジスタはオンに切り換えられ、Ｎクロック信号はトラ
ンジスタ２８又はトランジスタ３０の何れかにそれぞれ
与えられ、それにより出力バスに電圧Ｖｄｄ−Ｖｔ又は
大地電位の何れかを与える。ｖ【はトランジスタの閾電
圧である。データ／制御信号は、ブツシュ／プルバッフ
ァ２０及び２２をそれぞれ介してトランジスタ２４及び
トランジスタ２６に与えられる。ブツシュ／プルバッフ
ァ２０及び２２の入力には、ＡＮＤゲート３４及び３５
が接続され、データ、反転データ及びシステム制御信号
を受信する０反転データはインバータ３２を介して得ら
れる。
スタＭｂｌ （２４）及び？Ｉｂ２ （２６）が結合さ
れ、出力トランジスタ２８及び３０に可能化信号をそれ
ぞれ与える。このように、図においてＮクロック（ＮＣ
ＬＫ）として示されるクロック信号がバイアストランジ
スタ２４に与えられたとき、同時に同じクロック信号が
バイアストランジスタ２６の入力に与えられ、トランジ
スタ２４又は２６のどちらが相互に排他的にトランジス
タ２４又は２６に与えられるかによって、これらのトラ
ンジスタはオンに切り換えられ、Ｎクロック信号はトラ
ンジスタ２８又はトランジスタ３０の何れかにそれぞれ
与えられ、それにより出力バスに電圧Ｖｄｄ−Ｖｔ又は
大地電位の何れかを与える。ｖ【はトランジスタの閾電
圧である。データ／制御信号は、ブツシュ／プルバッフ
ァ２０及び２２をそれぞれ介してトランジスタ２４及び
トランジスタ２６に与えられる。ブツシュ／プルバッフ
ァ２０及び２２の入力には、ＡＮＤゲート３４及び３５
が接続され、データ、反転データ及びシステム制御信号
を受信する０反転データはインバータ３２を介して得ら
れる。
動作において、データはこの出力バスドライバ回路の前
段の回路により生成される。２状ｆｉｌ（ｔｗ。
段の回路により生成される。２状ｆｉｌ（ｔｗ。
−５ｔａｔｅ）ロジック信号形態のこのデータは、ＡＮ
Ｄゲート３４及び３５の一方の人力に与えられる。もし
、システムがこのデータを送信する時間であると決定す
ると、制御信号がＡＮＤゲート３４及び３５の他方の入
力に与えられる。これは、ＡＮＤゲートの第１の入力に
おいて受信されたデータを、その論理関数によってＡＮ
Ｄゲートを介して転送することを可能にする。もしデー
タ信号がロジックの１ならば、ブツシュ／プルバッファ
２０は信号を駆動し、それをバイアストランジスタ２４
の入力ゲートに与える。これはトランジスタをオンに切
り換え、そしてトランジスタ２４の他方の入力端子（ド
レイン）に与えられるＮクロックイ３号をトランジスタ
２８のゲート端子に与えることを可能にする。出力ゲー
ト２８に与えられるデジタル信号が集積回路全体にわた
って均一になるように、入力クロック信号は予め決めら
れたｍ続時間を有する信号である。システムを通してト
ランジスタ２８に転送された入力データのレベルがロジ
ックの１であることによりトランジスタ２８がオンとな
ったときに、電圧レベルＶｄｄ−Ｖｔが出力バスにバイ
ナリの１の信号として与えられる。開示された回路は、
２又は３レベル又は段のバッファリングを備えた通常の
ＴＴＬコンパチブルな電圧とは反対に、バッファリング
なしでＶｄｄに等しいか又はそれ以上の電圧を有するク
ロック信号の使用を可能とする。
Ｄゲート３４及び３５の一方の人力に与えられる。もし
、システムがこのデータを送信する時間であると決定す
ると、制御信号がＡＮＤゲート３４及び３５の他方の入
力に与えられる。これは、ＡＮＤゲートの第１の入力に
おいて受信されたデータを、その論理関数によってＡＮ
Ｄゲートを介して転送することを可能にする。もしデー
タ信号がロジックの１ならば、ブツシュ／プルバッファ
２０は信号を駆動し、それをバイアストランジスタ２４
の入力ゲートに与える。これはトランジスタをオンに切
り換え、そしてトランジスタ２４の他方の入力端子（ド
レイン）に与えられるＮクロックイ３号をトランジスタ
２８のゲート端子に与えることを可能にする。出力ゲー
ト２８に与えられるデジタル信号が集積回路全体にわた
って均一になるように、入力クロック信号は予め決めら
れたｍ続時間を有する信号である。システムを通してト
ランジスタ２８に転送された入力データのレベルがロジ
ックの１であることによりトランジスタ２８がオンとな
ったときに、電圧レベルＶｄｄ−Ｖｔが出力バスにバイ
ナリの１の信号として与えられる。開示された回路は、
２又は３レベル又は段のバッファリングを備えた通常の
ＴＴＬコンパチブルな電圧とは反対に、バッファリング
なしでＶｄｄに等しいか又はそれ以上の電圧を有するク
ロック信号の使用を可能とする。
入力データ信号がロジックの０になったとき、この信号
は、ＡＮＤゲート３５を介してブツシュ／プルバッファ
２２を付勢すなわち動作可能とするインバータ３２に与
えられる。むろん、これはＡＮＤゲート３５の他方の入
力への制御信号がロジ・７りの１、すなわちその可能化
レベルであると仮定している。この信号は駆動され、バ
イアストランジスタ２６の人力ゲートに与えられる。ト
ランジスタ２６はこのように動作可能、すなわちオンと
され、図中ＮＣＬＫで指示された否定クロック信号とし
て示されるクロック信号を出力トランジスタ３０の入力
ゲート端子に与えることを可能にする。入力データは、
ロジックのＯ又はロジックの１のいずれかであるので、
両トランジスタ２８及び３０が同時にターンオンするこ
とはできない。このように、信号がトランジスタ３０の
ゲートに与えられるときは、トランジスタはオンに切り
換えられ、トランジスタ３０のソース端子に与えられる
大地電位が、図に示されるように出力バスライン４０に
与えられる。
は、ＡＮＤゲート３５を介してブツシュ／プルバッファ
２２を付勢すなわち動作可能とするインバータ３２に与
えられる。むろん、これはＡＮＤゲート３５の他方の入
力への制御信号がロジ・７りの１、すなわちその可能化
レベルであると仮定している。この信号は駆動され、バ
イアストランジスタ２６の人力ゲートに与えられる。ト
ランジスタ２６はこのように動作可能、すなわちオンと
され、図中ＮＣＬＫで指示された否定クロック信号とし
て示されるクロック信号を出力トランジスタ３０の入力
ゲート端子に与えることを可能にする。入力データは、
ロジックのＯ又はロジックの１のいずれかであるので、
両トランジスタ２８及び３０が同時にターンオンするこ
とはできない。このように、信号がトランジスタ３０の
ゲートに与えられるときは、トランジスタはオンに切り
換えられ、トランジスタ３０のソース端子に与えられる
大地電位が、図に示されるように出力バスライン４０に
与えられる。
システムが成る理由により成る特定の時間にデータを転
送しないと決定したときは、ＡＮＤゲート３４及び３５
への制御入力信号は与えられない。制御信号がＯロジッ
クレベルであるときは、出力トランジスタ２８或いは３
０のいずれもがオンには切り換わらず、そしてこのよう
に、高インピーダンスすなわちオープン回路が出力バス
に与えられる。
送しないと決定したときは、ＡＮＤゲート３４及び３５
への制御入力信号は与えられない。制御信号がＯロジッ
クレベルであるときは、出力トランジスタ２８或いは３
０のいずれもがオンには切り換わらず、そしてこのよう
に、高インピーダンスすなわちオープン回路が出力バス
に与えられる。
集積回路上に複製された同様な種類の他の回路は、それ
ぞれの時間ごとにラインにデータを与えることができる
が、制御信号がゲート３４及び３５に与えられないとき
は、この特定の回路はこの特定の時間において出力バス
ラインにデータを与えない。
ぞれの時間ごとにラインにデータを与えることができる
が、制御信号がゲート３４及び３５に与えられないとき
は、この特定の回路はこの特定の時間において出力バス
ラインにデータを与えない。
このように、クロック信号が回路で受信されないとき、
すなわち低レベルであるとき、又は入力制御信号が回路
で受信さないとき、すなわち低ロジックレベルであると
きは、出力インピーダンスはオープン回路を示して高く
なる。制御信号が与えられ、そしてデータ入力信号がロ
ジックの１であり、且つＮＣＬＫ信号が与えられると、
デジタルの１がＶｄｄ−Ｖｔボルト信号の形でバスに与
えられる。
すなわち低レベルであるとき、又は入力制御信号が回路
で受信さないとき、すなわち低ロジックレベルであると
きは、出力インピーダンスはオープン回路を示して高く
なる。制御信号が与えられ、そしてデータ入力信号がロ
ジックの１であり、且つＮＣＬＫ信号が与えられると、
デジタルの１がＶｄｄ−Ｖｔボルト信号の形でバスに与
えられる。
制御信号がＡＮＤゲート３４及び３５に与えられ、クロ
ック信号がトランジスタ２４及び２６に与えられるけれ
ども、入力データ信号がロジックの０であるときは、ト
ランジスタ３０のみが動作可能となり、それにより大地
電位を出力バスに与える。このように、外部のＭＯＳコ
ンパチブルのクロックトライバ及び各駆動サイクルの後
の無条件のトライステートの短い瞬間が必要ではあるが
、本発明の駆動回路は最小遅延を達成することができる
。チップ全体にわたって遅延がないクロック信号を提供
するＭＯＳコンパチブルの外部クロックドライツメは、
バスドライバのためにを用であるだけでなく、その性能
を改善するためにチップの他の部分に対しても適用でき
る。そのような要求は、将来の高性能ＶＬＳ Ｉチップ
のためのクロック信号を提供する唯一つの方法である。
ック信号がトランジスタ２４及び２６に与えられるけれ
ども、入力データ信号がロジックの０であるときは、ト
ランジスタ３０のみが動作可能となり、それにより大地
電位を出力バスに与える。このように、外部のＭＯＳコ
ンパチブルのクロックトライバ及び各駆動サイクルの後
の無条件のトライステートの短い瞬間が必要ではあるが
、本発明の駆動回路は最小遅延を達成することができる
。チップ全体にわたって遅延がないクロック信号を提供
するＭＯＳコンパチブルの外部クロックドライツメは、
バスドライバのためにを用であるだけでなく、その性能
を改善するためにチップの他の部分に対しても適用でき
る。そのような要求は、将来の高性能ＶＬＳ Ｉチップ
のためのクロック信号を提供する唯一つの方法である。
バスが進行（ｐｒｏｃｅｓｓｉｏｎ）を変化させるとき
には、各駆動サイクルの間の無条件のトライステート、
すなわち高インピーダンス出力の短い瞬間があることが
望ましい。なぜなら、バス競合の問題が回避できるから
である。この短い瞬間は、どんな場合でもデータ変更の
目的のために使用できるので、この短り瞬間は無駄には
ならない。
には、各駆動サイクルの間の無条件のトライステート、
すなわち高インピーダンス出力の短い瞬間があることが
望ましい。なぜなら、バス競合の問題が回避できるから
である。この短い瞬間は、どんな場合でもデータ変更の
目的のために使用できるので、この短り瞬間は無駄には
ならない。
本発明は、特定の実施例を参照して記述されたが、本発
明の精神及び範囲から逸脱することなく当業者にとって
種々の変形がなされ、その要素を均等物で置換できるこ
とは理解されるであろう。
明の精神及び範囲から逸脱することなく当業者にとって
種々の変形がなされ、その要素を均等物で置換できるこ
とは理解されるであろう。
更に、本発明の本質的な教示から逸脱することなく種々
の変形をなしうる。
の変形をなしうる。
図は本発明の原理にしたがった最小遅延高速バスドライ
バの構成図である。 ２０．２２７バツフア
バの構成図である。 ２０．２２７バツフア
Claims (1)
- 【特許請求の範囲】 １、そのソースが駆動されるべきバスに接続された出力
端子に接続され、そのドレインが電圧源に接続された第
１のＭＯＳトランジスタ（２８）と、 そのソースが大地電位に接続され、そのドレインが前記
出力端子に接続された第２のトランジスタ（３０）と、 そのソースが前記第１のトランジスタ（２８）のゲート
に接続された第３のトランジスタ（２４）と、そのソー
スが前記第２のトランジスタ（３０）のゲートに接続さ
れた第４のトランジスタ（２６）と、システムクロック
信号に接続されている前記第３及び第４のトランジスタ
のドレインと、その出力が前記第３のトランジスタ（２
４）のゲートに接続された第１のバッファ（２０）と、
その出力が前記第４のトランジスタ（２６）のゲートに
接続された第２のバッファ（２２）と、２レベルバイナ
リデータ信号源に接続されている前記第１のバッファ（
２０）への入力と、前記第１のバッファ（２０）の入力
に接続された前記バイナリデータ信号に対して相補的な
２レベルバイナリデータ信号源に接続された前記第２の
バッファ（２２）への入力 とからなる集積回路トライステートバスドライバ回路。 ２、その出力が前記第１のバッファ（２０）の入力に接
続され、第１及び第２の入力を有し、前記第１の入力が
前記バイナリデータ信号源に接続され、前記第２の入力
がデータ可能化制御信号に接続されている第１のＡＮＤ
ゲート（３４）を更に含んでいる特許請求の範囲第１項
記載のバスドライバ回路。 ３、その出力が前記第２のバッファ（２２）の入力に接
続され、第１及び第２の入力を有し、前記第１の入力が
インバータ回路（３２）を介して前記バイナリデータ信
号源に結合され、前記第２のバッファ（２２）の前記第
２の入力が前記データ可能化制御信号源に接続されてい
る第２のＡＮＤゲート（３５）を更に含んでいる特許請
求の範囲第２項記載のバスドライバ回路。 ４、前記第１及び第２のバッファ（２０、２２）がプッ
シュプル動作形式のものである特許請求の範囲第３項記
載のバスドライバ回路。 ５、駆動されるべきバスに接続された出力端子に結合さ
れた第１及び第２の相補出力ＭＯＳトランジスタ（２８
、３０）であって、前記出力トランジスタを選択的に動
作可能としたときに、前記出力端子が、トライステート
信号を形成する電圧供給源、大地電位又はオープン回路
状態に切り換えられるように、前記第１のトランジスタ
（２８）が電圧供給源に接続され、前記第２のトランジ
スタが大地に接続されているものと、前記第１及び第２
の出力トランジスタ（２８、３０）にそれぞれ接続され
、且つ共通システムクロック信号に接続された第１及び
第２のブートストラップＭＯＳトランジスタ（２４、２
６）であって、前記第１のブートストラップトランジス
タ（２４）が動作可能とされたときに、前記第１の出力
トランジスタ（２８）が同様に動作可能とされ、それに
より前記電圧供給源から前記出力端子に導通させ、前記
第２のブートストラップトランジスタ（２６）が動作可
能とされたときに、前記第２の出力トランジスタ（３０
）が同様に動作可能とされ、それにより前記大地電位か
ら前記出力端子に導通させ、そして何れのブートストラ
ップトランジスタ（２４、２６）も動作可能でないとき
は、何れの出力トランジスタ（２８、３０）も導通せず
、オープン回路すなわち高インピーダンスが前記出力端
子に与えられるようにされたものと、 前記第１及び第２のブートストラップトランジスタ（２
４、２６）に接続された第１及び第２のバッファ（２０
、２２）であって、バイナリデータが前記第１及び第２
のブートストラップトランジスタ（２４、２６）に転送
されるときに、前記出力端子における出力信号が、前記
システムクロック信号の持続時間及び周期に応じた持続
時間及び周期の前記トライステートデジタル信号になる
ように、前記バッファがバイナリデータ信号及び及びそ
の相補バイナリデータ信号源にそれぞれ接続されている
ものからなるトライステート集積回路バスドライバ。 ６、その出力が前記第１のバッファ（２０）に接続され
た第１のＡＮＤゲート（３４）及びその出力が前記第１
及び第２のＡＮＤゲート（３４、３５）の一方の入力に
それぞれ接続された第２のＡＮＤゲート（３５）と、前
記データ制御信号により前記ＡＮＤゲート（３４、３５
）を動作可能としたときのみ前記バイナリデータ信号又
はその相補信号が前記第１及び第２のバッファ（２０、
２２）に転送され、前記バスの出力がデジタルの１、デ
ジタルの０又は無信号すなわち高インピーダンス状態か
らなるトライステート信号となるように、前記両ＡＮＤ
ゲート（３４、３５）の他方の入力に接続されたデータ
制御信号を更に含んでいる特許請求の範囲第５項記載の
バスドライバ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US769520 | 1985-08-26 | ||
| US06/769,520 US4686396A (en) | 1985-08-26 | 1985-08-26 | Minimum delay high speed bus driver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6250916A true JPS6250916A (ja) | 1987-03-05 |
Family
ID=25085697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61196459A Pending JPS6250916A (ja) | 1985-08-26 | 1986-08-20 | 最小遅延高速バスドライバ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4686396A (ja) |
| EP (1) | EP0214787A3 (ja) |
| JP (1) | JPS6250916A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890003488B1 (ko) * | 1986-06-30 | 1989-09-22 | 삼성전자 주식회사 | 데이터 전송회로 |
| US4860309A (en) * | 1986-09-17 | 1989-08-22 | Costello John F | Trinary bus communication system |
| KR910007647B1 (ko) * | 1987-05-01 | 1991-09-28 | 디지탈 이큅먼트 코오포레이숀 | 백플레인 버스용 노드장치 |
| US5003467A (en) * | 1987-05-01 | 1991-03-26 | Digital Equipment Corporation | Node adapted for backplane bus with default control |
| JP2621176B2 (ja) * | 1987-05-14 | 1997-06-18 | ソニー株式会社 | ワンチツプマイクロコンピユータ |
| US4853561A (en) * | 1987-06-10 | 1989-08-01 | Regents Of The University Of Minnesota | Family of noise-immune logic gates and memory cells |
| KR900006293B1 (ko) * | 1987-06-20 | 1990-08-27 | 삼성전자 주식회사 | 씨모오스 디램의 데이터 전송회로 |
| US4795920A (en) * | 1987-08-03 | 1989-01-03 | American Telephone And Telegraph Company | Method and apparatus for sourcing and sinking current |
| US4868904A (en) * | 1987-09-18 | 1989-09-19 | Regents Of The University Of Minnesota | Complementary noise-immune logic |
| DE3739467A1 (de) * | 1987-11-21 | 1989-06-01 | Philips Nv | Schaltungsanordnung fuer eine doppel-busleitung |
| US4877980A (en) * | 1988-03-10 | 1989-10-31 | Advanced Micro Devices, Inc. | Time variant drive circuit for high speed bus driver to limit oscillations or ringing on a bus |
| JPH0289357A (ja) * | 1988-09-27 | 1990-03-29 | Nec Corp | 半導体回路 |
| US5418935A (en) * | 1990-04-30 | 1995-05-23 | Unisys Corporation | Apparatus for preventing double drive occurrences on a common bus by delaying enablement of one driver after indication of disablement to other driver is received |
| DE69015371T2 (de) * | 1990-05-17 | 1995-07-13 | Ibm | Lese-/schreibe-/wiederherstellungsschaltung für speichermatrizen. |
| US5691655A (en) * | 1995-11-27 | 1997-11-25 | Advanced Micro Devices, Inc. | Bus driver circuit configured to partially discharge a bus conductor to decrease line to line coupling capacitance |
| US6882177B1 (en) * | 1996-01-10 | 2005-04-19 | Altera Corporation | Tristate structures for programmable logic devices |
| US6256716B1 (en) * | 1998-12-10 | 2001-07-03 | Sun Microsystems, Inc. | Apparatus, system and method for reducing bus contention during consecutive read-write operations |
| CN109687857B (zh) * | 2018-12-13 | 2023-05-23 | 中科芯集成电路有限公司 | 通信驱动能力放大装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3575613A (en) * | 1969-03-07 | 1971-04-20 | North American Rockwell | Low power output buffer circuit for multiphase systems |
| JPS5032866A (ja) * | 1973-07-24 | 1975-03-29 | ||
| US4029971A (en) * | 1976-02-13 | 1977-06-14 | Rca Corporation | Tri-state logic circuit |
| JPS5490941A (en) * | 1977-12-26 | 1979-07-19 | Hitachi Ltd | Driving circuit of tristate type |
| JPS55656A (en) * | 1978-06-16 | 1980-01-07 | Mitsubishi Electric Corp | Complementary mos logic circuit |
| US4417162A (en) * | 1979-01-11 | 1983-11-22 | Bell Telephone Laboratories, Incorporated | Tri-state logic buffer circuit |
| US4504745A (en) * | 1982-06-14 | 1985-03-12 | Rockwell International Corporation | Clocked tri-state driver circuit |
| EP0102670A3 (en) * | 1982-09-03 | 1984-07-04 | Lsi Logic Corporation | Tri-state circuit element |
| JPS59117826A (ja) * | 1982-12-24 | 1984-07-07 | Hitachi Micro Comput Eng Ltd | トライステ−ト回路 |
| GB2158311B (en) * | 1984-04-26 | 1987-12-02 | Texas Instruments Ltd | Output stage for a logic circuit |
-
1985
- 1985-08-26 US US06/769,520 patent/US4686396A/en not_active Expired - Lifetime
-
1986
- 1986-08-20 EP EP86306431A patent/EP0214787A3/en not_active Withdrawn
- 1986-08-20 JP JP61196459A patent/JPS6250916A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0214787A2 (en) | 1987-03-18 |
| EP0214787A3 (en) | 1988-08-10 |
| US4686396A (en) | 1987-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845675A (en) | High-speed data latch with zero data hold time | |
| JP3590557B2 (ja) | レベルシフタを有する半導体装置のデータ出力回路及びデータ出力方法、該データ出力回路を有する半導体装置 | |
| JPS6250916A (ja) | 最小遅延高速バスドライバ | |
| US3912947A (en) | Mos data bus control circuitry | |
| US6188260B1 (en) | Master-slave flip-flop and method | |
| JP3425890B2 (ja) | バッファ回路 | |
| US5089723A (en) | CMOS-based pseudo ECL output buffer | |
| EP0174266B1 (en) | Cmos output buffer | |
| JPH03192915A (ja) | フリップフロップ | |
| JP3928938B2 (ja) | 電圧変換回路および半導体装置 | |
| JPS58191521A (ja) | ラツチ回路 | |
| US6307414B1 (en) | Slew rate/propagation delay selection circuit | |
| JPH09232919A (ja) | ラッチ回路およびフリップフロップ回路 | |
| US5689198A (en) | Circuitry and method for gating information | |
| JP2518642B2 (ja) | レジスタ回路 | |
| JP2538628B2 (ja) | 半導体集積回路 | |
| JPH07131302A (ja) | レジスタ回路 | |
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPH0254690B2 (ja) | ||
| JP3470785B2 (ja) | データ入出力回路 | |
| JP2569750B2 (ja) | 同期型ドライバ回路 | |
| JPH0710044B2 (ja) | 論理回路 | |
| JPH0431630Y2 (ja) | ||
| JPS63259592A (ja) | ドライバ回路及びその駆動方法 | |
| JPH03179914A (ja) | バスドライバ回路 |