JPH03159253A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH03159253A JPH03159253A JP1299202A JP29920289A JPH03159253A JP H03159253 A JPH03159253 A JP H03159253A JP 1299202 A JP1299202 A JP 1299202A JP 29920289 A JP29920289 A JP 29920289A JP H03159253 A JPH03159253 A JP H03159253A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- semiconductor chip
- process monitors
- monitors
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 72
- 238000005259 measurement Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 12
- 239000011295 pitch Substances 0.000 description 10
- 239000000523 sample Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置に係り、特に半導体チップ上の部品
等の特性を測定するためのプロセスモニタを有する半導
体装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a process monitor for measuring characteristics of components, etc. on a semiconductor chip.
近年、ＬＳＩのプロセスの多様化に伴い、半導体チップ
上に複数のプロセスモニタを配置してトランジスタの特
性やその他の電気的特性を測定している。そして、モニ
タ数の増加に伴いウェハ上における全チップのモニタを
測定するには自動測定の合理化が要求されている。その
ため、自動測定の指定を単一にして容易化を図る必要が
ある。In recent years, with the diversification of LSI processes, a plurality of process monitors are placed on a semiconductor chip to measure transistor characteristics and other electrical characteristics. As the number of monitors increases, rationalization of automatic measurement is required to measure the monitors of all chips on a wafer. Therefore, it is necessary to simplify the designation of automatic measurement by making it simple.
従来、ＬＳＩ等の半導体チップ上には、形成させた部品
や回路等の特性を測定するために、同じ部品や回路等の
プロセスモニタを設け、測定端子としてモニタパッドを
配設している。BACKGROUND ART Conventionally, in order to measure the characteristics of formed parts, circuits, etc., a process monitor is provided on a semiconductor chip such as an LSI, and a monitor pad is provided as a measurement terminal.
第７図に従来のプロセスモニタの配置における構成図を
示す。第７図において、ウェハ５０上に複数の半導体チ
ップ５１ａ、５１ｂ・・・が設けられている。半導体チ
ップ５１８．５１ｂ・・・内には所定の部品や回路（図
示せず）が形成され、半導体チップ５１ａの空き領域に
上記部品、回路と同等のプロセスモニタ５２８〜５２ｃ
等及び半導体チップ５１ｂの空き領域にプロセスモニタ
５２６等が形成されている。そして、プロセスモニタ５
２ａには該部品等の特性を測定するためのモニタパッド
５２８１〜５２，４が形成され、同様に、プロセスモニ
タ５２ｂにはモニタパッド５２ｂ１〜５２ｂ４．プロセ
スモニタ５２ｃにはモニタパッド５２Ｃ１〜５２Ｃ４，
プロセスモニタ５２ｄにはモニタパッド５２ｄ１〜５２
ｄ４がそれぞれ形成される。FIG. 7 shows a configuration diagram of a conventional process monitor arrangement. In FIG. 7, a plurality of semiconductor chips 51a, 51b, . . . are provided on a wafer 50. As shown in FIG. Predetermined components and circuits (not shown) are formed in the semiconductor chips 518, 51b, and process monitors 528 to 52c equivalent to the components and circuits described above are formed in the free space of the semiconductor chip 51a.
A process monitor 526 and the like are formed in the empty area of the semiconductor chip 51b. And process monitor 5
2a is formed with monitor pads 5281-52, 4 for measuring the characteristics of the components, etc. Similarly, the process monitor 52b is formed with monitor pads 52b1-52b4. The process monitor 52c includes monitor pads 52C1 to 52C4,
The process monitor 52d has monitor pads 52d1 to 52.
d4 are formed respectively.
ここで、各プロセスモニタは、モニタパッド間（５２，
１，５２ｂ１．５２，１，５２ｄ１）でそれぞａ。Here, each process monitor is connected between monitor pads (52,
1,52b1.52,1,52d1) respectively a.
ｂ、ｃのように不定の間隔で配設されている。They are arranged at irregular intervals like b and c.
半導体チップ上のプロセスモニタはプロセスの多様化に
伴い数が増加の傾向にあり、自動測定化が進められてき
ている。従来よりプロセスモニタの測定はＬＳＩテスタ
等の測定器で行われており、自動的に測定させるために
、予め顕微鏡で確認しながら、例えば数十μ−のモニタ
パッド５２，１〜５２．４に手動でプローブ（電極の針
）を当て、測定されるプロセスモニタの座標を指定して
いた。The number of process monitors on semiconductor chips is increasing with the diversification of processes, and automatic measurement is progressing. Traditionally, process monitor measurements have been carried out using a measuring instrument such as an LSI tester, and in order to perform automatic measurement, the monitor pads 52, 1 to 52. The probe (electrode needle) was manually applied and the coordinates of the process monitor to be measured were specified.
すなわち、モニタパッドのＸ軸及びＹ軸の座標、ピッチ
を指定し、この指定に従ってウェハを移動して該当プロ
セスモニタ上で当該モニタパッドにプローブを当接させ
て、特性の自動測定を行っている。そして、同一の半導
体チップ５１ａ内でプロセスモニタ５２ａ〜５２ｃの位
置（間隔）が異ったり、半導体チップ５１ａ、５１ｂ内
で連続的に配設されたサンプルモニタ５２Ｃ，５２ｄの
ピッチが異なる場合には、その都度指定をやり直してい
た。In other words, the X-axis and Y-axis coordinates and pitch of the monitor pad are specified, the wafer is moved according to these specifications, the probe is brought into contact with the monitor pad on the corresponding process monitor, and the characteristics are automatically measured. . If the positions (intervals) of process monitors 52a to 52c differ within the same semiconductor chip 51a, or the pitches of sample monitors 52C and 52d consecutively arranged within semiconductor chips 51a and 51b differ, , I had to re-specify each time.
しかし、プロセスモニタの数と種類が増加し、また配設
される位Ｉｌ＋間隔が一定でないことから、同一半導体
チップ内であっても、別種類、別位置のプロセスモニタ
を測定する際に、各プロセスモニタ毎に自動測定の座標
の指定をやり直すことば回能であり、測定全体の時間を
要するという問題がある。However, as the number and types of process monitors increase and the distance between them is not constant, even within the same semiconductor chip, when measuring process monitors of different types and positions, each There is a problem in that the coordinates for automatic measurement must be respecified for each process monitor, and the entire measurement takes time.
そこで、本発明は上記課題に鑑みなされたもので、申−
の座標指定で自動測定の可能な半導体装置を提供するこ
とを目的とする。Therefore, the present invention has been made in view of the above problems.
The purpose of the present invention is to provide a semiconductor device that can perform automatic measurements by specifying coordinates.
第１図に本発明の原理構成図を示す。第１図において、
ウェハ１に搭載される半導体チップ２の空き領域にプロ
セスモニタ３ａ、３ｂ、３ｃ・・・が形成される。この
プロセスモニタ３８〜３ｃは該半導体チップ２に形成さ
れる部品、回路等と同等のもので、該部品、回路等の特
性を測定するためのものである。また、プロセスモニタ
３ａには測定のための端子であるモニタパッド３ａ１〜
３ａ４が形成され、同様にプロセスモニタ３ｂにはモニ
タパッド３ｂ１〜３ｂ４が、プロセスモニタ３ｃにはモ
ニタパッド３ａ１〜３ａ４が配置される。すなわち、プ
ロセスモニタ３８〜３Ｃはモニタパッドの数が等しく、
かつ配置が略等しい。そして、このようなプロセスモニ
タ３ａ〜３Ｃは半導体チップ２内で所定方向（横方向）
に等間隔Ｘで配置される。FIG. 1 shows a basic configuration diagram of the present invention. In Figure 1,
Process monitors 3a, 3b, 3c, . . . are formed in empty areas of semiconductor chips 2 mounted on a wafer 1. The process monitors 38 to 3c are equivalent to components, circuits, etc. formed on the semiconductor chip 2, and are for measuring the characteristics of the components, circuits, etc. The process monitor 3a also has monitor pads 3a1 to 3a1, which are terminals for measurement.
Similarly, monitor pads 3b1 to 3b4 are arranged on the process monitor 3b, and monitor pads 3a1 to 3a4 are arranged on the process monitor 3c. That is, the process monitors 38 to 3C have the same number of monitor pads,
And the arrangement is almost the same. Such process monitors 3a to 3C are arranged in a predetermined direction (lateral direction) within the semiconductor chip 2.
are arranged at equal intervals X.
第１図に示すように、ウェハ１に搭載される半導体チッ
プ２に、モニタパッド３ａ１〜３ａ４’ ３ｂ１〜３ｂ
４．３ｃ１〜３Ｃ４を数（例えば４個）が等しく、かつ
、配置を略等しく配置させたプロセスモニタ３８〜３Ｃ
が横方向に等間隔Ｘで配置されている。As shown in FIG. 1, monitor pads 3a1 to 3a4' 3b1 to 3b are mounted on a semiconductor chip 2 mounted on a wafer 1.
4. Process monitors 38 to 3C in which 3c1 to 3C4 are equal in number (for example, 4) and arranged approximately equally
are arranged at equal intervals X in the horizontal direction.
従って、測定器で該プロセスモニタ３ａ〜３Ｃの特性を
自動測定する場合、プロセスモニタ３ａにおけるモニタ
パッド３ａ１〜３ａ４の配置座標と、プロセスモニタ３
ａ、３ｂ間の間隔Ｘを指定する。Therefore, when automatically measuring the characteristics of the process monitors 3a to 3C with a measuring instrument, the arrangement coordinates of the monitor pads 3a1 to 3a4 in the process monitor 3a and the process monitor 3
Specify the distance X between a and 3b.
これにより、半導体チップ２（同一の半導体チップが存
在すれば他の半導体チップ）上でのプロセスモニタ３ａ
、３ｂ、３ｃ・・・の移動等を一度（単一）の指定を行
うことで自動測定が可能となる。As a result, the process monitor 3a on the semiconductor chip 2 (or other semiconductor chip if the same semiconductor chip exists)
, 3b, 3c, etc., can be automatically measured by specifying once (single) movement, etc.
〔実施例）
第２図に本発明の一実施例の構成図を示す。第２図にお
いて、ウェハ１上全面に微細な半導体チップ２が所定数
搭載されており、そのうち６個の半導体チップ２ａ〜２
ｆが示されている。この半導体チップ２８〜２ｆには所
定の部品、回路等（図示せず）が形成されており、該部
品等の特性を測定するためのプロセスモニタ３ａ、３ｂ
。[Embodiment] FIG. 2 shows a configuration diagram of an embodiment of the present invention. In FIG. 2, a predetermined number of fine semiconductor chips 2 are mounted on the entire surface of a wafer 1, six of which are semiconductor chips 2a to 2.
f is shown. Predetermined parts, circuits, etc. (not shown) are formed on the semiconductor chips 28 to 2f, and process monitors 3a and 3b are used to measure the characteristics of the parts, etc.
.
３Ｃがそれぞれの半導体チップ２ａ〜２ｆの空き領域に
形成される。そして、プロセスモニタ３ａ〜３Ｃのそれ
ぞれに測定のための端子であるモニタパッド（第２図に
おいて番号付せず、第１図参照）が４個ずつ配置されて
いる。ここで、プロセスモニタ３８〜３Ｃは等間隔×（
一定モニタパッド間隔Ｘ）で、それぞれ横方向に配設さ
れる。また、半導体チップ２８〜２ずは分割溝であるス
クライブライン（破線）４により仕切られており、横軸
方向にＸ、縦軸方向にｙの間隔で位置している。3C is formed in the empty area of each of the semiconductor chips 2a to 2f. Four monitor pads (not numbered in FIG. 2, see FIG. 1), which are terminals for measurement, are arranged in each of the process monitors 3a to 3C. Here, the process monitors 38 to 3C are arranged at equal intervals x (
The monitor pads are arranged in the horizontal direction at a constant interval X). Further, the semiconductor chips 28 to 2 are partitioned by scribe lines (broken lines) 4, which are dividing grooves, and are positioned at intervals of X in the horizontal axis direction and y in the vertical axis direction.
そこで、これらのプロセスモニタ３ａ−３ｃの・特性を
ＬＳＩテスタ等の測定器で自動測定する場合、半導体チ
ップ２ａ〜２ｆの横ピッチＸ、縦ピッチｙ及びプロセス
モニタのピッチＸ等を指定する。これにより、測定器の
測定子であるプローブ（モニタパッドの数に対応して４
個に設定）が、まず半導体チップ２ａのプロセスモニタ
３ａ上に移動してモニタパッドと当接して測定を行う。Therefore, when the characteristics of these process monitors 3a to 3c are automatically measured using a measuring device such as an LSI tester, the horizontal pitch X and vertical pitch y of the semiconductor chips 2a to 2f, the pitch X of the process monitors, etc. are specified. As a result, the probe (corresponding to the number of monitor pads), which is the measuring point of the measuring instrument,
first moves onto the process monitor 3a of the semiconductor chip 2a, comes into contact with the monitor pad, and performs measurement.
次に、ＸＩＩ移動してプロセスモニタ３ｂ上に移動して
同様に測定を行う。このようにして、半導体チップ２ａ
のプロセスモニタ３ａ〜３Ｃの測定が終了すると、半導
体チップ２ｂに移動して同様の測定を行う。この場合の
移動は、半導体チップ２ａの横軸先頭エツジ２，１から
半導体デツプ２ｂの横軸先頭エツジ２ｂ１までの距離Ｘ
であり、測定器における演粋により行う。半導体チップ
２ａ〜２Ｃより上段の半導体チップ２ｄ〜２ｆへの移動
においてもｙｌを測定器における演粋により行われる。Next, move XII to move onto the process monitor 3b and perform measurement in the same manner. In this way, the semiconductor chip 2a
When the measurements on the process monitors 3a to 3C are completed, the process moves to the semiconductor chip 2b and performs similar measurements. In this case, the movement is a distance
This is done by calculation using a measuring instrument. The movement from the semiconductor chips 2a to 2C to the upper semiconductor chips 2d to 2f is also performed by measuring yl with a measuring device.
なお、第２図におけるプロセスモニタ３ａ〜３Ｃを横軸
方向に配設した場合を示したが、第３図（Ａ）に示すよ
うに縦方向に配設してもよく、また、第３図（Ｂ）に示
すように斜方向に配設してもよい。この場合においても
該プロセスモニタ間の間隔Ｘを指定する。Although the process monitors 3a to 3C in FIG. 2 are shown arranged in the horizontal axis direction, they may be arranged in the vertical direction as shown in FIG. They may be arranged obliquely as shown in (B). In this case as well, the interval X between the process monitors is specified.
ここで、第４図にプロセスモニタの適用例の構成図を示
す。第４図（Ａ）におけるプロセスモニタ５は、３種の
トランジスタ５ａのゲート幅におけるオン抵抗を測定す
るもので、モニタパッド６ａは共通のバックゲート、６
ｂはソース、６ｃはゲート、６ｄ〜６ｆはそれぞれのド
レインである。第４図（Ｂ）におけるプロセスモニタ７
は、抵抗７ａ〜７ｄのポリシリコン抵抗及び拡散抵抗を
測定するもので、抵抗７ａはポリシリコン抵抗７ｂＬｔ
Ｎチヤンネル拡散抵抗、抵抗７ＣはＰチャンネル拡散抵
抗、抵抗７ｄはウェル抵抗である。Here, FIG. 4 shows a configuration diagram of an application example of the process monitor. The process monitor 5 in FIG. 4(A) measures the on-resistance at the gate width of three types of transistors 5a, and the monitor pad 6a is a common back gate;
b is a source, 6c is a gate, and 6d to 6f are respective drains. Process monitor 7 in FIG. 4(B)
is for measuring the polysilicon resistance and diffusion resistance of resistors 7a to 7d, where resistor 7a is polysilicon resistor 7bLt.
The N-channel diffused resistor 7C is a P-channel diffused resistor, and the resistor 7d is a well resistor.
このとき、モニタパッド８ａは抵抗７ａ、８ｂはソース
、８ｃは抵抗７ｃ、８ｄは抵抗７ｂ、８ｅは空き端子、
８ｆは抵抗７ｄのそれぞれの端子である。また、第４図
（Ｃ）におけるプロセスモニタ９は半導体装置における
基板上のコンタクト窓間の抵抗を測定するもので、抵抗
９ａはＮチャンネル拡散とアルミニウム（ＡＩｌ）コン
タクト間の抵抗、抵抗９ｂはＰチャンネル拡散とＡｌｌ
コンタクト間の抵抗、抵抗９ＧはポリシリコンとＡ２コ
ンタクト間の抵抗、抵抗９ｄは１１１目Ａ之と２Ｉｌ目
Ａ２間の抵抗、抵抗９ｅは２１１目ＡＩｌと３層目Ａ２
間の抵抗である。このとき、モニタパッド１０ａは抵抗
９ａ、１０ｂはソース、１０ｃは抵抗９ｅ、１０ｄは抵
抗９ｂ、１０ｅは抵抗９ｃ。At this time, the monitor pad 8a is the resistor 7a, 8b is the source, 8c is the resistor 7c, 8d is the resistor 7b, 8e is an empty terminal,
8f is each terminal of the resistor 7d. Further, the process monitor 9 in FIG. 4(C) is used to measure the resistance between contact windows on the substrate in a semiconductor device, and the resistance 9a is the resistance between the N-channel diffusion and the aluminum (AIl) contact, and the resistance 9b is the resistance between the contact windows on the substrate of the semiconductor device. Channel spread and All
Resistance between contacts, resistance 9G is resistance between polysilicon and A2 contact, resistance 9d is resistance between 111th A and 2Il, A2, resistance 9e is between 211th A and 3rd layer A2.
This is the resistance between At this time, the monitor pad 10a is a resistor 9a, 10b is a source, 10c is a resistor 9e, 10d is a resistor 9b, and 10e is a resistor 9c.
１０ｆは抵抗９ｄのそれぞれの端子である。10f is each terminal of the resistor 9d.
以上のように、半導体チップ間のピッチとプロセスモニ
タのピッチ（間隔）を指定することで、自動測定が容易
となり、省力化を図ることができ、プロセスモニタ数の
増減にも対応が容易となる。As described above, by specifying the pitch between semiconductor chips and the pitch (interval) of process monitors, automatic measurement becomes easy, labor-saving can be achieved, and it is easy to cope with increases and decreases in the number of process monitors. .
また、自動測定はウェハ上に限らず、パッケージに組立
てた後も測定が可能であり、この場合、プローブ数と位
置を一度設定すると、該プロセスモニタの移動ピッチを
変化させるだけで測定することができる。さらに、最小
単位のモニタパッドの組合せを一つに固定しておけば、
異なるプロセスモニタ数の半導体チップにおいても、半
導体チップのピッチとプロセスモニタの移動ピッチを指
定するだけで容易に自動測定をすることができる。In addition, automatic measurement is possible not only on the wafer but also after it is assembled into a package. In this case, once the number and position of probes are set, measurement can be performed simply by changing the moving pitch of the process monitor. can. Furthermore, if you fix the minimum unit monitor pad combination to one,
Even for semiconductor chips with different numbers of process monitors, automatic measurement can be easily performed by simply specifying the pitch of the semiconductor chips and the movement pitch of the process monitors.
次に、第５図に本発明の他の実施例の構成図を示す。第
５図は、第２図におけるウェハ１上の一つの半導体チッ
プ２ａ・・・内におけるプロセスモニタ３ａ〜３Ｃを等
間隔Ｘで配設するのみならず、瞬接する半導体チップ２
ｂのプロセスモニタ３８間においても等間隔Ｘで配設し
てつＩハ１上からみて全てのプロセスモニタが等間隔Ｘ
に配設するようにしたものである。そして、第６図にウ
ェハ１に並んだ半導体チップ２ａ〜２ｆの構成図が示さ
れる。従って、プロセスモニタ３８〜３Ｃの間隔は横軸
方向でＸ、縦軸方向でＹを指定することによりウェハ１
上で総ての半導体チップの測定が一度の指定で自動的に
行うことができる。この場合においても、第２図と同様
に、各プロセスモニタのモニタパッドは、数が等しく、
配置が略等しく形成されるものである。Next, FIG. 5 shows a configuration diagram of another embodiment of the present invention. FIG. 5 shows that the process monitors 3a to 3C within one semiconductor chip 2a on the wafer 1 in FIG.
The process monitors 38 in b are also arranged at equal intervals
It was designed to be placed in FIG. 6 shows a configuration diagram of the semiconductor chips 2a to 2f arranged on the wafer 1. Therefore, the intervals between the process monitors 38 to 3C can be determined by specifying X in the horizontal axis direction and Y in the vertical axis direction.
All semiconductor chip measurements above can be automatically performed with a single specification. In this case as well, the monitor pads of each process monitor are equal in number, as in FIG.
The arrangement is approximately equal.
以上のように本発明によれば、プロセスモニタをモニタ
パッドが等しく、かつ配置が略等しく、半導体チップ内
で所定方向に等間隔で配設することにより、単一の座標
指定、移動量の指定で容易に自動測定を行うことができ
、ＬＳＩ等の半導体装置の信頼性の向上を図ることがで
きる。As described above, according to the present invention, the process monitors have the same monitor pads, are arranged substantially equally, and are arranged at equal intervals in a predetermined direction within the semiconductor chip, thereby allowing single coordinate specification and movement amount specification. Automatic measurements can be easily carried out, and the reliability of semiconductor devices such as LSIs can be improved.
第１図は本発明の原理構成図、
第２図は本発明の一実施例の構成図、
第３図はプロセスモニタの配設方向を変化させた場合の
構成図、
第４図はプロセスモニタの適用例の構成図、第５図は本
発明の他の実施例の構成図、第６図は第５図におけるつ
Ｉハ上の全体構成図、第７図は従来のプロセスモニタを
示した構成図である。
を示す。Figure 1 is a diagram of the principle of the present invention; Figure 2 is a diagram of an embodiment of the present invention; Figure 3 is a diagram of the arrangement of the process monitor when the orientation of the process monitor is changed; Figure 4 is the diagram of the process monitor. Fig. 5 is a block diagram of another embodiment of the present invention, Fig. 6 is an overall block diagram of the top of Fig. 5, and Fig. 7 shows a conventional process monitor. FIG. shows.
Claims (1)
成される部品、回路等と同等で、特性を測定するための
プロセスモニタ（３ａ、３ｂ、３ｃ・・・）が、該半導
体チップ（２）の空き領域に所定数配設され、該プロセ
スモニタの測定のための端子であるモニタパッド（３＿
ａ＿１〜３＿ａ＿４等）が該プロセスモニタ（３ａ〜３
ｃ等）に所定数配置された半導体装置において、 前記各プロセスモニタ（３ａ〜３ｃ等）は、前記モニタ
パッド（３＿ａ＿１〜３＿ａ＿４等）の数が等しく、か
つ配置が略等しく、前記半導体チップ（２）内で所定方
向に等間隔（Ｘ）で配設されることを特徴とする半導体
装置。[Claims] Process monitors (3a, 3b, 3c, . . .) for measuring characteristics, which are equivalent to components, circuits, etc. formed on a semiconductor chip (2) mounted on a wafer (1). A predetermined number of monitor pads (3_) are arranged in the vacant area of the semiconductor chip (2), and are terminals for measurement of the process monitor.
a_1 to 3_a_4, etc.) is the process monitor (3a to 3
In a semiconductor device in which a predetermined number of process monitors (3a to 3c, etc.) are arranged on the semiconductor chip (2a to 3c, etc.), the number of monitor pads (3_a_1 to 3_a_4, etc.) are equal and the arrangement is substantially equal, and ) at equal intervals (X) in a predetermined direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1299202A JPH03159253A (en) | 1989-11-17 | 1989-11-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1299202A JPH03159253A (en) | 1989-11-17 | 1989-11-17 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03159253A true JPH03159253A (en) | 1991-07-09 |
Family
ID=17869468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1299202A Pending JPH03159253A (en) | 1989-11-17 | 1989-11-17 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03159253A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116197A (en) * | 2007-01-22 | 2007-05-10 | Matsushita Electric Ind Co Ltd | Method of evaluating characteristics of semiconductor device |
-
1989
- 1989-11-17 JP JP1299202A patent/JPH03159253A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116197A (en) * | 2007-01-22 | 2007-05-10 | Matsushita Electric Ind Co Ltd | Method of evaluating characteristics of semiconductor device |
| JP4510034B2 (en) * | 2007-01-22 | 2010-07-21 | パナソニック株式会社 | Method for evaluating characteristics of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6902941B2 (en) | Probing of device elements | |
| US6298312B1 (en) | Method of determining the tip angle of a probe card needle | |
| JPH0417347A (en) | Probe device | |
| JPH03159253A (en) | Semiconductor device | |
| JP2007512544A (en) | Ground-Signal-Ground (GSG) Test Structure | |
| JPS6379337A (en) | Semicounductor substrate | |
| JPS62145764A (en) | Semiconductor integrated circuit | |
| JPS6247142A (en) | Marking method for semiconductor device | |
| JPS6047433A (en) | Test equipment for multikind loading wafer | |
| KR0127639B1 (en) | Probing test method and apparatus | |
| JPS60136326A (en) | Semiconductor device | |
| JPS6124822B2 (en) | ||
| JPS63257241A (en) | Monitoring element of semiconductor device | |
| JP2000114324A (en) | Probe card and device and method for inspecting semiconductor device | |
| JPH0399450A (en) | Semiconductor test device | |
| JPS62163336A (en) | Semiconductor device | |
| JPH0513520A (en) | Probe device | |
| JPH01265533A (en) | Manufacture of semiconductor device | |
| JPS61202447A (en) | Automatic semiconductor probe inspecting device | |
| JP2007157955A (en) | Probe card, and measuring method and inspection apparatus using same | |
| JPH05307069A (en) | Circuitboard evaluating/testing method and fixture used in it | |
| JPH04180642A (en) | Probing device | |
| JPH0463453A (en) | Testing device for semiconductor | |
| JPH04288847A (en) | Semiconductor test device | |
| JPH02251162A (en) | Semiconductor integrated circuit |