JPS60136326A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS60136326A JPS60136326A JP24381683A JP24381683A JPS60136326A JP S60136326 A JPS60136326 A JP S60136326A JP 24381683 A JP24381683 A JP 24381683A JP 24381683 A JP24381683 A JP 24381683A JP S60136326 A JPS60136326 A JP S60136326A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- measured
- reference pattern
- row
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
［技術分野］
この発明は半導体技術さらには半導体チップ上の寸法測
定に適用して有効な技術に関し、例えば半導体集積回路
装置における微細パターンの寸法測定に利用して有効な
技術に関する。[Detailed Description of the Invention] [Technical Field] The present invention relates to semiconductor technology and also to technology that is effective when applied to dimension measurement on semiconductor chips, for example, technology that is effective when applied to dimension measurement of fine patterns in semiconductor integrated circuit devices. Regarding technology.
［背景技術］
従来、半導体集積回路が形成された半導体チップ上の例
えばＭＯＳＦＥＴのゲート幅等の微細パターンの寸法測
定は、金属顕微鏡と工業用ＴＶ左カメラよびモニタ装置
等を組み合せて構成された専用の測定装置を使用して行
なっていた。このような測定装置としては、例えば日立
電子部「テレコン」 （登録商標）がある。[Background Art] Conventionally, the dimensions of fine patterns such as the gate width of MOSFET on a semiconductor chip on which a semiconductor integrated circuit is formed have been measured using a special-purpose microscope constructed by combining a metallurgical microscope, an industrial TV left camera, a monitor device, etc. This was done using a measuring device. As such a measuring device, there is, for example, Hitachi Electronics Department's "Telecon" (registered trademark).
この測定装置においては、先ず適当な低倍率でウェハ上
の被測定箇所となる微細パターンを見つけてから、対物
レンズを変えて高倍率にしてモニタ装置に表示させる。In this measuring device, a fine pattern to be measured on a wafer is first found at an appropriate low magnification, and then the objective lens is changed to a high magnification and displayed on a monitor device.
しかる後、第１図に示すように、モニタ画面Ａ上に表示
されているカーソルＢｌ、Ｂ２を移動させて被測定パタ
ーンＰのエツジｅＩ、ｅ２に一致させる。すると、カー
ソルＢ１、Ｂ２の間隔が測定寸法として、自動的に装置
に設けられた表示窓部に表示されるようになっている。Thereafter, as shown in FIG. 1, the cursors B1 and B2 displayed on the monitor screen A are moved to match the edges eI and e2 of the pattern P to be measured. Then, the distance between the cursors B1 and B2 is automatically displayed as a measurement dimension on a display window provided in the device.
ところが、上記のような測定装置にあっては、金属顕微
鏡による光学的な拡大と、ＴＶカメラおよびモニタ装置
による電気的な拡大とを同時に行なっている。そのため
、電気系の変動により倍率が変動してしまうことがある
ので、定期的に電気系の倍率を修正してやらなければな
らない。また、顕微鏡はレンズごとに特性が異なってい
るので、対物レンズを変えて倍率を変えたときには対物
レンズごとに予め用意された校正衣を使って測定値を校
正する必要があるという不都合がある。However, in the above measuring device, optical magnification using a metallurgical microscope and electrical magnification using a TV camera and monitor device are performed simultaneously. Therefore, since the magnification may fluctuate due to fluctuations in the electrical system, it is necessary to periodically correct the magnification of the electrical system. Furthermore, since each lens of a microscope has different characteristics, when changing the magnification by changing the objective lens, there is an inconvenience that it is necessary to calibrate the measured value using a calibration cloth prepared in advance for each objective lens.
［発明の目的コ
この発明の目的は、半導体集積回路が形成されたウェハ
上における微細パターンの寸法測定を、精度の高い高価
な測定装置を使用することなく顕微鏡だけでも簡単に行
なえ、かつ面倒な倍率の修正やｉｌｌ’ｌ定値の校正等
の作業を必要とせずに精度の高い測定を行なえるように
した半導体装置における寸法測定技術を提供することに
ある。[Objective of the Invention] The object of the invention is to easily measure the dimensions of fine patterns on wafers on which semiconductor integrated circuits are formed using only a microscope without using highly accurate and expensive measuring equipment. It is an object of the present invention to provide a dimension measurement technique for a semiconductor device that enables highly accurate measurement without requiring work such as correction of magnification or calibration of ill'l constant values.
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
［発明の概要コ
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。[Summary of the Invention] Representative inventions disclosed in this application will be summarized as follows.
すなわちこの発明は、測定しようとするパターンとは異
なる工程で、マスクの作成精度によって決まる最小寸法
ずつずらしてブロック状の微小基準パターンを一列に形
成し、かつこの基準パターン列とは被測定パターンの所
望寸法分だけずらして同様の基準パターンからなる第２
の基準パターン列を形成することにより構成されたスケ
ールパターンを設け、これと重なるように被測定パター
ンを形成させることによって、被測定パターンの一方の
エツジが一致した第１の基準パターン列に属する基準パ
ターンと、被測定パターンの他方のエツジが一致した第
２の基準パターン列に属する基準パターンとの間のブロ
ック数を数えるだけで簡単に被測定パターンの寸法を知
ることができるようにして、顕微鏡だけで精度の高い寸
法測定を簡単に行なえるようにするという上記目的を達
成するものである。In other words, this invention forms a block-shaped minute reference pattern in a row by shifting the minimum dimension determined by the mask creation accuracy in a process different from that of the pattern to be measured, and this reference pattern row is different from the pattern to be measured. A second pattern made of the same reference pattern shifted by the desired dimension.
By providing a scale pattern configured by forming a reference pattern row, and forming a pattern to be measured so as to overlap with the scale pattern, one edge of the pattern to be measured matches the standard belonging to the first reference pattern row. The dimensions of the pattern to be measured can be easily determined by simply counting the number of blocks between the pattern and the reference pattern belonging to the second reference pattern row with which the other edge of the pattern to be measured coincides with the other edge of the pattern to be measured. This achieves the above-mentioned object of making it possible to easily perform highly accurate dimensional measurements with just one tool.
以下この発明を実施、例とともに詳細に説明する。The present invention will be described in detail below along with implementation and examples.
［実施例］
第２図は、本発明を半導体集積回路装置に適用した場合
の一実施例を示すものである。[Embodiment] FIG. 2 shows an embodiment in which the present invention is applied to a semiconductor integrated circuit device.
図において、ｌおよび２は、測定したい微細パターンと
は別の工程で、各々微小なブロック状に形成された基準
パターン１ａ−１ｕおよび２ａ〜２ｕからなる基準パタ
ーン列で、各基準パターン１ａ＝１ｕは、この基準パタ
ーンを形成するためのマスクの作成精度によって決まる
最小寸法δずつずらして一列に形成されている。つまり
、マスクの作成精度が１μｒｎであって、このマスクを
用いて１０分の１の縮小投影を行なって上記基準パター
ンの形成を行なう場合には、０．１μｍずつ一方向にず
らして基準パターン１ａ〜１ｕが形成される。基準パタ
ーン列２についても同様に、各基準パターン２８〜２ｕ
が基準パターン１ａ〜１Ｕと同じ方向に０．１μｒｎず
つずらして形成される。In the figure, l and 2 are reference pattern rows consisting of reference patterns 1a-1u and 2a-2u, each formed in a microblock shape in a process different from that of the micropattern to be measured, and each reference pattern 1a=1u. are formed in a row, shifted by a minimum dimension δ determined by the precision of creating a mask for forming this reference pattern. In other words, when the mask creation accuracy is 1 μrn and the reference pattern is formed by performing 1/10 reduction projection using this mask, the reference pattern 1a is shifted by 0.1 μm in one direction. ~1u is formed. Similarly for the reference pattern row 2, each of the reference patterns 28 to 2u
are formed shifted by 0.1 μrn in the same direction as the reference patterns 1a to 1U.
また、上記基準パターン列ｌと２とは、互いに測定した
い微細パターンの所定寸法１だけずれるように形成され
る。例えば、３μｍ幅に加工される微細パターンの測定
をしたい場合には、基準パターン列ｌと基準パターン列
２とは、３μｒｎだけずらして形成される。Further, the reference pattern rows 1 and 2 are formed so as to be shifted from each other by a predetermined dimension 1 of the fine pattern to be measured. For example, when it is desired to measure a fine pattern processed to a width of 3 μm, the reference pattern row 1 and the reference pattern row 2 are formed with a difference of 3 μrn.
なお、特に制限されないが、上記基準パターン列１と２
とからなるスケールパターンの占有面積をできるだけ小
さくするため、各基準パターン１ａ〜１ｕおよび２ａ〜
２ｕのピッチ方向（図面では上下方向）の幅およびピッ
チは例えばプロセスの最小加工寸法（１，５〜２μ■ｒ
ｉ ）に形成されている。また、各基準パターン１ａ〜
１ｕおよび２ａ〜２ｕの横幅は、特に制限さオしないが
、基準パターン列Ｉと２とのピッチよりも小さく、かつ
上記縦幅よりも少し大きくなるように形成されている。Note that, although not particularly limited, the above reference pattern rows 1 and 2
In order to minimize the area occupied by the scale pattern consisting of the reference patterns 1a to 1u and 2a to
The width and pitch in the pitch direction (vertical direction in the drawing) of 2u are, for example, the minimum processing dimension of the process (1.5 to 2 μ■ r
i) is formed. In addition, each reference pattern 1a~
Although the horizontal widths of 1u and 2a to 2u are not particularly limited, they are formed to be smaller than the pitch between the reference pattern rows I and 2, and slightly larger than the above-mentioned vertical width.
そして、上記基準パターン列ｌと２とからなるスケール
パターンの上に測定したい微細パターン３のエツジが、
一応スケールパターン中央の基準パターン１にの一側に
一致するように位置決めがなされて形成される。Then, the edge of the fine pattern 3 to be measured is placed on the scale pattern consisting of the reference pattern rows 1 and 2.
It is formed so as to coincide with one side of the reference pattern 1 at the center of the scale pattern.
例えば、ＭＯ３集積回路おいて、ポリシリコンゲートの
幅を測定したいような場合には、第３図に示すように半
導体基板４上に形成されるＬＯＧＯ８と呼ばれる酸化膜
と同時に上記基準パターンｌａ〜１ｕおよび２ａ〜２ｕ
が形成される。そして、このＬＯＧＯ３からなる基準パ
ターンｌａ〜ｌｕ、２ａ〜２ｕ上に重ねてポリシリコン
ゲートと同じ寸法に設計されたポリシリコン層からなる
被測定パターン３が形成される。For example, when it is desired to measure the width of a polysilicon gate in an MO3 integrated circuit, as shown in FIG. and 2a-2u
is formed. Then, a pattern to be measured 3 made of a polysilicon layer designed to have the same dimensions as the polysilicon gate is formed over the reference patterns la to lu and 2a to 2u made of the LOGO3.
さらに、この実施例では、特に制限されないが、ＬＯＧ
Ｏ３からなるスケールパターンを形成するマスクと被測
定パターン３を形成するマスクとの合せずれに対し、合
せ余裕を±０．５μｍとり、かつ被測定パターン３のプ
ロセスによるバラツキに対し、±０．５μｍの範囲まで
測定できるようにするため、全体で±１．０μｍの範囲
をカバーするように基準パターンｌｋ（および２ｋ）を
中心に左右にそれぞれ１０個ずつ計２１個の基準パター
ンが各基準パターン列１および２に設けられている。Furthermore, in this embodiment, although not particularly limited, LOG
An alignment margin of ±0.5 μm is provided for the misalignment between the mask forming the scale pattern made of O3 and the mask forming the pattern to be measured 3, and ±0.5 μm is provided for the variation due to the process of the pattern to be measured 3. In order to be able to measure up to a range of ±1.0 μm, each reference pattern row has a total of 21 reference patterns, 10 on each side around reference pattern lk (and 2k), covering a total range of ±1.0 μm. 1 and 2.
次に、上記実施例における被測定パターン３の寸法の測
定方法を説明する。Next, a method for measuring the dimensions of the pattern to be measured 3 in the above embodiment will be explained.
上記のごとくスケールパターンの上に形成された被測定
パターン３に位置ずれがなく、例えば、第２図に示すよ
うに、被測定パターン３の左側のエツジと基準パターン
列ｌに属する基準パターンｌｋの左端とが一致したとき
、被測定パターン３の左側のエツジが基準パターン列２
に属する基準パターン２ｋから３コマ離れた基準パター
ン２ｎの左端に一致したとする。As described above, the pattern to be measured 3 formed on the scale pattern has no positional deviation, and for example, as shown in FIG. 2, the left edge of the pattern to be measured 3 and the reference pattern lk belonging to the reference pattern row l When the left edge matches the left edge, the left edge of the pattern to be measured 3 corresponds to the reference pattern row 2.
Assume that the left end of the reference pattern 2n, which is three frames away from the reference pattern 2k belonging to .
上記の場合、被測定パターン３の右側のエツジが基準パ
ターン２ｋに一致していれば、被測定パターン３の幅ｌ
は、予め形成された基準パターン列１と２とのピッチｄ
すなわちこの場合３μｍであることが分かる。これに対
し、上記のごとく被測定パターン３の右側のエツジが基
準パターン２１１に一致した場合には、基準パターン２
にと２０とのずれは、その間のブロック数３に１ブロツ
ク間のずれ０．１μｍを掛けた０、３μｍである。In the above case, if the right edge of the pattern to be measured 3 matches the reference pattern 2k, the width l of the pattern to be measured 3
is the pitch d between the pre-formed reference pattern rows 1 and 2.
That is, it can be seen that in this case it is 3 μm. On the other hand, when the right edge of the pattern to be measured 3 matches the reference pattern 211 as described above, the reference pattern 2
The deviation between 1 and 20 is 0.3 .mu.m, which is obtained by multiplying the number of blocks 3 between them by 0.1 .mu.m of the deviation between one block.
しかも、この場合、基準パターン２にの下方すなわち基
１１Ｉ！パターン１にの左端から遠ざかる方向の基準パ
ターン２ｎに一致しているので、被測定パターン３の寸
法誤差はプラスの方向に０．３μｍであることが分かる
。従って、被測定パターン３の幅は３．３μｍである。Moreover, in this case, the lower part of the reference pattern 2, that is, the base 11I! Since it matches the reference pattern 2n in the direction away from the left end of pattern 1, it can be seen that the dimensional error of pattern 3 to be measured is 0.3 μm in the positive direction. Therefore, the width of the pattern to be measured 3 is 3.3 μm.
一方、被測定パターン３の左側のエツジが基準パターン
１にの左端に一致したときに、被測定パターン３の右側
のエツジが、例えば基準パターン２にの上方に４ブロツ
クだけ離れた基準パターン２ｇに一致したとすれば、被
測定パターン３の幅の誤差はマイナスの方向に０．４μ
ｍ、従って被測定パターン３の幅は２．６μｍであるこ
とが直ちに分かる。On the other hand, when the left edge of the pattern to be measured 3 coincides with the left edge of the reference pattern 1, the right edge of the pattern to be measured 3 coincides with the reference pattern 2g, which is 4 blocks above the reference pattern 2, for example. If they match, the error in the width of pattern 3 to be measured is 0.4μ in the negative direction.
m, so it is immediately clear that the width of the pattern to be measured 3 is 2.6 μm.
上記の場合、被測定パターン３の左側のエツジが基準パ
ターンｌｋの左端に一致した場合について説明したが、
Ｊｌｌ、市パターン１に以外のパターンに一致して場合
にも、同様にして、被測定パターン３の左側のエツジが
一致した基準パターンとそのとき右側のエツジが一致し
ている基準パターンとの間のブロック数を数えてピッチ
倍することにより寸法の誤差を知ることができる。In the above case, the left edge of the pattern to be measured 3 coincides with the left edge of the reference pattern lk, but
Jll, even if it matches a pattern other than city pattern 1, similarly, the difference between the reference pattern with which the left edge of measured pattern 3 matches and the reference pattern with which the right edge matches at that time. The size error can be determined by counting the number of blocks and multiplying it by the pitch.
このように上記実施例によれば、被測定パターンの左側
と右側のエツジがそれぞれ一致した基準パターン間のブ
ロック数を数えるだけ、測定寸法を知ることができるの
で、顕微鏡だけで簡単に微細パターンの寸法測定が行な
える。しかも、測定は被測定パターンのエツジと基準パ
ターンの端との一致を検出できればよく倍率に関係しな
いので、顕微鏡の対物レンズの変更あるいはＴＶカメラ
およびモニタ装置における電気系の変動による倍率の変
動があっても正確な測定が行なえる。In this way, according to the above embodiment, the measurement dimensions can be determined simply by counting the number of blocks between the reference patterns in which the edges on the left and right sides of the pattern to be measured coincide with each other. Dimension measurements can be performed. Moreover, measurement is not related to magnification as long as it is possible to detect the coincidence between the edge of the pattern to be measured and the edge of the reference pattern, so there is no possibility of variation in magnification due to changes in the objective lens of the microscope or fluctuations in the electrical system of the TV camera and monitor device. Accurate measurements can be made even when
なお、半導体集積回路では、上記のような微細パターン
の寸法測定がプロセスの途中で行なおれることが多いが
、その場合、各チップごとに上記のようなスケールパタ
ーンを形成しておいて、ウェハ上の適当な５〜１０箇所
程箇所子ップについて上記スケールパターンを用いた測
定を行なうことにより、充分な品質チェックを行なうこ
とができる。これによって、ＰＱＣ（プロセス・クラオ
リティ・コントロール）が高精度化され、品質の向上が
期待できるとともに、上記のごとき測定の簡略化によっ
て製品完成までの所要時間が短縮され、コストダウンが
可能となる。In addition, in semiconductor integrated circuits, the size measurement of the fine pattern described above is often performed during the process, but in this case, the scale pattern described above is formed for each chip, and then the wafer is A sufficient quality check can be carried out by measuring the above-mentioned 5 to 10 appropriate locations using the scale pattern. As a result, PQC (Process Quality Control) can be made more precise and quality can be expected to be improved, and the time required to complete a product can be shortened by simplifying the measurement described above, making it possible to reduce costs.
さらに、上記実施例においては、基準パターンｌａ〜１
ｕの自体の寸法に誤差が生じて、例えば第２図の基準パ
ターン１ａについて破線で示すように、所定の寸法より
も大きく形成されたとしても、この場合、基準パターン
２ａ〜２ｕも１ａ〜ｌｕと同時に形成されるため、基準
パターン２８〜２ｕもすべて基準パターン１８〜１ｕと
同じ割合で大きく形成される。そのため、上記のごとく
基準パターン１８〜ｌｕ側と２ａ〜２ｕ側とで同じ側の
エツジ（実施例では左端）を使って測定を行なっている
限り、基準パターン列ｌと２との相対的な距離（ずれ）
は異ならないで、測定誤差を生じるおそれはない。Furthermore, in the above embodiment, the reference patterns la~1
Even if an error occurs in the dimensions of u and, for example, the reference pattern 1a in FIG. Since they are formed at the same time, the reference patterns 28 to 2u are also all formed in the same size as the reference patterns 18 to 1u. Therefore, as long as the edges of the reference patterns 18 to lu and 2a to 2u are measured using the same edge (the left edge in the example) as described above, the relative distance between the reference pattern rows l and 2 is (misalignment)
are the same, and there is no risk of measurement error.
しかも、上記実施例では、基準パターンｌｋ。Moreover, in the above embodiment, the reference pattern lk.
２ｋを基準に、上下にそれぞれ１０個ずつ基準パターン
を０．１μｍピッチで形成しているので、仮に被測定パ
ターン３が基準パターンｌｋ、２にの左側のエツジを基
準にして±０．５μｍの範囲内で合せずれを生じたとし
ても、±０．５の誤差範囲で０．１μｍの精度で寸法誤
差を測定することができる。2k as a reference, 10 reference patterns are formed on the top and bottom at a pitch of 0.1 μm, so if the pattern to be measured 3 is within ±0.5 μm based on the left edge of the reference patterns lk and 2, Even if misalignment occurs within the range, the dimensional error can be measured with an accuracy of 0.1 μm within an error range of ±0.5.
ただし、基準パターン列の個数は上記実施例のとと＜２
１個に限定されるものでなく、各パターンのピッチと測
定誤差範囲との間で任意の数に設定できるものである。However, the number of reference pattern rows is <2 as in the above embodiment.
The number is not limited to one, and any number can be set between the pitch of each pattern and the measurement error range.
また、基準パターンのピッチも実施例のごとく０．１μ
ｍに限定されるものでなく、マスクの作成精度等との関
係で、半導体基板上に実現な加工精度に応じたピッチに
設定することができる。Also, the pitch of the reference pattern is 0.1μ as in the example.
The pitch is not limited to m, and can be set to a pitch according to the processing accuracy that can be realized on the semiconductor substrate, depending on the mask creation accuracy and the like.
さらに、上記実施例では、ポリシリコンゲートの幅を測
定する場合について説明したが、それ以外の例えばアル
ミ配線の幅などの微細パターンの測定にも適用できる。Further, in the above embodiment, the case where the width of a polysilicon gate is measured has been described, but the present invention can also be applied to measurement of other fine patterns such as the width of an aluminum wiring.
その場合、基準パターン列■と２とのずれは上記実施例
のごとく３μではなく、アルミ配線の所望の配線幅に設
定してやればよい。In that case, the deviation between the reference pattern rows ① and 2 may be set to the desired wiring width of the aluminum wiring, instead of being 3μ as in the above embodiment.
上記の場合、測定すべき微細パターンの寸法ｌが、基準
パターンの加工精度上、基準パターン列ｌと２との間の
最小距離よりも小さいような場合には、第４図に示すよ
うに、基準パターン列ｌに属する基準パターンｌａ〜１
ｕと基準パターン列２に属する基準パターン２８〜２ｕ
とを交互に配置して、基準パターン列ｌと２とのずれが
基準パターンの横幅よりも狭くなるように形成してやれ
ばよい。In the above case, if the dimension l of the fine pattern to be measured is smaller than the minimum distance between the reference pattern rows l and 2 due to the processing accuracy of the reference pattern, as shown in FIG. Reference patterns la~1 belonging to reference pattern sequence l
u and reference patterns 28 to 2u belonging to reference pattern row 2
The reference pattern rows 1 and 2 may be arranged alternately so that the deviation between the reference pattern rows 1 and 2 is narrower than the width of the reference pattern.
また、上記実施例では、基準パターンからなるスケール
パターンをＬＯＧＯ８による酸化膜で形成しているが、
アイソプレーナ技術により形成されるフィールド酸化膜
や酸化膜以外の窒化膜等の絶縁膜や保護膜で構成しても
よい。あるいは、第５図に示すように、アルミの２層配
線技術が適用されたものにおいては、ＰＳＧ膜（リン・
ケイ酸ガラス膜）のような眉間絶縁膜６に対するスルー
ホール（ＩＷ目のアルミ配線と２層目のアルミ配線の接
触を図る開口部）を形成する際に、ＰＳＧ膜６に対して
基準パ多−ン列に対応するパターンの開口部７，７を開
け、これをマスクとしてその下のＬＯＧＯ８のような酸
化膜５をエツチングして、ブロック状の凹部８，８をそ
れぞれ１列に形成し、この凹部８を基準パターンとして
スケールパターン構成するようにしてもよい。Further, in the above embodiment, the scale pattern consisting of the reference pattern is formed of an oxide film of LOGO8.
It may be formed of a field oxide film formed by isoplanar technology or an insulating film or a protective film such as a nitride film other than an oxide film. Alternatively, as shown in Figure 5, in the case where aluminum two-layer wiring technology is applied, PSG film (phosphorus
When forming a through hole (opening for contact between the IW aluminum wiring and the second layer aluminum wiring) in the glabella insulating film 6 such as silicate glass film), a reference pattern is used for the PSG film 6. - Open openings 7, 7 in a pattern corresponding to the row of lines, and use this as a mask to etch the underlying oxide film 5 like LOGO 8, forming block-shaped recesses 8, 8 in one row, respectively. A scale pattern may be constructed using this recess 8 as a reference pattern.
なお、上記実施例では、基準パターン列ｌと２を一箇所
にまとめて直線的に配設しているが、基準パターン列を
第２図に鎖線Ｄ−Ｄで示すような位置で分割して並列に
設けたり、あるいは互いに離れた別々の箇所に形成する
ようにしてもよい。In the above embodiment, the reference pattern rows 1 and 2 are arranged linearly together in one place, but the reference pattern rows are divided at positions as shown by chain lines D-D in FIG. They may be provided in parallel or may be formed at separate locations apart from each other.
このように分離しても、同一のプロセスによって形成さ
れるスケールパターンと被測定パターンとの相対的な関
係はそれらが形成される位置に関係しないので、何ら測
定精度に影響を与えることがない。従って、上記スケー
ルパターンは、半導体基板上の任意の空白領域を利用し
て構成することができ、チップサイズを増大させるおそ
れはない。Even if they are separated in this way, the relative relationship between the scale pattern and the pattern to be measured, which are formed by the same process, is not related to the position where they are formed, and thus does not affect measurement accuracy in any way. Therefore, the scale pattern can be constructed using any blank area on the semiconductor substrate, and there is no risk of increasing the chip size.
［効果］
測定しようとするパターンとは異なる工程で、マスクの
作成精度によって決まる最小寸法ずつずらしてブロック
状の微小基準パターンを一列に形成し、かつこの基準パ
ターン列とは被測定パターンの所望寸法分だけずらして
同様の基準パターンからなる第２の基準パターン列を形
成することにより半導体基板上に予めスケールパターン
を設けるようにしたので、基準パターン自体の寸法に誤
差が生じても相互間のピッチはずれることがないという
作用により、これと重なるように被測定パターンを形成
させることによって、被測定パターンの一方のエツジが
一致した第１の基準パターン列に属する基準パターンと
、被測定パターンの他方のエツジが一致した第２の基準
パターン列に属する基準パターンとの間のブロック数を
数えるだけで、簡単に被測定パターンの寸法を知ること
ができるようになり、これによって、顕微鏡だけで精度
の高い寸法測定を簡単に行なえるようになる。[Effect] In a process different from that of the pattern to be measured, a block-shaped minute reference pattern is formed in a row by shifting the minimum dimension determined by the mask creation accuracy, and this reference pattern row is the same as the desired dimension of the pattern to be measured. Since the scale pattern is previously provided on the semiconductor substrate by forming a second reference pattern row consisting of similar reference patterns shifted by the same amount, even if an error occurs in the dimensions of the reference patterns themselves, the pitch between the two By forming the pattern to be measured so that it overlaps with the pattern that does not deviate, the reference pattern belonging to the first reference pattern row with which one edge of the pattern to be measured coincides with that of the other pattern to be measured. By simply counting the number of blocks between the reference pattern belonging to the second reference pattern row with matched edges, the dimensions of the pattern to be measured can be easily determined. Dimension measurements can be easily performed.
その結果、プロセスにおけるＰＱＣが高精度化され、品
質の向上が可能になるとともに、測定の簡略化によって
製品完成までの所用時間が短縮され、コストダウンが可
能になるという効果がある。As a result, PQC in the process becomes highly accurate, making it possible to improve quality, and by simplifying measurement, the time required to complete the product is shortened, making it possible to reduce costs.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
スケールパターンを被測定パターンよりも前の工程で形
成しているが、被測定パターンよりも後の工程で形成す
ることも可能である。また、基準パターン列は複数個の
基準パターンからなるのではなく、階段形状のエツジを
有するようにされた連続体であってもよい。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, in the above embodiment, the scale pattern is formed in a step before the pattern to be measured, but it is also possible to form it in a step after the pattern to be measured. Furthermore, the reference pattern array may not be composed of a plurality of reference patterns, but may be a continuous body having step-shaped edges.
［利用分野］
この発明は、ＭＯ５集積回路やバイポーラ集積回路に限
らず、微細加工を必要とするすべての半導体装置に利用
できるものである。[Field of Application] This invention is applicable not only to MO5 integrated circuits and bipolar integrated circuits, but also to all semiconductor devices that require microfabrication.
第１図は、微細パターンの寸法測定方法の一例を示す説
明図、
第２図は、本発明に係る微細パターンの寸法測定方式の
一実施例を示す説明図、
第３図は、基準パターンの構造例を示す第２図における
Ｄ−Ｄ線に沿った断面図、
第４図は、スケールパターンの他の実施例を示す説明図
、
第５図は、基準パターンの他の構造例を示す断面図であ
る。
１．２・・・・基準パターン列、■ａ〜ｌｕ、２ａ〜２
ｕ・・・・基準パターン、３・・・・被測定パターン、
４・・・・半導体基板、５・・・・絶縁膜（ＬＯＧＯ８
）、６・・・・絶縁膜（ＰＳＧ膜）７・・・・開口部、
８・・・・凹部。FIG. 1 is an explanatory diagram showing an example of a method for measuring dimensions of a fine pattern, FIG. 2 is an explanatory diagram showing an example of a method for measuring dimensions of a fine pattern according to the present invention, and FIG. 3 is an explanatory diagram showing an example of a method for measuring dimensions of a fine pattern. FIG. 4 is an explanatory diagram showing another example of the scale pattern; FIG. 5 is a cross section showing another example of the structure of the reference pattern. It is a diagram. 1.2...Reference pattern row, ■a~lu, 2a~2
u...Reference pattern, 3...Pattern to be measured,
4...Semiconductor substrate, 5...Insulating film (LOGO8
), 6... Insulating film (PSG film) 7... Opening,
8... Concavity.
Claims (1)
ち寸法を測定したいパターンの形成工程と別の工程で複
数個の微小な基準パターンが等ピッチで整列され、この
基準パターン列とほぼ被測定パターンの寸法分の距離を
おいて、第２の基準パターン列が設けられてなることを
特徴とする半導体装置。 ２、上記基準パターンが、半導体基板の上に形成される
絶縁膜によって構成されてなることを特徴とする特許請
求の範囲第１項記載の半導体装置。 ３、上記基準パターンが、半導体基板の上に形成される
絶縁膜に形成された開口部もしくは凹部によって構成さ
れてなることを特徴とする特許請求の範囲第１項記載の
半導体装置。[Claims] 1. Among the fine patterns formed on the main surface of the semiconductor substrate, a plurality of fine reference patterns are arranged at equal pitches in a process different from the formation process of the pattern whose dimensions are to be measured. A semiconductor device characterized in that a second reference pattern row is provided at a distance from the reference pattern row approximately equal to the dimension of the pattern to be measured. 2. The semiconductor device according to claim 1, wherein the reference pattern is constituted by an insulating film formed on a semiconductor substrate. 3. The semiconductor device according to claim 1, wherein the reference pattern is constituted by an opening or a recess formed in an insulating film formed on a semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24381683A JPS60136326A (en) | 1983-12-26 | 1983-12-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24381683A JPS60136326A (en) | 1983-12-26 | 1983-12-26 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60136326A true JPS60136326A (en) | 1985-07-19 |
Family
ID=17109351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24381683A Pending JPS60136326A (en) | 1983-12-26 | 1983-12-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136326A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0743286U (en) * | 1993-12-31 | 1995-08-22 | 信之 高橋 | Pipe type hydroponics bed |
| US6125472A (en) * | 1999-10-21 | 2000-10-03 | Yoshimitsu Nakagawa | Ventilative and/or decorative clothing, headgear, or sacks and bags |
| JP2007146350A (en) * | 2005-11-25 | 2007-06-14 | Eiko Son | Formal wear and general-purpose formal wear system |
-
1983
- 1983-12-26 JP JP24381683A patent/JPS60136326A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0743286U (en) * | 1993-12-31 | 1995-08-22 | 信之 高橋 | Pipe type hydroponics bed |
| US6125472A (en) * | 1999-10-21 | 2000-10-03 | Yoshimitsu Nakagawa | Ventilative and/or decorative clothing, headgear, or sacks and bags |
| JP2007146350A (en) * | 2005-11-25 | 2007-06-14 | Eiko Son | Formal wear and general-purpose formal wear system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6150231A (en) | Overlay measurement technique using moire patterns | |
| US5262258A (en) | Process of manufacturing semiconductor devices | |
| JPH02143544A (en) | Semiconductor device provided with vernier pattern for mesh matching use | |
| US6083807A (en) | Overlay measuring mark and its method | |
| JPH0321901B2 (en) | ||
| US6319791B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| CN111128829B (en) | Alignment method and calibration method | |
| JPS60136326A (en) | Semiconductor device | |
| JPS60163110A (en) | Positioning device | |
| CN108461479A (en) | A kind of preparation method of alignment mark | |
| JP2564440B2 (en) | Method of manufacturing chip with in-wafer position indication | |
| JPS59134825A (en) | Semiconductor device and semiconductor wafer therefor | |
| KR960007621B1 (en) | Method of compensating for overlaying error in semiconductor device | |
| KR20020046286A (en) | Method for measuring overlay of semiconductor device | |
| JP2587614B2 (en) | Semiconductor device | |
| JPH0831404B2 (en) | Method for manufacturing semiconductor device | |
| KR960010027B1 (en) | Method of manufacturing mark for measurement | |
| KR100700467B1 (en) | Pattern measuring device and pattern measuring method | |
| KR20020065080A (en) | Method for Measuring Wafer Warpage | |
| JPH09283412A (en) | Method for correcting superposition measurement error | |
| JP2764925B2 (en) | Method for manufacturing semiconductor device | |
| KR0179148B1 (en) | Overlay pattern for detecting alignment degree | |
| JPH08220481A (en) | Video projection reticle and aligning method for projected video | |
| JPH04159706A (en) | Alignment mark | |
| JPH0312916A (en) | Electron beam lithography |