JPH03147046A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH03147046A JPH03147046A JP28618789A JP28618789A JPH03147046A JP H03147046 A JPH03147046 A JP H03147046A JP 28618789 A JP28618789 A JP 28618789A JP 28618789 A JP28618789 A JP 28618789A JP H03147046 A JPH03147046 A JP H03147046A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- mpu
- pair
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理に関し、特に、外部とのデータの
やりとりを行なうＩ１０ボートを備えたデータ処理装置
に関するものである。
やりとりを行なうＩ１０ボートを備えたデータ処理装置
に関するものである。
第３図は従来のデータ処理装置を示すブロック系統図で
あり、第４図は第３図のデータ処理装置のメモリの内容
を示す説明図である。
あり、第４図は第３図のデータ処理装置のメモリの内容
を示す説明図である。
まず、第３図および第４図を参照して従来のデータ処理
装置の構成について説明する。第３図において、データ
処理装置１は、Ｉ１０ボート２により外部制御信号線３
と接続される。これによりデータ処理装置１は、外部制
御信号線３に接続されている外部周辺装置（図示せず）
の制御やデータのやりとりを行なう。
装置の構成について説明する。第３図において、データ
処理装置１は、Ｉ１０ボート２により外部制御信号線３
と接続される。これによりデータ処理装置１は、外部制
御信号線３に接続されている外部周辺装置（図示せず）
の制御やデータのやりとりを行なう。
マイクロプロセッサ（以下ｒＭＰＵＪという）４は、例
えば８０８６のようなＭＰＵであり、内部バス５を通じ
てメモリ６およびＩ１０ボート２と接続されている。そ
してＭＰＵ４は、メモリ６に格納されたマクロ命令を読
み込み、このマクロ命令に従って、内部バス５を通じて
行なわれる■１０ボート２．ＭＰＵ４およびメモリ６の
それぞれの間のデータ転送、Ｉ１０ボート２と外部制御
信号線３の間のデータ転送、そしてＭＰＵ４内部でのデ
ータ処理などの動作（これを以下「所定の動作」という
）を行なう。ここで、Ｉ１０ボート２やメモリ６にはア
ドレスが割り振られている。
えば８０８６のようなＭＰＵであり、内部バス５を通じ
てメモリ６およびＩ１０ボート２と接続されている。そ
してＭＰＵ４は、メモリ６に格納されたマクロ命令を読
み込み、このマクロ命令に従って、内部バス５を通じて
行なわれる■１０ボート２．ＭＰＵ４およびメモリ６の
それぞれの間のデータ転送、Ｉ１０ボート２と外部制御
信号線３の間のデータ転送、そしてＭＰＵ４内部でのデ
ータ処理などの動作（これを以下「所定の動作」という
）を行なう。ここで、Ｉ１０ボート２やメモリ６にはア
ドレスが割り振られている。
また第４図はメモリ６の初期設定を示しており、図中の
命令１．命令２．命令３．・・・、命令ｎ・・・はすべ
てマクロ命令である。第４図では、命令１．命令２．命
令３．・・・、命令ｎ、・・・はメモリ６上のアドレス
八より順次格納されている。
命令１．命令２．命令３．・・・、命令ｎ・・・はすべ
てマクロ命令である。第４図では、命令１．命令２．命
令３．・・・、命令ｎ、・・・はメモリ６上のアドレス
八より順次格納されている。
次に動作について説明する。ここでは話を簡略化するた
めに、命令１．命令１．命令３．・・・、命令ｎ、・・
・の順番にマクロ命令は実行されるとする。
めに、命令１．命令１．命令３．・・・、命令ｎ、・・
・の順番にマクロ命令は実行されるとする。
まず初期状態において、ＭＰＵ４は、ＭＰＵ４内部の状
態フラグ（図示せず）などを設定した後にアドレスＡを
発生させ、メモリ６より命令１を読み込む。そして、命
令１に従って所定の動作を行なった後に、ＭＰＵ４は、
命令２が格納されているアドレスを発生し、命令２をメ
モリ６より読み出す。以下同様にして命令２．命令３．
・・・とマクロ命令が実行される。
態フラグ（図示せず）などを設定した後にアドレスＡを
発生させ、メモリ６より命令１を読み込む。そして、命
令１に従って所定の動作を行なった後に、ＭＰＵ４は、
命令２が格納されているアドレスを発生し、命令２をメ
モリ６より読み出す。以下同様にして命令２．命令３．
・・・とマクロ命令が実行される。
しかし、途中でリセット信号あるいは特別な割込み信号
がＭＰＵ４に与えられた場合、ＭＰＵ４は、割込み処理
などのある種の処理を行なった後に初期状態に戻るため
、再び命令１．命令２．命令３．・・・、命令ｎ、・・
・の順番にマクロ命令を実行する。
がＭＰＵ４に与えられた場合、ＭＰＵ４は、割込み処理
などのある種の処理を行なった後に初期状態に戻るため
、再び命令１．命令２．命令３．・・・、命令ｎ、・・
・の順番にマクロ命令を実行する。
上述の第３図および第４図に示したデータ処理装置にお
いて、ＭＰＵ４は、リセットやある種の割込みが発生し
たときにＭＰＵ４の内部を初期状態に戻すことはできる
が、それに伴って行なわなければいけないそれ以外の部
分の初期設定、例えばＩ１０ボート２の初期設定を行な
うことはできない。そしてＩ１０ポート２の初期設定は
、アドレスＡより始まるマクロ命令である命令ｌ、命令
２、命令３．・・・、命令ｎ、・・・によって行なって
いる。このことにより、リセットやある種の割込みの発
生頻度が多くなるにつれて、データ処理装置の実行速度
が低下するという問題が生じる。
いて、ＭＰＵ４は、リセットやある種の割込みが発生し
たときにＭＰＵ４の内部を初期状態に戻すことはできる
が、それに伴って行なわなければいけないそれ以外の部
分の初期設定、例えばＩ１０ボート２の初期設定を行な
うことはできない。そしてＩ１０ポート２の初期設定は
、アドレスＡより始まるマクロ命令である命令ｌ、命令
２、命令３．・・・、命令ｎ、・・・によって行なって
いる。このことにより、リセットやある種の割込みの発
生頻度が多くなるにつれて、データ処理装置の実行速度
が低下するという問題が生じる。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、リセットやある種の割込みの発
生頻度が多くなってもデータ処理装置の実行速度が低下
しないデータ処理装置を得ることにある。
の目的とするところは、リセットやある種の割込みの発
生頻度が多くなってもデータ処理装置の実行速度が低下
しないデータ処理装置を得ることにある。
このような目的を達成するために本発明は、データ入出
力を行なうアドレス付けされた１つ又は複数の入出力部
と、この入出力部に割り当てられたアドレス以外のアド
レスが割り当てられている記憶部と、入出力部および記
憶部に対する読出しおよび書込みを指示する処理部とで
構成されたデータ処理装置において、記憶部は、アドレ
ス値とデータ値とで構成されるデータ対を記憶部の特定
アドレスから少なくとも一対記憶し、処理部は、初期設
定時やある特別な割込み時に記憶部の特定アドレスより
データ対を読み出し、データ値をアドレス値によって指
定される１つ又は複数の入出力部に書き込むようにした
ものである。
力を行なうアドレス付けされた１つ又は複数の入出力部
と、この入出力部に割り当てられたアドレス以外のアド
レスが割り当てられている記憶部と、入出力部および記
憶部に対する読出しおよび書込みを指示する処理部とで
構成されたデータ処理装置において、記憶部は、アドレ
ス値とデータ値とで構成されるデータ対を記憶部の特定
アドレスから少なくとも一対記憶し、処理部は、初期設
定時やある特別な割込み時に記憶部の特定アドレスより
データ対を読み出し、データ値をアドレス値によって指
定される１つ又は複数の入出力部に書き込むようにした
ものである。
本発明によるデータ処理装置は、メモリ内にＩ１０ボー
トのアドレスと初期状態においてＩ１０ボートに設定す
る所定のデータとから成るデータ対を成るアドレスより
設定しておき、初期状態またはリセットやある種の割込
みが発生したときに、ＭＰＵは自動的に上記酸るアドレ
スより上記データ対を読み出してＩ１０ボートに所定の
データを設定する。これにより、必要なマクロ命令を削
ることができ、データ処理装置の処理速度を上げること
ができる。
トのアドレスと初期状態においてＩ１０ボートに設定す
る所定のデータとから成るデータ対を成るアドレスより
設定しておき、初期状態またはリセットやある種の割込
みが発生したときに、ＭＰＵは自動的に上記酸るアドレ
スより上記データ対を読み出してＩ１０ボートに所定の
データを設定する。これにより、必要なマクロ命令を削
ることができ、データ処理装置の処理速度を上げること
ができる。
〔実施例〕
第１図は本発明によるデータ処理装置の一実施例を示す
ブロック系統図であり、第２図は第１図の装置のメモリ
の内容を示す説明図である。
ブロック系統図であり、第２図は第１図の装置のメモリ
の内容を示す説明図である。
まず、第１図および第２図を参照して、本発明によるデ
ータ処理装置の一実施例の構成について説明する。なお
、第１図および第２図において、第３図および第４図と
同一部分又は相当部分には同一符号が付してあり、その
説明は省略する。
ータ処理装置の一実施例の構成について説明する。なお
、第１図および第２図において、第３図および第４図と
同一部分又は相当部分には同一符号が付してあり、その
説明は省略する。
データ処理装置７の処理部としてのＭＰＵ８は、通常は
従来のＭＰＵ４と同様、メモリ９に格納されたマクロ命
令を読み込み、上記マクロ命令に従って所定の動作を行
なうが、初期状態およびリセットあるいは特別な割込み
状態においての動作が従来とは異なる。
従来のＭＰＵ４と同様、メモリ９に格納されたマクロ命
令を読み込み、上記マクロ命令に従って所定の動作を行
なうが、初期状態およびリセットあるいは特別な割込み
状態においての動作が従来とは異なる。
メモリ９には、メモリ６と同様のアドレスが割り振られ
ている。また、第２図はメモリ９の初期設定を示してお
り、Ｉ１０ボート２のアドレスと初期状態においてＩ１
０ボート２に設定する所定のデータとからなるデータ対
１０およびマクロ命令である命令ｌ、命令２．命令３．
・・・、命令ｎ、・・・がメモリ９上のアドレス八より
順次格納されている。
ている。また、第２図はメモリ９の初期設定を示してお
り、Ｉ１０ボート２のアドレスと初期状態においてＩ１
０ボート２に設定する所定のデータとからなるデータ対
１０およびマクロ命令である命令ｌ、命令２．命令３．
・・・、命令ｎ、・・・がメモリ９上のアドレス八より
順次格納されている。
次に動作について説明する。ここでも話を簡略化するた
めに、マクロ命令は命令ｌ、命令２．命令３．・・・、
命令ｎ、・・・の順番に実行されるとする。
めに、マクロ命令は命令ｌ、命令２．命令３．・・・、
命令ｎ、・・・の順番に実行されるとする。
まず初期状態において、ＭＰＵ８は、ＭＰＵ８内部の状
態フラグ（図示せず）などを設定した後にアドレスＡを
発生させ、メモリ９より上記データ対１０を読み込む。
態フラグ（図示せず）などを設定した後にアドレスＡを
発生させ、メモリ９より上記データ対１０を読み込む。
そしてＭＰＵ８は、上記データ対ＩＯのアドレス１０ａ
が指定するＩ１０ボート２に上記データ対１０の所定の
データ１０ｂを書き込むことにより、Ｉ１０ポート２の
初期化を達成する。このあとは、従来のデータ処理装置
１と同様に、命令１．命令２．命令３．・・・命令ｎ、
・・・とマクロ命令が実行される。
が指定するＩ１０ボート２に上記データ対１０の所定の
データ１０ｂを書き込むことにより、Ｉ１０ポート２の
初期化を達成する。このあとは、従来のデータ処理装置
１と同様に、命令１．命令２．命令３．・・・命令ｎ、
・・・とマクロ命令が実行される。
また、途中でリセット信号あるいは特別な割込み信号が
ＭＰＵ８に与えられた場合、Ｍ Ｐ ｔＪ ８は割込み
処理などのある種の処理を行なった後に初期状態に戻る
ため、再びＭＰＵ８は、上記動作を繰り返してＩ１０ボ
ート２の初期化およびマクロ命令の実行を行なう。
ＭＰＵ８に与えられた場合、Ｍ Ｐ ｔＪ ８は割込み
処理などのある種の処理を行なった後に初期状態に戻る
ため、再びＭＰＵ８は、上記動作を繰り返してＩ１０ボ
ート２の初期化およびマクロ命令の実行を行なう。
なお、上記実施例では、Ｉ１０ボート２とデータ対ｌＯ
が１つずつの例について説明したが、初期化しなければ
ならないＩ１０ボート２の数とデータ対１０の数がそろ
っていればよく、それらが複数であっても上記と同様の
効果を奏する。
が１つずつの例について説明したが、初期化しなければ
ならないＩ１０ボート２の数とデータ対１０の数がそろ
っていればよく、それらが複数であっても上記と同様の
効果を奏する。
以上説明したように本発明は、アドレス値とデータ値と
で構成されるデータ対を２１９部の特定アドレスから少
なくとも一対記憶し、初期設定時やある特別な割込み時
に記憶部の特定アドレスよりデータ対を読み出し、デー
タ値をアドレス値によって指定される１つ又は複数の入
出力部に書き込むようにしたことにより、従来は必要で
あったマクロ命令を削ることができ、データ処理装置の
処理速度を上げることができる効果がある。
で構成されるデータ対を２１９部の特定アドレスから少
なくとも一対記憶し、初期設定時やある特別な割込み時
に記憶部の特定アドレスよりデータ対を読み出し、デー
タ値をアドレス値によって指定される１つ又は複数の入
出力部に書き込むようにしたことにより、従来は必要で
あったマクロ命令を削ることができ、データ処理装置の
処理速度を上げることができる効果がある。
第１図は本発明によるデータ処理装置の一実施例を示す
ブロック系統図、第２図は第１図の装置のメモリの初期
設定を示す説明図、第３図は従来のデータ処理装置を示
すブロック系統図、第４図は第３図の装置のメモリの初
期設定を示す説明図である。 ２・・弓１０ボート、３・・・外部制御信号線、５・・
・内部バス、７・・・データ処理装置、８・・・ＭＰＵ
、９・・・メモリ。
ブロック系統図、第２図は第１図の装置のメモリの初期
設定を示す説明図、第３図は従来のデータ処理装置を示
すブロック系統図、第４図は第３図の装置のメモリの初
期設定を示す説明図である。 ２・・弓１０ボート、３・・・外部制御信号線、５・・
・内部バス、７・・・データ処理装置、８・・・ＭＰＵ
、９・・・メモリ。
Claims (1)
- 【特許請求の範囲】 データ入出力を行なうアドレス付けされた１つ又は複数
の入出力部と、この入出力部に割り当てられたアドレス
以外のアドレスが割り当てられている記憶部と、前記入
出力部および前記記憶部に対する読出しおよび書込みを
指示する処理部とで構成されたデータ処理装置において
、 前記記憶部は、アドレス値とデータ値とで構成されるデ
ータ対を前記記憶部の特定アドレスから少なくとも一対
記憶し、前記処理部は、初期設定時やある特別な割込み
時に前記記憶部の前記特定アドレスより前記データ対を
読み出し、前記データ値を前記アドレス値によって指定
される前記１つ又は複数の入出力部に書き込むことを特
徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28618789A JPH03147046A (ja) | 1989-11-01 | 1989-11-01 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28618789A JPH03147046A (ja) | 1989-11-01 | 1989-11-01 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03147046A true JPH03147046A (ja) | 1991-06-24 |
Family
ID=17701076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28618789A Pending JPH03147046A (ja) | 1989-11-01 | 1989-11-01 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03147046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8274012B2 (en) | 2009-02-12 | 2012-09-25 | Kobe Steel, Ltd. | Welding control apparatus for pulse arc welding of consumed electrode type, arc length control method for use with the same, and welding system including the welding control apparatus |
-
1989
- 1989-11-01 JP JP28618789A patent/JPH03147046A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8274012B2 (en) | 2009-02-12 | 2012-09-25 | Kobe Steel, Ltd. | Welding control apparatus for pulse arc welding of consumed electrode type, arc length control method for use with the same, and welding system including the welding control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPH01320564A (ja) | 並列処理装置 | |
| US4764896A (en) | Microprocessor assisted memory to memory move apparatus | |
| JPS6113629B2 (ja) | ||
| US6134642A (en) | Direct memory access (DMA) data transfer requiring no processor DMA support | |
| JPH03147046A (ja) | データ処理装置 | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| JPH0713920A (ja) | Ｄｍａ転送方法 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JPS60142450A (ja) | 記憶システム | |
| SU1683039A1 (ru) | Устройство обработки данных дл многопроцессорной системы | |
| KR100194263B1 (ko) | 고속데이타처리 시스템 | |
| JPH07271575A (ja) | レジスタ拡張回路 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPH01266651A (ja) | 半導体メモリ装置 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH06301641A (ja) | 電子計算機 | |
| JPH05334234A (ja) | 高速ｄｍａ転送装置 | |
| JPH01266642A (ja) | メモリ制御装置 | |
| JPH08161253A (ja) | Ｄｍａ制御方法およびｄｍａ制御装置 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPH02133851A (ja) | 通信制御装置 | |
| JPH07129519A (ja) | デュアルｃｐｕシステム |