JPH03132143A - 交換機システムにおける非常再開処理方式 - Google Patents
交換機システムにおける非常再開処理方式Info
- Publication number
- JPH03132143A JPH03132143A JP1270042A JP27004289A JPH03132143A JP H03132143 A JPH03132143 A JP H03132143A JP 1270042 A JP1270042 A JP 1270042A JP 27004289 A JP27004289 A JP 27004289A JP H03132143 A JPH03132143 A JP H03132143A
- Authority
- JP
- Japan
- Prior art keywords
- restart processing
- emergency restart
- program
- emergency
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 69
- 230000005856 abnormality Effects 0.000 claims description 15
- 238000003672 processing method Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 24
- 238000012544 monitoring process Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
二重化構成をとるシステムを考慮した交換機システムに
おける非常再開処理方式に関し、非常再開処理に伴うサ
ービスの停止時間を短縮することを目的とし、 二重化構成を採用して、ウォッチドッグタイマにより検
出されるシステム異常の発生時に、ＥＭＡステートカウ
ンタに従って非常再開処理のための中央処理装置と主記
憶装置と外部記憶装置等を規定するとともに、外部記憶
装置から主記憶装置に非常再開処理プログラムを展開し
て、中央処理装置に従ってこの非常再開処理プログラム
を実行することで非常再開処理を実行する交換機システ
ムにおいて、非常再開処理プログラムのローディングに
先立って、ローディング領域に再度ウォッチドッグタイ
マによるシステム異常が検出されることになるプログラ
ムパターンを書き込む書込手段を備え、この書込手段に
より書き込まれたプログラムパターンを書き換えながら
、非常再開処理プログラムをローディングしていくよう
構成する。
おける非常再開処理方式に関し、非常再開処理に伴うサ
ービスの停止時間を短縮することを目的とし、 二重化構成を採用して、ウォッチドッグタイマにより検
出されるシステム異常の発生時に、ＥＭＡステートカウ
ンタに従って非常再開処理のための中央処理装置と主記
憶装置と外部記憶装置等を規定するとともに、外部記憶
装置から主記憶装置に非常再開処理プログラムを展開し
て、中央処理装置に従ってこの非常再開処理プログラム
を実行することで非常再開処理を実行する交換機システ
ムにおいて、非常再開処理プログラムのローディングに
先立って、ローディング領域に再度ウォッチドッグタイ
マによるシステム異常が検出されることになるプログラ
ムパターンを書き込む書込手段を備え、この書込手段に
より書き込まれたプログラムパターンを書き換えながら
、非常再開処理プログラムをローディングしていくよう
構成する。
（産業上の利用分野］
本発明は、交換機システムにおける非常再開処理方式に
関し、特に、二重化構成をとるシステムを考慮した交換
機システムにおける非常再開処理方式に関する。
関し、特に、二重化構成をとるシステムを考慮した交換
機システムにおける非常再開処理方式に関する。
交換機システムでは、二重化構成を採用して、ウォッチ
ドッグタイマによりシステム異常が検出されると、非常
再開処理のためのシステム構成を規定して非常再開処理
プログラムに従って非常再開処理を実行することになる
。この非常再開処理が実行されると、交換機システムは
その間サービスを停止することになるので、この非常再
開処理を実行していくにあたっては、サービスの停止時
間が可能な限り短くなるような手段を講じていく必要が
ある。
ドッグタイマによりシステム異常が検出されると、非常
再開処理のためのシステム構成を規定して非常再開処理
プログラムに従って非常再開処理を実行することになる
。この非常再開処理が実行されると、交換機システムは
その間サービスを停止することになるので、この非常再
開処理を実行していくにあたっては、サービスの停止時
間が可能な限り短くなるような手段を講じていく必要が
ある。
第５図に、二重化構成をとる交換機システムのシステム
構成を図示する０図中、１−ｉ（以下、１１”と記述す
るときにはｉ＝０．１を意味するものとする）は交換処
理を制御する中央処理装置、２−ｉは通信回線の通信路
を切り換えるスイッチ回路網、３−ｉは交換処理プログ
ラムや非常再開処理プログラムの展開される主記憶装置
、４−ｉは交換処理プログラムや非常再開処理プログラ
ムを格納する外部記憶装置、５−１は外部記憶装置４−
３とのインタフェース処理を実行するチャネル装置であ
る。
構成を図示する０図中、１−ｉ（以下、１１”と記述す
るときにはｉ＝０．１を意味するものとする）は交換処
理を制御する中央処理装置、２−ｉは通信回線の通信路
を切り換えるスイッチ回路網、３−ｉは交換処理プログ
ラムや非常再開処理プログラムの展開される主記憶装置
、４−ｉは交換処理プログラムや非常再開処理プログラ
ムを格納する外部記憶装置、５−１は外部記憶装置４−
３とのインタフェース処理を実行するチャネル装置であ
る。
第６図に、この二重化構成をとる交換機システムの非常
再開処理の従来技術を示す０図中、１０はＥＭＡステー
トカウンタであって、第７図に例示するように、計数値
に従って非常再開処理を実行する際のシステム構成を規
定するもの、１１−ｉはウォッチドッグタイマであって
、中央処理装置１−ｉから正規のリセット処理が実行さ
れなくなるときにシステム異常を表示するもの、１２−
４はＡＮＤゲートであって、中央処理装置１−ｉからの
ＡＣＫ信号とウォッチドッグタイマ１１−１からのシス
テム異常表示信号との双方が出力されるときに出力信号
を出力するもの、１３は外部監視機構であって、信号イ
ンタフェース１４−ｉを介して中央処理装置１−ｉを監
視することでシステム異常を外部から検出するもの、１
５はＯＲゲートであって、ＡＮＤゲー）１２−ｉからの
出力信号か外部監視機構１３からのシステム異常表示信
号のいずれか一方が出力されるときに出力信号を出力す
るもの、１６はＥＭＡ＠御ａ構であって、ＯＲゲート１
５から出力信号が出力されるときに、ＥＭＡステートカ
ウンタ１０の計数値をカウントアツプするとともに、中
央処理装置１−ｉに対して非常再開処理の実行に入るこ
とを指示するものである。
再開処理の従来技術を示す０図中、１０はＥＭＡステー
トカウンタであって、第７図に例示するように、計数値
に従って非常再開処理を実行する際のシステム構成を規
定するもの、１１−ｉはウォッチドッグタイマであって
、中央処理装置１−ｉから正規のリセット処理が実行さ
れなくなるときにシステム異常を表示するもの、１２−
４はＡＮＤゲートであって、中央処理装置１−ｉからの
ＡＣＫ信号とウォッチドッグタイマ１１−１からのシス
テム異常表示信号との双方が出力されるときに出力信号
を出力するもの、１３は外部監視機構であって、信号イ
ンタフェース１４−ｉを介して中央処理装置１−ｉを監
視することでシステム異常を外部から検出するもの、１
５はＯＲゲートであって、ＡＮＤゲー）１２−ｉからの
出力信号か外部監視機構１３からのシステム異常表示信
号のいずれか一方が出力されるときに出力信号を出力す
るもの、１６はＥＭＡ＠御ａ構であって、ＯＲゲート１
５から出力信号が出力されるときに、ＥＭＡステートカ
ウンタ１０の計数値をカウントアツプするとともに、中
央処理装置１−ｉに対して非常再開処理の実行に入るこ
とを指示するものである。
このように構成される従来技術では、ＥＭＡ制御機構１
６から非常再開処理の実行が指示されると、ＥＭＡステ
ートカウンタ１０の計数値に従って、非常再開処理を実
行する中央処理装置１−ｉとスイッチ回路網２−ｉと主
記憶装置３−１と外部記憶装置１４−＋（チャネル装置
５−１）とが決定される。
６から非常再開処理の実行が指示されると、ＥＭＡステ
ートカウンタ１０の計数値に従って、非常再開処理を実
行する中央処理装置１−ｉとスイッチ回路網２−ｉと主
記憶装置３−１と外部記憶装置１４−＋（チャネル装置
５−１）とが決定される。
このようにして決定された中央処理装置１−ｉは、決定
された外部記憶装置４−ｉから非常再開処理プログラム
を呼び出して、決定された主記憶装置３−ｉにローディ
ングするとともに、このローディングされた非常再開処
理プログラムを実行することで非常再開処理を実行して
、交換機システムのサービスの提供を続行するよう処理
することになる。
された外部記憶装置４−ｉから非常再開処理プログラム
を呼び出して、決定された主記憶装置３−ｉにローディ
ングするとともに、このローディングされた非常再開処
理プログラムを実行することで非常再開処理を実行して
、交換機システムのサービスの提供を続行するよう処理
することになる。
しかしながら、現実の問題として、外部記憶装置４−ｉ
から主記憶装置３−ｉに対して非常再開処理プログラム
を転送する機能に障害が発生することがある。このよう
な転送機能の障害が発生すると、中央処理装置１−ｉは
、非常再開処理プログラムが主記憶装置３−ｉ上にロー
ディングされていないにもかかわらず、ローディング完
了との応答に従って主記憶装置３−ｉに展開されている
プログラムの実行に入ってしまうことになる。当然、こ
のプログラムの実行は非常再開処理プログラムの実行で
ないことから暴走という結果を招く、従って、非常再開
処理プログラムの転送機能に障害が発生すると、通常は
、非常再開処理時において、ウォッチドッグタイマ１１
−１のリセットが実行されなくなることで再びシステム
異常と判断され、これによりＥＭＡ制御機構１６は、Ｅ
ＭＡステートカウンタ１０の計数値を１つカウントアツ
プして、再度、中央処理装置１−ｉに対して非常再開処
理の実行を要求することになる。
から主記憶装置３−ｉに対して非常再開処理プログラム
を転送する機能に障害が発生することがある。このよう
な転送機能の障害が発生すると、中央処理装置１−ｉは
、非常再開処理プログラムが主記憶装置３−ｉ上にロー
ディングされていないにもかかわらず、ローディング完
了との応答に従って主記憶装置３−ｉに展開されている
プログラムの実行に入ってしまうことになる。当然、こ
のプログラムの実行は非常再開処理プログラムの実行で
ないことから暴走という結果を招く、従って、非常再開
処理プログラムの転送機能に障害が発生すると、通常は
、非常再開処理時において、ウォッチドッグタイマ１１
−１のリセットが実行されなくなることで再びシステム
異常と判断され、これによりＥＭＡ制御機構１６は、Ｅ
ＭＡステートカウンタ１０の計数値を１つカウントアツ
プして、再度、中央処理装置１−ｉに対して非常再開処
理の実行を要求することになる。
しかるに、暴走により、ウォッチドッグタイマ１１−ｉ
のリセットを含むループに入り込むことがある。このよ
うなことが起こると、ウォッチドッグタイマ１１−ｉで
はシステム異常を検出できないことから、非常再開処理
の再起動は外部監視機構１３によるシステム異常の検出
処理に委ねられることになる。しかしながら、外部監視
機構１３が実行するシステム異常の検出周期は、例えば
１０分というようにかなり長いものとなっている。これ
から、なかなか非常再開処理の再起動がかからないとい
うことになる。
のリセットを含むループに入り込むことがある。このよ
うなことが起こると、ウォッチドッグタイマ１１−ｉで
はシステム異常を検出できないことから、非常再開処理
の再起動は外部監視機構１３によるシステム異常の検出
処理に委ねられることになる。しかしながら、外部監視
機構１３が実行するシステム異常の検出周期は、例えば
１０分というようにかなり長いものとなっている。これ
から、なかなか非常再開処理の再起動がかからないとい
うことになる。
このように、従来技術では、交換機システムの非常再開
処理にあって、非常再開処理が長い時間実行されないこ
とで、交換サービスが長い時間に渡って提供されな（な
ることが起こるという問題点があったのである。
処理にあって、非常再開処理が長い時間実行されないこ
とで、交換サービスが長い時間に渡って提供されな（な
ることが起こるという問題点があったのである。
本発明はかかる事情に鑑みてなされたものであって、交
換機システムの非常再開処理にあって、非常再開処理に
伴うサービスの停止時間を短縮できるようにする新たな
非常再開処理方式の提供を目的とするものである。
換機システムの非常再開処理にあって、非常再開処理に
伴うサービスの停止時間を短縮できるようにする新たな
非常再開処理方式の提供を目的とするものである。
第１図は本発明の原理構成図である。
図中、第６図で説明したものと同じものについては同一
の記号で示しである。１は非常再開処理を実行するもの
として規定された中央処理装置、２は非常再開処理を実
行するものとして規定されたスイッチ回路網、３は非常
再開処理を実行するものとして規定された主記憶装置、
４は非常再開処理を実行するものとして規定された外部
記憶装置である。
の記号で示しである。１は非常再開処理を実行するもの
として規定された中央処理装置、２は非常再開処理を実
行するものとして規定されたスイッチ回路網、３は非常
再開処理を実行するものとして規定された主記憶装置、
４は非常再開処理を実行するものとして規定された外部
記憶装置である。
２１は中央処理装置１が備えるマイクロプログラム等か
らなるプログラムパターン書込手段であって、主記憶装
置３上の非常再開処理プログラムのローディング領域に
ウォッチドッグタイマ１１がオーバーフロー動作するこ
とになるプログラムパターン２４を書き込むよう処理す
るもの、２２は中央処理装置１が備えるマイクロプログ
ラム等からなる非常再開処理プログラム展開手段であっ
て、プログラムパターン書込手段２１の書込処理の終了
後に外部記憶装置４から非常再開処理プログラム２３を
読み出して、プログラムパターン書込手段２１により書
き込まれたプログラム式２ン２４を書き換えながら、こ
の読み出した非常再開処理プログラム２３を主記憶装置
３にローディングしていくよう処理するものである。
らなるプログラムパターン書込手段であって、主記憶装
置３上の非常再開処理プログラムのローディング領域に
ウォッチドッグタイマ１１がオーバーフロー動作するこ
とになるプログラムパターン２４を書き込むよう処理す
るもの、２２は中央処理装置１が備えるマイクロプログ
ラム等からなる非常再開処理プログラム展開手段であっ
て、プログラムパターン書込手段２１の書込処理の終了
後に外部記憶装置４から非常再開処理プログラム２３を
読み出して、プログラムパターン書込手段２１により書
き込まれたプログラム式２ン２４を書き換えながら、こ
の読み出した非常再開処理プログラム２３を主記憶装置
３にローディングしていくよう処理するものである。
本発明では、ＥＭＡ制御ＪＲ構１６から非常再開処理の
実行が指示されると、中央処理装置１のプログラムパタ
ーン書込手段２１は、非常再開処理プログラム２３のロ
ーディングに先立って、主記憶装置３上の非常再開処理
プログラムのローディング領域に、例えば特定の番地へ
のジャンプを繰り返すプログラムパターン等のようなウ
ォッチドッグタイマがオーバーフロー動作することにな
るプログラムパターン２４を書き込む処理を実行する。
実行が指示されると、中央処理装置１のプログラムパタ
ーン書込手段２１は、非常再開処理プログラム２３のロ
ーディングに先立って、主記憶装置３上の非常再開処理
プログラムのローディング領域に、例えば特定の番地へ
のジャンプを繰り返すプログラムパターン等のようなウ
ォッチドッグタイマがオーバーフロー動作することにな
るプログラムパターン２４を書き込む処理を実行する。
このプログラムパターン書込手段２１の書込処理の終了
後に、中央処理装置１の非常再開処理プログラム展開手
段２２は、外部記憶装置４から非常再開処理プログラム
２３を読み出して、この読み出した非常再開処理プログ
ラム２３を書き込まれたプログラムパターン２４に上書
きしていく形式でローディングしていく処理を実行する
。
後に、中央処理装置１の非常再開処理プログラム展開手
段２２は、外部記憶装置４から非常再開処理プログラム
２３を読み出して、この読み出した非常再開処理プログ
ラム２３を書き込まれたプログラムパターン２４に上書
きしていく形式でローディングしていく処理を実行する
。
これから、非常再開処理プログラム２３の転送機能に障
害が発生して、非常再開処理プログラム２３がローディ
ングされないままプログラムの実行に入るようなことが
あっても、プログラムパターン書込手段２１により書き
込まれたプログラムパターン２４の実行に入ることで、
ウォッチドッグタイマ１１がリセットされずに直ちにシ
ステム異常が検出されることになり、再度ＥＭＡ制御機
構１６から非常再開処理の実行が指示されて正常な非常
再開処理が実行されることになる。
害が発生して、非常再開処理プログラム２３がローディ
ングされないままプログラムの実行に入るようなことが
あっても、プログラムパターン書込手段２１により書き
込まれたプログラムパターン２４の実行に入ることで、
ウォッチドッグタイマ１１がリセットされずに直ちにシ
ステム異常が検出されることになり、再度ＥＭＡ制御機
構１６から非常再開処理の実行が指示されて正常な非常
再開処理が実行されることになる。
このように、本発明では、非常再開処理プログラム２３
の転送機能に障害が発生しても、ウォッチドッグタイマ
１１のリセットを含むループに入り込む暴走が起こらな
いようにできるので、非常再開処理時における交換機シ
ステムのサービス停止時間を必要最小限に押さえること
ができることになる。
の転送機能に障害が発生しても、ウォッチドッグタイマ
１１のリセットを含むループに入り込む暴走が起こらな
いようにできるので、非常再開処理時における交換機シ
ステムのサービス停止時間を必要最小限に押さえること
ができることになる。
以下、実施例に従って本発明の詳細な説明する。
第２図に、本発明の一実施例を図示する０図中、第５図
及び第６図で説明したものと同じものについては同一の
記号で示しである。２０−ｉは中央処理装置１−１が備
えるシステム構成決定手段であって、ＥＭＡ制御機構１
６から非常再開処理の通知を受けたときに、ＥＭＡステ
ートカウンタ１０の計数値に従って非常再開処理を実行
するシステム構成を決定するもの、２１−１は中央処理
装置１−ｉが備えるプログラムパターン書込手段であっ
て、非常再開処理の実行側として規定される主記憶装置
３−ｉ上の非常再開処理プログラムのローディング領域
に、ウォッチドッグタイマ１１−ｉがオーバーフロー動
作することになるプログラムパターンを書き込むよう処
理するもの、２２−ｉは中央処理装置１−ｉが備える非
常再開処理プログラム展開手段であって、プログラムパ
ターン書込手段２１の書込処理の終了後に、非常再開処
理の実行側として規定される外部記憶装置４−４から、
非常再開処理の実行側として規定される主記憶装置３−
ｉに対して非常再開処理プログラムをローディングする
もの、２３−１は外部記憶装置４−ｉに格納されている
非常再開処理プログラム、２４−１はプログラムパター
ン書込手段２１−１に従って主記憶装置３−ｉに書き込
まれるプログラムパターン、２５−１は主記憶装置３−
４にコーディングされる非常再開処理プログラムである
。
及び第６図で説明したものと同じものについては同一の
記号で示しである。２０−ｉは中央処理装置１−１が備
えるシステム構成決定手段であって、ＥＭＡ制御機構１
６から非常再開処理の通知を受けたときに、ＥＭＡステ
ートカウンタ１０の計数値に従って非常再開処理を実行
するシステム構成を決定するもの、２１−１は中央処理
装置１−ｉが備えるプログラムパターン書込手段であっ
て、非常再開処理の実行側として規定される主記憶装置
３−ｉ上の非常再開処理プログラムのローディング領域
に、ウォッチドッグタイマ１１−ｉがオーバーフロー動
作することになるプログラムパターンを書き込むよう処
理するもの、２２−ｉは中央処理装置１−ｉが備える非
常再開処理プログラム展開手段であって、プログラムパ
ターン書込手段２１の書込処理の終了後に、非常再開処
理の実行側として規定される外部記憶装置４−４から、
非常再開処理の実行側として規定される主記憶装置３−
ｉに対して非常再開処理プログラムをローディングする
もの、２３−１は外部記憶装置４−ｉに格納されている
非常再開処理プログラム、２４−１はプログラムパター
ン書込手段２１−１に従って主記憶装置３−ｉに書き込
まれるプログラムパターン、２５−１は主記憶装置３−
４にコーディングされる非常再開処理プログラムである
。
中央処理装置１−ｔが備えるシステム構成決定手段２０
−１、プログラムパターン書込手段２１−１及び非常再
開処理プログラム展開手段２２−１は、マイクロプログ
ラム等を含むハードウェアにより実装されることになる
。また、この実施例では、第６図で説明した外部監視機
構１３及び信号インタフェース１４−１については省略
しである。
−１、プログラムパターン書込手段２１−１及び非常再
開処理プログラム展開手段２２−１は、マイクロプログ
ラム等を含むハードウェアにより実装されることになる
。また、この実施例では、第６図で説明した外部監視機
構１３及び信号インタフェース１４−１については省略
しである。
次に、第３図に示すフローチャートに従って、このよう
に構成される実施例の動作処理について説明する。
に構成される実施例の動作処理について説明する。
プログラム等の暴走により、動作中の中央処理装置１−
ｉからのリセット処理が実行されなくなると、従来技術
と同様に、対応するウォッチドッグタイマ１１−１がオ
ーバーフローすることで、対応のＡＮＤゲート１２−ｉ
及びＯＲゲート１５を介してＥＭＡｌｊ１ｍ機構１６に
対してシステム異常の発生が通知される。この通知を受
は取ると、ＥＭＡ制御機構１６は、第３図のフローチャ
ートのステップ１で示すように、ＥＭＡステートカウン
タ１０の計数値を１つカウントアツプするとともに、中
央処理装置１−ｔに対してシステムリセットの起動をか
けることで非常再開処理の実行を指示する。
ｉからのリセット処理が実行されなくなると、従来技術
と同様に、対応するウォッチドッグタイマ１１−１がオ
ーバーフローすることで、対応のＡＮＤゲート１２−ｉ
及びＯＲゲート１５を介してＥＭＡｌｊ１ｍ機構１６に
対してシステム異常の発生が通知される。この通知を受
は取ると、ＥＭＡ制御機構１６は、第３図のフローチャ
ートのステップ１で示すように、ＥＭＡステートカウン
タ１０の計数値を１つカウントアツプするとともに、中
央処理装置１−ｔに対してシステムリセットの起動をか
けることで非常再開処理の実行を指示する。
この非常再開処理の指示を受は取ると、システム構成決
定手段２０−４は、ステップ２で示すように、ＥＭＡス
テートカウンタ１０の計数値を参照して、その計数値に
従って非常再開処理を実行するシステム構成を決定して
それらのルートを接続する。すなわち、非常再開処理を
実行する中央処理装置１−ｉ、スイッチ回路網２−ｉ、
主記憶装置３−４、外部記憶装置４−ｉ等を決定してそ
れらのルートを接続するのである。
定手段２０−４は、ステップ２で示すように、ＥＭＡス
テートカウンタ１０の計数値を参照して、その計数値に
従って非常再開処理を実行するシステム構成を決定して
それらのルートを接続する。すなわち、非常再開処理を
実行する中央処理装置１−ｉ、スイッチ回路網２−ｉ、
主記憶装置３−４、外部記憶装置４−ｉ等を決定してそ
れらのルートを接続するのである。
次に、非常再開処理の実行側として規定された中央処理
装置１−ｉのプログラムパターン書込手段２１−１は、
ステップ３で示すように、非常再開処理の実行側として
規定された主記憶装置３−ｉの非常再開処理プログラム
のローディング領域に、第４図（ａ）に示すような自己
番地へのジャンプを繰り返すようなプログラムパターン
２４−１とか、あるいは第４図（ｂ）に示すような特定
番地へのジャンプを繰り返すようなプログラムパターン
２４−ｉを書き込む処理を実行する。
装置１−ｉのプログラムパターン書込手段２１−１は、
ステップ３で示すように、非常再開処理の実行側として
規定された主記憶装置３−ｉの非常再開処理プログラム
のローディング領域に、第４図（ａ）に示すような自己
番地へのジャンプを繰り返すようなプログラムパターン
２４−１とか、あるいは第４図（ｂ）に示すような特定
番地へのジャンプを繰り返すようなプログラムパターン
２４−ｉを書き込む処理を実行する。
続いて、非常再開処理の実行側として規定された中央処
理装置１−４の非常再開処理プログラム展開手段２２−
１は、ステップ４で示すように、非常再開処理の実行側
として規定された外部記憶装置４−ｉから非常再開処理
プログラム２３−１を読み出して、この読み出した非常
再開処理プログラム２３−４を書き込まれであるプログ
ラムパターン２４−ｉに上書きしていく形式で主記憶装
置３−ｉにローディングする。
理装置１−４の非常再開処理プログラム展開手段２２−
１は、ステップ４で示すように、非常再開処理の実行側
として規定された外部記憶装置４−ｉから非常再開処理
プログラム２３−１を読み出して、この読み出した非常
再開処理プログラム２３−４を書き込まれであるプログ
ラムパターン２４−ｉに上書きしていく形式で主記憶装
置３−ｉにローディングする。
そして、非常再開処理の実行側として規定された中央処
理装置１−ｉは、続いて従来通りに、ステップ５で示す
ように、このローディングされた非常再開処理プログラ
ム２５−１を実行することで非常再開処理を実行するよ
う処理することになる。
理装置１−ｉは、続いて従来通りに、ステップ５で示す
ように、このローディングされた非常再開処理プログラ
ム２５−１を実行することで非常再開処理を実行するよ
う処理することになる。
このように、非常再開処理プログラム２５−ｉのローデ
ィングに先立ってプログラムパターン２４−ｉの書込処
理を実行しておくことから、非常再開処理プログラムの
転送機能に障害が発生することで、主記憶装置３−ｉに
非常再開処理プログラム２５−１が展開されないような
ことが起こっても、プログラムパターン２４−１の実行
が実現されることで、非常再開処理の実行側として規定
された中央処理装置１−ｉのウォッチドッグタイマｌｌ
ｉがリセツトされな（なり、これにより直ちにシステム
異常が検出されることになる。これから、外部監視機構
１３によらないで、再度ＥＭＡ制御機構１６から非常再
開処理の実行要求が指示されることとなって、外部監視
機構１３を介さずに直ちに正常な非常再開処理が実行さ
れることになる。
ィングに先立ってプログラムパターン２４−ｉの書込処
理を実行しておくことから、非常再開処理プログラムの
転送機能に障害が発生することで、主記憶装置３−ｉに
非常再開処理プログラム２５−１が展開されないような
ことが起こっても、プログラムパターン２４−１の実行
が実現されることで、非常再開処理の実行側として規定
された中央処理装置１−ｉのウォッチドッグタイマｌｌ
ｉがリセツトされな（なり、これにより直ちにシステム
異常が検出されることになる。これから、外部監視機構
１３によらないで、再度ＥＭＡ制御機構１６から非常再
開処理の実行要求が指示されることとなって、外部監視
機構１３を介さずに直ちに正常な非常再開処理が実行さ
れることになる。
この実施例では、プログラムパターン２４−１を非常再
開処理プログラム２５−１のローディング領域だけに書
き込むものを開示したが、この書込領域をロープインク
領域以外に拡大していくことも可能である。このように
すると、本来の非常再開処理プログラム２３−１と異な
る誤った非常再開処理プログラム２５−１がローディン
グされるようなことが起きて、その誤った非常再開処理
プログラム２５−１に従って暴走が発生するようなこと
があっても、その拡大された領域に書き込まれるプログ
ラムパターン２４−１によりウォッチドッグタイマ１１
−１がオーバーフローすることで、外部監視機構１３を
介さずに直ちに正常な非常再開処理が実行されることに
なる。
開処理プログラム２５−１のローディング領域だけに書
き込むものを開示したが、この書込領域をロープインク
領域以外に拡大していくことも可能である。このように
すると、本来の非常再開処理プログラム２３−１と異な
る誤った非常再開処理プログラム２５−１がローディン
グされるようなことが起きて、その誤った非常再開処理
プログラム２５−１に従って暴走が発生するようなこと
があっても、その拡大された領域に書き込まれるプログ
ラムパターン２４−１によりウォッチドッグタイマ１１
−１がオーバーフローすることで、外部監視機構１３を
介さずに直ちに正常な非常再開処理が実行されることに
なる。
図示実施例について説明したが、本発明はこれに限定さ
れるものではない０例えば、プログラムパターン２４−
ｉはウォッチドッグタイマ１１−ｉのオーバーフローを
発生させるものであればどんなプログラムパターンであ
ってもよいのである。
れるものではない０例えば、プログラムパターン２４−
ｉはウォッチドッグタイマ１１−ｉのオーバーフローを
発生させるものであればどんなプログラムパターンであ
ってもよいのである。
以上説明したように、本発明によれば、交換機システム
における非常再開処理にあって、非常再開処理プログラ
ムの転送機能に障害が発生しても、直ちに正規の非常再
開処理に入れるようになるので、非常再開処理時におけ
る交換機システムのサービス停止時間を必要最小限に押
さえることができるようになる。
における非常再開処理にあって、非常再開処理プログラ
ムの転送機能に障害が発生しても、直ちに正規の非常再
開処理に入れるようになるので、非常再開処理時におけ
る交換機システムのサービス停止時間を必要最小限に押
さえることができるようになる。
第１図は本発明の原理構成図、
第２図は本発明の一実施例、
第３図は本発明が実行するフローチャート、第４図はプ
ログラムパターン書込手段が書き込むプログラムパター
ンの一実施例、 第５図は交換機システムの構成図、 第６図は従来技術の構成図、 第７図はＥＭＡステートカウンタの計数値に割り付けら
れるシステム構成の一例である。 図中、１は中央処理装置、２はスイッチ回路網、３は主
記憶装置、４は外部記憶装置、５はチャネル装置、１０
はＥＭＡステートカウンタ、１１はウォッチドッグタイ
マ、１２はＡＮＤゲート、１３は外部監視機構、１４は
信号インタフェース、ｌ５はＯＲゲート、１６はＥ Ｍ
Ａ ｆ！制御機構、２０はシステム構成決定手段、２
１はプログラムパターン書込手段、２２は非常再開処理
プログラム展開手段、２３は非常再開処理プログラム、
２４はプログラムパターン、２５は非常再開処理プログ
ラムである。
ログラムパターン書込手段が書き込むプログラムパター
ンの一実施例、 第５図は交換機システムの構成図、 第６図は従来技術の構成図、 第７図はＥＭＡステートカウンタの計数値に割り付けら
れるシステム構成の一例である。 図中、１は中央処理装置、２はスイッチ回路網、３は主
記憶装置、４は外部記憶装置、５はチャネル装置、１０
はＥＭＡステートカウンタ、１１はウォッチドッグタイ
マ、１２はＡＮＤゲート、１３は外部監視機構、１４は
信号インタフェース、ｌ５はＯＲゲート、１６はＥ Ｍ
Ａ ｆ！制御機構、２０はシステム構成決定手段、２
１はプログラムパターン書込手段、２２は非常再開処理
プログラム展開手段、２３は非常再開処理プログラム、
２４はプログラムパターン、２５は非常再開処理プログ
ラムである。
Claims (1)
- 【特許請求の範囲】 二重化構成を採用して、ウォッチドッグタイマ（１１）
により検出されるシステム異常の発生時に、ＥＭＡステ
ートカウンタ（１０）に従って非常再開処理のための中
央処理装置（１）とスイッチ回路網（２）と主記憶装置
（３）と外部記憶装置（４）とを規定するとともに、該
外部記憶装置（４）から該主記憶装置（３）に非常再開
処理プログラムを展開して、該中央処理装置（１）に従
って該非常再開処理プログラムを実行することで非常再
開処理を実行する交換機システムにおいて、 上記非常再開処理プログラムのローディングに先立って
、該ローディングの記憶領域に、再度ウォッチドッグタ
イマによりシステム異常が検出されることになるプログ
ラムパターンを書き込むプログラムパターン書込手段（
２１）を備え、該プログラムパターン書込手段（２１）
により書き込まれたプログラムパターンを書き換えなが
ら、上記非常再開処理プログラムをローディングしてい
くよう構成することを、 特徴とする交換機システムにおける非常再開処理方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270042A JPH03132143A (ja) | 1989-10-17 | 1989-10-17 | 交換機システムにおける非常再開処理方式 |
| CA002027770A CA2027770A1 (en) | 1989-10-17 | 1990-10-16 | Emergency resumption processing apparatus for an information processing system |
| US07/598,257 US5226151A (en) | 1989-10-17 | 1990-10-16 | Emergency resumption processing apparatus for an information processing system |
| EP19900119938 EP0423773A3 (en) | 1989-10-17 | 1990-10-17 | Emergency resumption processing apparatus for an information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270042A JPH03132143A (ja) | 1989-10-17 | 1989-10-17 | 交換機システムにおける非常再開処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03132143A true JPH03132143A (ja) | 1991-06-05 |
Family
ID=17480723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1270042A Pending JPH03132143A (ja) | 1989-10-17 | 1989-10-17 | 交換機システムにおける非常再開処理方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5226151A (ja) |
| EP (1) | EP0423773A3 (ja) |
| JP (1) | JPH03132143A (ja) |
| CA (1) | CA2027770A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69521101T2 (de) * | 1994-10-31 | 2001-10-18 | Ibm | Gemeinsam genutzte virtuelle Platten mit anwendungstransparenter Wiedergewinnung |
| US5541943A (en) * | 1994-12-02 | 1996-07-30 | At&T Corp. | Watchdog timer lock-up prevention circuit |
| DE69523124T2 (de) * | 1994-12-15 | 2002-05-29 | Hewlett Packard Co | Fehlererkennungssystem für einen gespiegelten Speicher in einer duplizierten Steuerung eines Plattenspeicherungssystems |
| JPH10269109A (ja) * | 1997-03-21 | 1998-10-09 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US6802023B2 (en) | 2001-03-15 | 2004-10-05 | Hewlett-Packard Development Company, L.P. | Redundant controller data storage system having hot insertion system and method |
| US6715101B2 (en) | 2001-03-15 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Redundant controller data storage system having an on-line controller removal system and method |
| US6708285B2 (en) | 2001-03-15 | 2004-03-16 | Hewlett-Packard Development Company, L.P. | Redundant controller data storage system having system and method for handling controller resets |
| EP1398700A1 (de) * | 2002-09-12 | 2004-03-17 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zur Synchronisation redundanter Verarbeitungseinheiten |
| JP5246230B2 (ja) * | 2010-09-13 | 2013-07-24 | 株式会社デンソー | 車両用電子制御装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4377000A (en) * | 1980-05-05 | 1983-03-15 | Westinghouse Electric Corp. | Automatic fault detection and recovery system which provides stability and continuity of operation in an industrial multiprocessor control |
| US4371754A (en) * | 1980-11-19 | 1983-02-01 | Rockwell International Corporation | Automatic fault recovery system for a multiple processor telecommunications switching control |
| US4535404A (en) * | 1982-04-29 | 1985-08-13 | Honeywell Information Systems Inc. | Method and apparatus for addressing a peripheral interface by mapping into memory address space |
-
1989
- 1989-10-17 JP JP1270042A patent/JPH03132143A/ja active Pending
-
1990
- 1990-10-16 US US07/598,257 patent/US5226151A/en not_active Expired - Fee Related
- 1990-10-16 CA CA002027770A patent/CA2027770A1/en not_active Abandoned
- 1990-10-17 EP EP19900119938 patent/EP0423773A3/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| CA2027770A1 (en) | 1991-04-18 |
| US5226151A (en) | 1993-07-06 |
| EP0423773A2 (en) | 1991-04-24 |
| EP0423773A3 (en) | 1992-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5347414B2 (ja) | 同期制御装置，情報処理装置及び同期管理方法 | |
| JPH04213736A (ja) | フォールト・トレラント・システムのためのチェックポイント機構 | |
| JPH0950424A (ja) | ダンプ採取装置およびダンプ採取方法 | |
| JPH03132143A (ja) | 交換機システムにおける非常再開処理方式 | |
| JPH09251443A (ja) | 情報処理システムのプロセッサ障害回復処理方法 | |
| JP3536293B2 (ja) | 二重化コンピュータ装置 | |
| JP4507875B2 (ja) | 多重化装置及びレガシーデバイス多重化方法 | |
| JPS60247750A (ja) | システム初期構成制御方式 | |
| JPH1078896A (ja) | 産業用電子計算機 | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JP2606431B2 (ja) | 制御メモリの障害回復方式 | |
| JPS6077252A (ja) | 入出力制御装置 | |
| JPH05158811A (ja) | データ処理装置の障害検出方式 | |
| JPS62107354A (ja) | マイクロプログラム制御装置 | |
| JPS597982B2 (ja) | 計算機システムのシステム障害時の再開始方式 | |
| JP3042034B2 (ja) | 障害処理方式 | |
| JP3346670B2 (ja) | 中央処理装置の切り替え方法及び切り替えシステム | |
| JPH02140036A (ja) | 再開動作時のシステム構成決定方式 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| WO2008072350A1 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPH0354639A (ja) | 二重化制御方式 | |
| JPH0675800A (ja) | 障害処理方式 | |
| JPH03282942A (ja) | マルチプロセツサシステム | |
| JPH01211138A (ja) | 計算機システムの監視回路用リセット回路 |