JP3041886B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3041886B2 JP3041886B2 JP2133212A JP13321290A JP3041886B2 JP 3041886 B2 JP3041886 B2 JP 3041886B2 JP 2133212 A JP2133212 A JP 2133212A JP 13321290 A JP13321290 A JP 13321290A JP 3041886 B2 JP3041886 B2 JP 3041886B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- amorphous silicon
- silicon layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄いベース領域を有するバイポーラトランジ
スタを備える半導体装置の製造方法に関する。
スタを備える半導体装置の製造方法に関する。
バイポーラトランジスタはその高速性，高駆動能力に
おいて、MOS型トランジスタより優れている。バイポー
ラトランジスタの高速性は遮断周波数fTによって表され
るが、このfTを大きくするにはベース領域の幅WBをどれ
だけ薄くできるかが大きなポイントとなる。
おいて、MOS型トランジスタより優れている。バイポー
ラトランジスタの高速性は遮断周波数fTによって表され
るが、このfTを大きくするにはベース領域の幅WBをどれ
だけ薄くできるかが大きなポイントとなる。
従来のバイポーラトランジスタは、このような薄いベ
ース領域を形成するために、第３図（ａ）ないし（ｂ）
に示す製造方法により製造されている。
ース領域を形成するために、第３図（ａ）ないし（ｂ）
に示す製造方法により製造されている。
すなわち、同図（ａ）のように、P-型シリコン基板20
1にN+型埋込領域202を形成し、かつN-型エピタキシャル
層203を形成した上で、素子間分離酸化膜204で素子領域
を画成する。ついで、素子領域に選択的にひ素イオンを
注入し、N+型エミッタ領域205を形成する。このひ素イ
オンの注入に際しては、例えば加速エネルギー70KeV,ド
ーズ量１×1016cm-2程度の高濃度のひ素のイオン注入を
行う。このとき、エミッタ領域205のエピタキシャル203
はアモルファス化する。
1にN+型埋込領域202を形成し、かつN-型エピタキシャル
層203を形成した上で、素子間分離酸化膜204で素子領域
を画成する。ついで、素子領域に選択的にひ素イオンを
注入し、N+型エミッタ領域205を形成する。このひ素イ
オンの注入に際しては、例えば加速エネルギー70KeV,ド
ーズ量１×1016cm-2程度の高濃度のひ素のイオン注入を
行う。このとき、エミッタ領域205のエピタキシャル203
はアモルファス化する。
次いで、同図（ｂ）のように、素子領域に例えば加速
エネルギー40〜60KeV,ドーズ量１〜５×1013cm-2程度の
ホウ素のイオン注入を行い、ベース領域206を形成す
る。
エネルギー40〜60KeV,ドーズ量１〜５×1013cm-2程度の
ホウ素のイオン注入を行い、ベース領域206を形成す
る。
この方法により製造されるバイポーラトランジスタ
は、エミッタ領域205の直下におけるベース領域206にお
いては、アモルファス化したエミッタ領域205を通して
イオン注入を行うために、イオン注入のチャネリングに
よるテールを抑制することができ、結果としてベース幅
を薄く形成することが可能となる。
は、エミッタ領域205の直下におけるベース領域206にお
いては、アモルファス化したエミッタ領域205を通して
イオン注入を行うために、イオン注入のチャネリングに
よるテールを抑制することができ、結果としてベース幅
を薄く形成することが可能となる。
このような方法により製造されたバイポーラトランジ
スタの不純物プロファイルを第４図に示す。
スタの不純物プロファイルを第４図に示す。
なお、他の方法としてBF2 +等の質量の重いイオンを用
いて浅いベース領域を形成する方法などがある。
いて浅いベース領域を形成する方法などがある。
上述した従来の薄いベース領域206を有するバイポー
ラトランジスタの製造方法では、薄いベース領域206は
ホウ素の不純物プロファイルのうち、ピーク部分から遠
い部分を利用して形成するため、ベース領域206の幅WB
をさらに薄くしようとしてエミッタ領域205を深く形成
すると、ベース領域206における不純物総量が激減し、
エミッタ−コレクタ耐圧のパンチスルーによる低下を招
くという問題が生じる。
ラトランジスタの製造方法では、薄いベース領域206は
ホウ素の不純物プロファイルのうち、ピーク部分から遠
い部分を利用して形成するため、ベース領域206の幅WB
をさらに薄くしようとしてエミッタ領域205を深く形成
すると、ベース領域206における不純物総量が激減し、
エミッタ−コレクタ耐圧のパンチスルーによる低下を招
くという問題が生じる。
本発明はこのようなパンチスルーによる低下を防止し
て遮断周波数の増大を図った半導体装置の製法法を提供
することにある。
て遮断周波数の増大を図った半導体装置の製法法を提供
することにある。
本発明の半導体装置の製造方法は、コレクタ領域とし
ての一導電型のエピタキシャル層を形成する工程と、こ
のエピタキシャル層上に逆導電型の不純物を高い濃度で
含むアモルファスシリコン層を形成する工程と、高温短
時間の熱処理を行うことによって前記エピタキシャル層
を種結晶として前記アモルファスシリコン層と接する厚
さ方向の一部に薄い固相エピタキシャル成長層を形成す
る工程と、残留した前記アモルファスシリコン層を除去
し、前記固相エピタキシャル成長層の表面に絶縁膜を形
成する工程と、この絶縁膜に開設した窓を通して一導電
型の多結晶シリコン層を形成してエミッタ領域を形成す
る工程とを含んでいる。
ての一導電型のエピタキシャル層を形成する工程と、こ
のエピタキシャル層上に逆導電型の不純物を高い濃度で
含むアモルファスシリコン層を形成する工程と、高温短
時間の熱処理を行うことによって前記エピタキシャル層
を種結晶として前記アモルファスシリコン層と接する厚
さ方向の一部に薄い固相エピタキシャル成長層を形成す
る工程と、残留した前記アモルファスシリコン層を除去
し、前記固相エピタキシャル成長層の表面に絶縁膜を形
成する工程と、この絶縁膜に開設した窓を通して一導電
型の多結晶シリコン層を形成してエミッタ領域を形成す
る工程とを含んでいる。
この構成によれば、ベース領域を高い不純物濃度で薄
く形成でき、遮断周波数が高く高周波特性の良好なバイ
ポーラトランジスタが構成できる。
く形成でき、遮断周波数が高く高周波特性の良好なバイ
ポーラトランジスタが構成できる。
次に、本発明を図面を参照して説明する。
第１図（ａ）ないし（ｄ）は本発明の一実施例を製造
工程順に示す断面図である。
工程順に示す断面図である。
まず、第１図（ａ）に示すように、P-型シリコン基板
101の素子領域相当領域にN+型埋込層102を形成した後、
全面に不純物濃度１〜５×1015cm-3程度のN-型エピタキ
シャル層103を成長する。また、このエピタキシャル層1
03の表面に表面・素子間分離酸化膜104を形成し、素子
領域を画成する。
101の素子領域相当領域にN+型埋込層102を形成した後、
全面に不純物濃度１〜５×1015cm-3程度のN-型エピタキ
シャル層103を成長する。また、このエピタキシャル層1
03の表面に表面・素子間分離酸化膜104を形成し、素子
領域を画成する。
次に、第１図（ｂ）に示すように、ベースを形成する
領域の前記表面・素子間分離酸化膜104を選択的にエッ
チング除去し、この領域の前記N-型エピタキシャル層10
4の表面を露出させる。その後、全面にアモルファスシ
リコン層105を0.5〜1.0μｍ程度の厚さに成長する。そ
して、このアモルファスシリコン層105に対して加速エ
ネルギー10〜30KeV程度，ドーズ量１×1016cm-2程度以
上のホウ素のイオン注入を行う。この時、イオン注入に
よるホウ素の不純物プロファイルの深さがアモルファス
シリコン層105の厚さよりも大きくならないようにす
る。次に、700℃以下の低温の熱処理を行う。この時、
アモルファスシリコンとエピタキシャルシリコン中での
ホウ素の拡散係数の違いを利用して、アモルファスシリ
コン層105中の不純物濃度がほぼ均一となり、N-型エピ
タキシャル層103へのホウ素の拡散ができる限り小さく
なるように熱処理時間を設定する。
領域の前記表面・素子間分離酸化膜104を選択的にエッ
チング除去し、この領域の前記N-型エピタキシャル層10
4の表面を露出させる。その後、全面にアモルファスシ
リコン層105を0.5〜1.0μｍ程度の厚さに成長する。そ
して、このアモルファスシリコン層105に対して加速エ
ネルギー10〜30KeV程度，ドーズ量１×1016cm-2程度以
上のホウ素のイオン注入を行う。この時、イオン注入に
よるホウ素の不純物プロファイルの深さがアモルファス
シリコン層105の厚さよりも大きくならないようにす
る。次に、700℃以下の低温の熱処理を行う。この時、
アモルファスシリコンとエピタキシャルシリコン中での
ホウ素の拡散係数の違いを利用して、アモルファスシリ
コン層105中の不純物濃度がほぼ均一となり、N-型エピ
タキシャル層103へのホウ素の拡散ができる限り小さく
なるように熱処理時間を設定する。
次に、第１図（ｃ）に示すように、ランプアニールや
レーザアニールのような高温短時間の熱処理を行ない、
N-型エピタキシャル層103を種結晶として前記アモルフ
ァスシリコン層105の一部に対して固相エピタキシャル
成長を行い、P+型ベース領域106を0.3μｍ程度成長させ
る。その後、残留したアモルファスシリコ層105をエッ
チング除去する。
レーザアニールのような高温短時間の熱処理を行ない、
N-型エピタキシャル層103を種結晶として前記アモルフ
ァスシリコン層105の一部に対して固相エピタキシャル
成長を行い、P+型ベース領域106を0.3μｍ程度成長させ
る。その後、残留したアモルファスシリコ層105をエッ
チング除去する。
次いで、第１図（ｄ）に示すように、P+型ベース領域
106の表面に酸化膜107を形成し、かつエミッタ領域に相
当する領域の酸化膜107に窓を開設した後、全面に多結
晶シリコン膜を形成し、これにひ素等の不純物を導入
し、かつ選択的にエッチングすることでP+型エミッタ領
域108を形成する。
106の表面に酸化膜107を形成し、かつエミッタ領域に相
当する領域の酸化膜107に窓を開設した後、全面に多結
晶シリコン膜を形成し、これにひ素等の不純物を導入
し、かつ選択的にエッチングすることでP+型エミッタ領
域108を形成する。
その上で、層間絶縁膜109を形成し、かつコンタクト
ホールを開設した後にエミッタ，ベース，コレクタの各
金属配線110を形成することで、バイポーラトランジス
タが完成される。
ホールを開設した後にエミッタ，ベース，コレクタの各
金属配線110を形成することで、バイポーラトランジス
タが完成される。
このように形成されたバイポーラトランジスタでは、
高濃度に不純物を添加したアモルファスシリコン層105
に高温短時間の熱処理を施すことでエピタキシャル層10
3の表面に固相エピタキシャル成長層106を形成し、この
固相エピタキシャル成長層106をベース領域として構成
しているため、高濃度で薄いベース領域が構成されるこ
とになる。これにより、遮断周波数が大きく、高周波特
性の良好なバイポーラトランジスタとして構成すること
ができる。
高濃度に不純物を添加したアモルファスシリコン層105
に高温短時間の熱処理を施すことでエピタキシャル層10
3の表面に固相エピタキシャル成長層106を形成し、この
固相エピタキシャル成長層106をベース領域として構成
しているため、高濃度で薄いベース領域が構成されるこ
とになる。これにより、遮断周波数が大きく、高周波特
性の良好なバイポーラトランジスタとして構成すること
ができる。
また、このバイポーラトランジスタの製造方法では、
従来のバイポーラトラジスタの製造工程の一部に、アモ
ルファスシリコン層105の成長工程と固相エピタキシャ
ル成長層106の成長工程とを含むのみであるため、簡単
に製造することが可能となる。
従来のバイポーラトラジスタの製造工程の一部に、アモ
ルファスシリコン層105の成長工程と固相エピタキシャ
ル成長層106の成長工程とを含むのみであるため、簡単
に製造することが可能となる。
第２図は本発明の他の製造方法の一部を示す断面図で
ある。この実施例においては、前記実施例においてイオ
ン注入によって行ったアモルファスシリコン層105への
ホウ素の添加を、ホウ素シリカガラス（BSG）を用いて
行っている。
ある。この実施例においては、前記実施例においてイオ
ン注入によって行ったアモルファスシリコン層105への
ホウ素の添加を、ホウ素シリカガラス（BSG）を用いて
行っている。
すなわち、第２図に示すように、アモルファスシリコ
ン層105の成長後に、その上にホウ素シリカガラス層111
を形成する。これにより、このホウ素シリカガラス層11
1の形成とアモルファスシリコン層105へのホウ素の拡散
が同時に行われるため、第１実施例よりも工程を短縮す
ることが可能となる。
ン層105の成長後に、その上にホウ素シリカガラス層111
を形成する。これにより、このホウ素シリカガラス層11
1の形成とアモルファスシリコン層105へのホウ素の拡散
が同時に行われるため、第１実施例よりも工程を短縮す
ることが可能となる。
以上説明したように本発明は、アモルファスシリコン
層を形成した後、高温短時間の熱処理を行って当該アモ
ルファスシリコン層の厚さ方向の一部を固相エピタキシ
ャル成長して薄いベース領域を形成することができ、遮
断周波数が高くて高周波特性の良好なバイポーラトラン
ジスタを製造することができる。
層を形成した後、高温短時間の熱処理を行って当該アモ
ルファスシリコン層の厚さ方向の一部を固相エピタキシ
ャル成長して薄いベース領域を形成することができ、遮
断周波数が高くて高周波特性の良好なバイポーラトラン
ジスタを製造することができる。
第１図（ａ）ないし（ｄ）は本発明の実施例を製造工程
順に示す断面図、第２図は本発明の他の製造方法の工程
一部を示す断面図、第３図（ａ）および（ｂ）は従来の
バイポーラトランジスタの製造方法を工程順に示す断面
図、第４図は従来のバイポーラトランジスタにおける不
純物プロファイルを示す図である。 101……P-シリコン基板、102……N+型埋込領域、103…
…N-型エピタキシャル層、104……表面・素子間分離酸
化膜、105……アモルファスシリコン層、106……P+型固
相エピタキシャル成長層、107……酸化膜、108……N+型
エミッタ領域、109……層間絶縁膜、110……金属配線、
111……ホウ素シリカガラス、201……P-型シリコン基
板、202……N+型埋込領域、203……N-型エピタキシャル
層、204……表面・素子間分離酸化膜、205……N+型エミ
ッタ領域、206……Ｐ型ベース領域。
順に示す断面図、第２図は本発明の他の製造方法の工程
一部を示す断面図、第３図（ａ）および（ｂ）は従来の
バイポーラトランジスタの製造方法を工程順に示す断面
図、第４図は従来のバイポーラトランジスタにおける不
純物プロファイルを示す図である。 101……P-シリコン基板、102……N+型埋込領域、103…
…N-型エピタキシャル層、104……表面・素子間分離酸
化膜、105……アモルファスシリコン層、106……P+型固
相エピタキシャル成長層、107……酸化膜、108……N+型
エミッタ領域、109……層間絶縁膜、110……金属配線、
111……ホウ素シリカガラス、201……P-型シリコン基
板、202……N+型埋込領域、203……N-型エピタキシャル
層、204……表面・素子間分離酸化膜、205……N+型エミ
ッタ領域、206……Ｐ型ベース領域。
Claims (2)
- 【請求項１】コレクタ領域としての一導電型のエピタキ
シャル層を形成する工程と、このエピタキシャル層上に
逆導電型の不純物を高い濃度で含むアモルファスシリコ
ン層を形成する工程と、高温短時間の熱処理を行うこと
によって前記エピタキシャル層を種結晶として前記アモ
ルファスシリコン層と接する厚さ方向の一部に薄い固相
エピタキシャル成長層を形成する工程と、残留した前記
アモルファスシリコン層を除去し、前記固相エピタキシ
ャル成長層の表面に絶縁膜を形成する工程と、この絶縁
膜に開設した窓を通して一導電型の多結晶シリコン層を
形成してエミッタ領域を形成する工程とを含むことを特
徴とする半導体装置の製造方法。 - 【請求項２】前記高温短時間の熱処理がランプアニー
ル、又はレーザアニールによって行われることを特徴と
する特許請求の範囲第１項に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133212A JP3041886B2 (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133212A JP3041886B2 (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0428235A JPH0428235A (ja) | 1992-01-30 |
| JP3041886B2 true JP3041886B2 (ja) | 2000-05-15 |
Family
ID=15099351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2133212A Expired - Lifetime JP3041886B2 (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3041886B2 (ja) |
-
1990
- 1990-05-23 JP JP2133212A patent/JP3041886B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0428235A (ja) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1273128A (en) | Process for manufacturing semiconductor bicmos devices | |
| US5424572A (en) | Spacer formation in a semiconductor structure | |
| JPH0355984B2 (ja) | ||
| JPS62203380A (ja) | 半導体素子の製造方法 | |
| JP3149414B2 (ja) | 浅い接合部を有する半導体デバイスを製作する方法 | |
| JPH055372B2 (ja) | ||
| US4377902A (en) | Method of manufacturing semiconductor device using laser beam crystallized poly/amorphous layer | |
| WO1987001238A1 (en) | Fabricating a semiconductor device with buried oxide | |
| JPS6318346B2 (ja) | ||
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| US20030062598A1 (en) | Method for manufacturing and structure of semiconductor device with sinker contact region | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPS6410951B2 (ja) | ||
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| JP2852241B2 (ja) | 半導体装置及びその製造方法 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH07120793B2 (ja) | 半導体装置の製造方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JPS63287061A (ja) | 近接したデバイス領域を有するバイポーラトランジスタの形成方法 | |
| KR0154307B1 (ko) | 반도체장치의 제조방법 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH021931A (ja) | 半導体装置の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 |