JPH03123096A - ハイブリッドｉｃの製造方法およびその構造 - Google Patents
ハイブリッドｉｃの製造方法およびその構造Info
- Publication number
- JPH03123096A JPH03123096A JP25875689A JP25875689A JPH03123096A JP H03123096 A JPH03123096 A JP H03123096A JP 25875689 A JP25875689 A JP 25875689A JP 25875689 A JP25875689 A JP 25875689A JP H03123096 A JPH03123096 A JP H03123096A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid
- terminal
- slit
- board
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims description 8
- 238000005476 soldering Methods 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000006071 cream Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000002257 embryonic structure Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- -1 resistors Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はスリット幅を端子の所望長さにしさらに該スリ
ットを挟んで対向するハイブリッドＩＣ基板の端子ラン
ドに端子を装入する対向穴を穿設し、部品ランドに電子
部品およびＩＣを固定するとともに該対向穴に導線を固
定するハイブリッドＩＣの製造方法であって、端子価格
を低廉にし、製造工程を簡略化し、ハイブリッドＩＣの
高さを低くすることができる。
ットを挟んで対向するハイブリッドＩＣ基板の端子ラン
ドに端子を装入する対向穴を穿設し、部品ランドに電子
部品およびＩＣを固定するとともに該対向穴に導線を固
定するハイブリッドＩＣの製造方法であって、端子価格
を低廉にし、製造工程を簡略化し、ハイブリッドＩＣの
高さを低くすることができる。
本発明はあらゆる電子部品（半導体、抵抗、コンデサ、
コイル等）とＩＣとを合成した一種のＩＣであるハイブ
リッドＩＣに関する。
コイル等）とＩＣとを合成した一種のＩＣであるハイブ
リッドＩＣに関する。
（１）
（２）
ハイブリッドＩＣは多数の部品を用い、複雑な電子回路
を構成する通信機、コンピュータなどに用いられ、これ
ら装置の小形化、高安定性、高品質、低価格を実現化す
ることに必要とされる。
を構成する通信機、コンピュータなどに用いられ、これ
ら装置の小形化、高安定性、高品質、低価格を実現化す
ることに必要とされる。
本発明では特にハイブリッドＩＣの構造に言及する。
第７図は従来の複数のハイブリッドＩＣ基板からなるプ
リント基板を示す平面図である。以下に本図の構成を説
明する。なお全図を通じて同様の構成要素については同
一参照番号または記号をもって表す。本図においてプリ
ント基板１はガラスエポキシ樹脂基材からなるプリント
配線板である。
リント基板を示す平面図である。以下に本図の構成を説
明する。なお全図を通じて同様の構成要素については同
一参照番号または記号をもって表す。本図においてプリ
ント基板１はガラスエポキシ樹脂基材からなるプリント
配線板である。
プリント基板１は例えばそれぞれに配線（図示しない）
、電子部品が搭載される部品ランド３およびその長平方
向の片側に位置する端子ランド４が印刷され、さらに４
列２段に配列される８個のハイブリッドＩＣ基板２、該
ハイブリッドＩＣ基板２の相互および側縁板（１７、１
８）から分離させ、プリント基板１からの分割を容易に
するため各該ハイブリッドＩＣ基板２の長平方向に設け
られる４本のスリット６ならびに上部縁板（１５）およ
び下部縁板（１６）を切り離し、上段および下段のハイ
ブリッドＩＣ基板を切り離してプリント基板１から分割
するために各該ハイブリッドＩＣ基板２の横手方向に設
けられるＶ字形状の溝を有する３本の分割線（例えばＶ
カット線あるいはミシン孔以下Ｖカット線をもって説明
する）５を含む。第８図は第７図の斜線部のハイブリッ
ドＩＣを示す平面図である。本図において、ハイブリッ
ドＩＣ２はハイブリッドＩＣ基板２、該ハイブリッド基
板２に搭載されるＩＣｌ０、トランジスタ１１、抵抗１
２、コンデンサ１３等の電子部品、および端子ランド４
に固定される端子７を含む。第９図は第８図の側面図で
ある。本図において、ハイブリッドＩＣ２’の端子７は
一端の先端が二叉の構造になって、ハイブリッドＩＣ基
板２の端子ランド４を挾む。第８図において端子７の長
さａは約５胚であり、端子７の先端の二叉構造の肩部か
ら挿着時のバイブ（３） （４） リッドＩＣ基板２の縁までの肩部高さｂは１．３＋ｎ＋
ｎ〜１．７ ＋ｎ＋ｎである。
、電子部品が搭載される部品ランド３およびその長平方
向の片側に位置する端子ランド４が印刷され、さらに４
列２段に配列される８個のハイブリッドＩＣ基板２、該
ハイブリッドＩＣ基板２の相互および側縁板（１７、１
８）から分離させ、プリント基板１からの分割を容易に
するため各該ハイブリッドＩＣ基板２の長平方向に設け
られる４本のスリット６ならびに上部縁板（１５）およ
び下部縁板（１６）を切り離し、上段および下段のハイ
ブリッドＩＣ基板を切り離してプリント基板１から分割
するために各該ハイブリッドＩＣ基板２の横手方向に設
けられるＶ字形状の溝を有する３本の分割線（例えばＶ
カット線あるいはミシン孔以下Ｖカット線をもって説明
する）５を含む。第８図は第７図の斜線部のハイブリッ
ドＩＣを示す平面図である。本図において、ハイブリッ
ドＩＣ２はハイブリッドＩＣ基板２、該ハイブリッド基
板２に搭載されるＩＣｌ０、トランジスタ１１、抵抗１
２、コンデンサ１３等の電子部品、および端子ランド４
に固定される端子７を含む。第９図は第８図の側面図で
ある。本図において、ハイブリッドＩＣ２’の端子７は
一端の先端が二叉の構造になって、ハイブリッドＩＣ基
板２の端子ランド４を挾む。第８図において端子７の長
さａは約５胚であり、端子７の先端の二叉構造の肩部か
ら挿着時のバイブ（３） （４） リッドＩＣ基板２の縁までの肩部高さｂは１．３＋ｎ＋
ｎ〜１．７ ＋ｎ＋ｎである。
次にハイブリッドＩＣ２’を製造する工程を説明する。
第１０図は従来のハイブリッドＩＣの製造フローチャー
トである。本図において、プリント基板１のハイブリッ
ドＩＣ基板２には配線（図示しない）、部品ランド３お
よび端子ランド４が印刷され、回路パターンが形成され
る（Ｓｌ）。プリント基板１にＶカット線５およびスリ
ット線６が加工される（Ｓ２）。ハイブリッドＩＣ基板
２の部品ランド３にはんだクリームが例えばスクリーン
印刷またはデイスペンサにより塗布される（Ｓ３）。ハ
イブリッドＩＣ基板２の部品ランド３にＩＣｌ０、トラ
ンジスタ１１、抵抗１２、コンデンサ１３等の電子部品
を装着する（Ｓ４）。リフローはんだ方式による加熱溶
融によりこれらの電子部品を固定する（Ｓ５）。次にＶ
カット線５に沿ってプリント基板１を各ハイブリッドＩ
Ｃ基板２へ分割する（Ｓ６）。分割された各該ハイブリ
ッドＩＣ基板２の端子ランド４に端子７を挿入してはん
だ付けしてハイブリッドＩＣ２’を完成させる（Ｓ７）
。その後はんだ付けによるフラックス残さの洗浄および
防湿のための表面コーティングが行われるが本発明とは
直接関連を有しない。かくしてこれらのハイブリッドＩ
Ｃ２’は電子機器に組込まれ（Ｓ８）、電子機器の小形
化、高品質に寄与してきた。
トである。本図において、プリント基板１のハイブリッ
ドＩＣ基板２には配線（図示しない）、部品ランド３お
よび端子ランド４が印刷され、回路パターンが形成され
る（Ｓｌ）。プリント基板１にＶカット線５およびスリ
ット線６が加工される（Ｓ２）。ハイブリッドＩＣ基板
２の部品ランド３にはんだクリームが例えばスクリーン
印刷またはデイスペンサにより塗布される（Ｓ３）。ハ
イブリッドＩＣ基板２の部品ランド３にＩＣｌ０、トラ
ンジスタ１１、抵抗１２、コンデンサ１３等の電子部品
を装着する（Ｓ４）。リフローはんだ方式による加熱溶
融によりこれらの電子部品を固定する（Ｓ５）。次にＶ
カット線５に沿ってプリント基板１を各ハイブリッドＩ
Ｃ基板２へ分割する（Ｓ６）。分割された各該ハイブリ
ッドＩＣ基板２の端子ランド４に端子７を挿入してはん
だ付けしてハイブリッドＩＣ２’を完成させる（Ｓ７）
。その後はんだ付けによるフラックス残さの洗浄および
防湿のための表面コーティングが行われるが本発明とは
直接関連を有しない。かくしてこれらのハイブリッドＩ
Ｃ２’は電子機器に組込まれ（Ｓ８）、電子機器の小形
化、高品質に寄与してきた。
しかしながらハイブリッドＩＣ基板２への端子７の挿入
、はんだ付けに専用の設備が必要でさらにＩＣｌ０等の
電子部品のはんだ付けとは別に端子のはんだ付けを行う
ため製造工程が複雑であるという第１の問題がある。
、はんだ付けに専用の設備が必要でさらにＩＣｌ０等の
電子部品のはんだ付けとは別に端子のはんだ付けを行う
ため製造工程が複雑であるという第１の問題がある。
また端子７自体は二叉構造へ加工する必要があるため高
価になるという問題がある。一端子あたり０．５円〜１
．５円の費用を必要とする。
価になるという問題がある。一端子あたり０．５円〜１
．５円の費用を必要とする。
さらに端子７は第８図に示すようにその先端を二叉構造
にするため、その肩部高さｂ（１，３ｍｍ〜１．７ｍ＋
ｎ）により、ハイブリッドＩＣ２’の電子機器（５） （６） への取り付は高さｈ ′を大きくするという第３の問題
がある。車載用デツキの場合には、その高さが約１０＋
ｎｍに制限されるので端子７の先端における肩部高さｂ
は無視できないほど大である。
にするため、その肩部高さｂ（１，３ｍｍ〜１．７ｍ＋
ｎ）により、ハイブリッドＩＣ２’の電子機器（５） （６） への取り付は高さｈ ′を大きくするという第３の問題
がある。車載用デツキの場合には、その高さが約１０＋
ｎｍに制限されるので端子７の先端における肩部高さｂ
は無視できないほど大である。
したがって、本発明は上記問題点に鑑み、製造工程が簡
略でき、低価格でかつ電子機器を小形化にするハイブリ
ッドＩＣを提供することを目的とする。
略でき、低価格でかつ電子機器を小形化にするハイブリ
ッドＩＣを提供することを目的とする。
第１図は本発明の原理構成を示す図である。本発明では
前記問題点を解決するためにスリット６０幅を端子の所
望長さのほぼ２倍にし、さらに該スリット６ ′を挟ん
で対向するハイブリッドＩＣ基板２の端子ランド４ ′
に端子を装入する対向穴８を穿設した。そして、部品ラ
ンド３に電子部品およびＩＣを装着するとともに該対向
穴８に導線７ ′を装入し、リフローはんだ付は方式に
よりこれらを同時にはんだ付けして固定する。
前記問題点を解決するためにスリット６０幅を端子の所
望長さのほぼ２倍にし、さらに該スリット６ ′を挟ん
で対向するハイブリッドＩＣ基板２の端子ランド４ ′
に端子を装入する対向穴８を穿設した。そして、部品ラ
ンド３に電子部品およびＩＣを装着するとともに該対向
穴８に導線７ ′を装入し、リフローはんだ付は方式に
よりこれらを同時にはんだ付けして固定する。
このようにして製造されたハイブリッドＩＣ２は端子を
取り付ける端子ランド４ ′に穿設される穴８に固定さ
れる導線７ ′を備える。
取り付ける端子ランド４ ′に穿設される穴８に固定さ
れる導線７ ′を備える。
第１図において端子として導線７ ′例えばジャンパー
線を用いるので従来と比較してハイブリッドＩＣ２’の
価格を低廉にできる。前記スリット６対向穴８を設けた
ので、導線７ ′を電子部品およびＩＣと同時にプリン
ト基板へ固定できるようになったので従来と比較して製
造工程を簡略化でき、導線７ ′の穴８への装入には通
常使用される装置が使用でき、従来のような専用装置が
不要となる。
線を用いるので従来と比較してハイブリッドＩＣ２’の
価格を低廉にできる。前記スリット６対向穴８を設けた
ので、導線７ ′を電子部品およびＩＣと同時にプリン
ト基板へ固定できるようになったので従来と比較して製
造工程を簡略化でき、導線７ ′の穴８への装入には通
常使用される装置が使用でき、従来のような専用装置が
不要となる。
このようにして製造されたハイブリッドＩＣの構造は、
従来のような端子の二叉構造を必要としない導線７ ′
を用いるのでその高さを低くでき、電子機器に組み込ま
れたとき、その小形化に寄与する。
従来のような端子の二叉構造を必要としない導線７ ′
を用いるのでその高さを低くでき、電子機器に組み込ま
れたとき、その小形化に寄与する。
以下、本発明の実施例について図面を参照して（７）
（８）
詳細に説明する。第２図は本発明の第１の実施例であり
、複数のハイブリッドＩＣ基板からなるプリント基板の
平面図である。本図において第７図と異なる構成要素は
、ハイブリッドＩＣ基板２の分割を容易にする従来の細
い第１のスリット６と異なり、幅が端子の所望長さの２
倍（例えば約５ｍｍｘ２）であり、ハイブリッドＩＣ基
板２の左側から第１列と第２列との間、第３列と第４列
との間に設けられる第２のスリット６ ′ならびに該第
２のスリット６ ′に面して対抗するハイブリッドＩＣ
基板２の側部に配置され、さらに端子が貫通する穴８が
穿設される端子ランド４ ′である。第３図は第２図の
Ａ部分において端子を取りつける平面図である。本図の
構成は、対向するハイブリッドＩＣ基板２、各該ハイブ
リッドＩＣ基板２の側部に位置し、それぞれに穴８が穿
設される端子ランド４ ′、各該ハイブリッドＩＣ基板
２に挾まれる第２のスリット６ ′および対向する各端
子ランド４ ′の穴８に、第２のスリット６ ′をまた
ぐようにして装入される端子としての導線７ ′例えば
ジャンパー線からなる。第４図は第３図の側面図である
。導線７ ′の装入は対向する穴８に導線７ ′を挿入
してその両端を折り曲げる、−船釣に使用されるプリン
ト基板のジャンパー線装入機により行われる。この導線
７ ′は後述するはんだ付は後に第４図に示す中央部の
一点鎖線で切断される。導線７ ′として使用するこの
ジャンパー線は１個あたりの価格がほとんど零であり従
来の端子７と比較して低廉である。なお端子ランド４
′の穴はプリント基板の基材が樹脂基板タイプからなる
ので簡単に穿設される。
、複数のハイブリッドＩＣ基板からなるプリント基板の
平面図である。本図において第７図と異なる構成要素は
、ハイブリッドＩＣ基板２の分割を容易にする従来の細
い第１のスリット６と異なり、幅が端子の所望長さの２
倍（例えば約５ｍｍｘ２）であり、ハイブリッドＩＣ基
板２の左側から第１列と第２列との間、第３列と第４列
との間に設けられる第２のスリット６ ′ならびに該第
２のスリット６ ′に面して対抗するハイブリッドＩＣ
基板２の側部に配置され、さらに端子が貫通する穴８が
穿設される端子ランド４ ′である。第３図は第２図の
Ａ部分において端子を取りつける平面図である。本図の
構成は、対向するハイブリッドＩＣ基板２、各該ハイブ
リッドＩＣ基板２の側部に位置し、それぞれに穴８が穿
設される端子ランド４ ′、各該ハイブリッドＩＣ基板
２に挾まれる第２のスリット６ ′および対向する各端
子ランド４ ′の穴８に、第２のスリット６ ′をまた
ぐようにして装入される端子としての導線７ ′例えば
ジャンパー線からなる。第４図は第３図の側面図である
。導線７ ′の装入は対向する穴８に導線７ ′を挿入
してその両端を折り曲げる、−船釣に使用されるプリン
ト基板のジャンパー線装入機により行われる。この導線
７ ′は後述するはんだ付は後に第４図に示す中央部の
一点鎖線で切断される。導線７ ′として使用するこの
ジャンパー線は１個あたりの価格がほとんど零であり従
来の端子７と比較して低廉である。なお端子ランド４
′の穴はプリント基板の基材が樹脂基板タイプからなる
ので簡単に穿設される。
次に本発明の実施例に係るハイブリッドＩＣの製造工程
を説明する。第５図は本発明の実施例に係るハイブリッ
ドＩＣの製造フローチャートである。本図において、プ
リント基板１のハイブリッド基板２には配線（図示しな
い）、部品ランド３および端子ランド４ ′が印刷され
、回路パターンが形成される（Ｓｌ）。プリント基板１
にスリット６．６ ’Ｖカット線５を設けるとともに
端子ランド４ ′に穴８を穿設する（Ｓ２）。ハイブリ
ッ（９） （１０） ドＩＣ基板２の部品ランド３とともに端子ランド４ ′
にはんだクリームが例えばスクリーン印刷またはデイス
ペンサにより塗布される（Ｓ３）。ハイブリッドＩＣ基
板２の部品ランド３にＩＣｌ０、トランジスタ、抵抗１
２、コンデンサ１３等の電子部品を装着するとともに対
向する端子ランド４ ′の穴８に導線７ ′を装入する
（Ｓ４）。前記電子部品が装着されるとともに前記導線
７ ′が装入されたプリント基板１を加熱し、はんだを
溶融させて、リフローはんだ方式によってそれらをプリ
ント基板１に固定する（Ｓ５）。次に導線７ ′をその
中央部で切断しさらにＶカット線５に沿ってプリント基
板１を分割することによってその高さが従来よりも低い
ＳＩＬ用の各ハイブリッドＩＣ２’が完成する（Ｓ６）
。上記の製造工程により従来技術のようにハイブリッド
ＩＣ基板２へ分割した後に端子をはんだ付けする工程が
削除される。これらのハイブリッドＩＣ２’を電子機器
に組込まれ（Ｓ７）、さらに電子機器の小形化を図れる
ようになる。
を説明する。第５図は本発明の実施例に係るハイブリッ
ドＩＣの製造フローチャートである。本図において、プ
リント基板１のハイブリッド基板２には配線（図示しな
い）、部品ランド３および端子ランド４ ′が印刷され
、回路パターンが形成される（Ｓｌ）。プリント基板１
にスリット６．６ ’Ｖカット線５を設けるとともに
端子ランド４ ′に穴８を穿設する（Ｓ２）。ハイブリ
ッ（９） （１０） ドＩＣ基板２の部品ランド３とともに端子ランド４ ′
にはんだクリームが例えばスクリーン印刷またはデイス
ペンサにより塗布される（Ｓ３）。ハイブリッドＩＣ基
板２の部品ランド３にＩＣｌ０、トランジスタ、抵抗１
２、コンデンサ１３等の電子部品を装着するとともに対
向する端子ランド４ ′の穴８に導線７ ′を装入する
（Ｓ４）。前記電子部品が装着されるとともに前記導線
７ ′が装入されたプリント基板１を加熱し、はんだを
溶融させて、リフローはんだ方式によってそれらをプリ
ント基板１に固定する（Ｓ５）。次に導線７ ′をその
中央部で切断しさらにＶカット線５に沿ってプリント基
板１を分割することによってその高さが従来よりも低い
ＳＩＬ用の各ハイブリッドＩＣ２’が完成する（Ｓ６）
。上記の製造工程により従来技術のようにハイブリッド
ＩＣ基板２へ分割した後に端子をはんだ付けする工程が
削除される。これらのハイブリッドＩＣ２’を電子機器
に組込まれ（Ｓ７）、さらに電子機器の小形化を図れる
ようになる。
第６図は本発明の第２の実施例であり複数のハイブリッ
ドＩＣ基板からなるプリント基板の平面図である。本図
において、第２図と異なる構成要素は各ハイブリッドＩ
Ｃ基板２ ′の長平方向の両側部に穴８が穿設される端
子ランド４ ′、幅が端子の所望長さの２倍（例えば約
５＋ｎｍＸ２）であり、ハイブリッドＩＣ基板２の左側
から第１列と第２列との間、第２列と第３列との間およ
び第３列と第４列との間に設けられる第２のスリット６
′、幅が端子の所望長さ（例えば約５ｍｍ）であり、
第１列と左側の側縁板１８との間、および第４列と右側
の側縁板１８との間に設けられる第３のスリット６１、
ならびに、側縁板１７および１８にハイブリッドＩＣ基
板２ ′の端子ランド４ ′の穴８に対応して穿設され
る穴８ ′である。このようにプリント基板１の構成を
することによってＤＩＬのハイブリッドＩＣ２’が得ら
れる。製造工程は前述と同様なので説明を省略する。
ドＩＣ基板からなるプリント基板の平面図である。本図
において、第２図と異なる構成要素は各ハイブリッドＩ
Ｃ基板２ ′の長平方向の両側部に穴８が穿設される端
子ランド４ ′、幅が端子の所望長さの２倍（例えば約
５＋ｎｍＸ２）であり、ハイブリッドＩＣ基板２の左側
から第１列と第２列との間、第２列と第３列との間およ
び第３列と第４列との間に設けられる第２のスリット６
′、幅が端子の所望長さ（例えば約５ｍｍ）であり、
第１列と左側の側縁板１８との間、および第４列と右側
の側縁板１８との間に設けられる第３のスリット６１、
ならびに、側縁板１７および１８にハイブリッドＩＣ基
板２ ′の端子ランド４ ′の穴８に対応して穿設され
る穴８ ′である。このようにプリント基板１の構成を
することによってＤＩＬのハイブリッドＩＣ２’が得ら
れる。製造工程は前述と同様なので説明を省略する。
（１１）
（１２）
〔発明の効果〕
以上説明したように本発明によればスリットの幅を端子
の所望長さの２倍にし、さらに該スリットを挟んで対向
するハイブリッドＩＣ基板の端子ランドに端子を装入す
る対向穴を穿設し、部品ランドに電子部品およびＩＣを
固定するとともに該対向穴に導線を固定するようにした
ので、端子価格を低回にでき、従来使用していた端子装
着用の専用設備が不要となり製造工程が簡略化され、ハ
イブリッドＩＣの高さが低くなり電子機器を小形化にで
きる。
の所望長さの２倍にし、さらに該スリットを挟んで対向
するハイブリッドＩＣ基板の端子ランドに端子を装入す
る対向穴を穿設し、部品ランドに電子部品およびＩＣを
固定するとともに該対向穴に導線を固定するようにした
ので、端子価格を低回にでき、従来使用していた端子装
着用の専用設備が不要となり製造工程が簡略化され、ハ
イブリッドＩＣの高さが低くなり電子機器を小形化にで
きる。
第１図は本発明の原理構成を示す図、
第２図は本発明の第１の実施例であり、複数のハイブリ
ッドＩＣ基板からなるプリント基板を示す平面図、 第３図は第２図のＡ部分において端子を取り付ける平面
図、 第４図は第３図の側面図、 第５図は本発明が実施に係るハイブリッドＩＣの製造フ
ローチャート、 第６図は本発明の第２の実施例であり、複数のハイブリ
ッドＩＣ基板からなるプリント基板の平面図、 第７図はイ来の複数ハイブリッドＩＣ基板からなるプリ
ント基板を示す平面図、 第８図は第７図の斜線部のハイブリッドＩＣを示す平面
図、 第９図は第８図の側面図、 第１０図は従来のハイブリッドＩＣの製造フローチャー
トである。 図において １・・・プリント基板、 ２・・・ハイブリッドＩＣ基板、 ２ ′・・・ハイブリッドＩＣ，３・・・部品ランド、
４ ・・・端子ランド、 ５・・・分割線、６
・・・スリット、 ７ ′・・・導線、８・
・・穴。 （１３） （１４） 特開平３ １２３０９６ （７） 第７図の斜線部のハイブリッドＩＣを示す平面図量 図
ッドＩＣ基板からなるプリント基板を示す平面図、 第３図は第２図のＡ部分において端子を取り付ける平面
図、 第４図は第３図の側面図、 第５図は本発明が実施に係るハイブリッドＩＣの製造フ
ローチャート、 第６図は本発明の第２の実施例であり、複数のハイブリ
ッドＩＣ基板からなるプリント基板の平面図、 第７図はイ来の複数ハイブリッドＩＣ基板からなるプリ
ント基板を示す平面図、 第８図は第７図の斜線部のハイブリッドＩＣを示す平面
図、 第９図は第８図の側面図、 第１０図は従来のハイブリッドＩＣの製造フローチャー
トである。 図において １・・・プリント基板、 ２・・・ハイブリッドＩＣ基板、 ２ ′・・・ハイブリッドＩＣ，３・・・部品ランド、
４ ・・・端子ランド、 ５・・・分割線、６
・・・スリット、 ７ ′・・・導線、８・
・・穴。 （１３） （１４） 特開平３ １２３０９６ （７） 第７図の斜線部のハイブリッドＩＣを示す平面図量 図
Claims (2)
- １．電子部品およびＩＣを装着する部品ランド（３）な
らびに端子（７）を取り付ける端子ランド（４’）を有
する複数のハイブリッドＩＣ基板（２）が、分割容易に
するための分割線（５）および対向する前記ハイブリッ
ドＩＣ基板（２）の間のスリット（６’）とともに配列
されるプリント基板（１）において、 前記スリット（６’）の幅を端子の所望長さのほぼ２倍
にし、 前記スリット（６’）を挟んで対向するハイブリッドＩ
Ｃ基板（２）の端子ランド（４’）に端子を装入する穴
（８）を穿設し、 前記部品ランド（３）に電子部品およびＩＣを固定する
と同時に前記対向する穴（８）同士の間に導線（７’）
を固定することを特徴とするハイブリッドＩＣの製造方
法。 - ２．電子部品およびＩＣを搭載するハイブリッドＩＣ（
２’）において、端子を取り付ける端子ランド（４’）
に穿設される穴（８）を貫通して固定される導線（７’
）を備えることを特徴とするハイブリッドＩＣの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25875689A JPH03123096A (ja) | 1989-10-05 | 1989-10-05 | ハイブリッドｉｃの製造方法およびその構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25875689A JPH03123096A (ja) | 1989-10-05 | 1989-10-05 | ハイブリッドｉｃの製造方法およびその構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03123096A true JPH03123096A (ja) | 1991-05-24 |
Family
ID=17324651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25875689A Pending JPH03123096A (ja) | 1989-10-05 | 1989-10-05 | ハイブリッドｉｃの製造方法およびその構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03123096A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473368B1 (ko) * | 2001-11-19 | 2005-03-08 | 이전 | 문 밀폐구조 |
| CN106211570A (zh) * | 2016-09-22 | 2016-12-07 | 京信通信技术(广州)有限公司 | 射频pcb连接结构及连接方法 |
| JP2018181990A (ja) * | 2017-04-10 | 2018-11-15 | 株式会社ケーヒン | 電子制御装置 |
-
1989
- 1989-10-05 JP JP25875689A patent/JPH03123096A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473368B1 (ko) * | 2001-11-19 | 2005-03-08 | 이전 | 문 밀폐구조 |
| CN106211570A (zh) * | 2016-09-22 | 2016-12-07 | 京信通信技术(广州)有限公司 | 射频pcb连接结构及连接方法 |
| JP2018181990A (ja) * | 2017-04-10 | 2018-11-15 | 株式会社ケーヒン | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61288493A (ja) | 回路基板の部品端子番号表示方法 | |
| DE4133598C2 (de) | Anordnung mit einem auf einem Substrat oberflächenmontierten Chip mit einer integrierten Schaltung und Verfahren zu seiner Herstellung | |
| JPH09289052A (ja) | モジュールの実装構造 | |
| JPH03123096A (ja) | ハイブリッドｉｃの製造方法およびその構造 | |
| JP2570336B2 (ja) | ハイブリッド集積回路装置 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH0661609A (ja) | 回路基板 | |
| JPH0563346A (ja) | チツプ型電子部品を搭載した装置 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| KR100538145B1 (ko) | 이종 기판으로 이루어진 모듈 및 이의 조립 방법 | |
| JPS5939419Y2 (ja) | ジヤンパユニツト | |
| JPH0427195Y2 (ja) | ||
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPH03122978A (ja) | ハイブリッドｉｃの構造およびその製造方法 | |
| JP3573989B2 (ja) | 半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板 | |
| JPH0945808A (ja) | 電子部品 | |
| JPS6313651Y2 (ja) | ||
| JPH0629070U (ja) | Ｉｃソケット | |
| JPH02142196A (ja) | プリント回路基板及び回路素子の実装方法 | |
| JPS62281394A (ja) | ハイブリツトｉｃ | |
| JPS6086890A (ja) | 電子回路の製造方法 | |
| JPS6114790A (ja) | Ｐｃ板装置及びその製造方法 | |
| JPH0822853A (ja) | ピンアサイメント変更用プリント基板 | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JP2002009405A (ja) | プリント基板構造体及びその製造方法 |