JPH0427195Y2 - - Google Patents

Info

Publication number
JPH0427195Y2
JPH0427195Y2 JP19015685U JP19015685U JPH0427195Y2 JP H0427195 Y2 JPH0427195 Y2 JP H0427195Y2 JP 19015685 U JP19015685 U JP 19015685U JP 19015685 U JP19015685 U JP 19015685U JP H0427195 Y2 JPH0427195 Y2 JP H0427195Y2
Authority
JP
Japan
Prior art keywords
board
sub
support frame
motherboard
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19015685U
Other languages
English (en)
Other versions
JPS6298285U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19015685U priority Critical patent/JPH0427195Y2/ja
Publication of JPS6298285U publication Critical patent/JPS6298285U/ja
Application granted granted Critical
Publication of JPH0427195Y2 publication Critical patent/JPH0427195Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は電子回路を高密度に実装する技術に
関する。
〔考案の概要〕
この考案は、プリント基板に電子回路を実装す
る場合において、サブボードの大きさを規格化
し、これを所定の支持枠体によりマザーボードに
支持するとともに、電気的に接続することによ
り、電子回路の実装の高密度化を実現したもので
ある。
〔従来の技術〕
ビデオカメラやVTRなどの小型化にともない
電子回路を高密度に実装することが要求されてい
る。そして、そのように高密度に実装する技術と
して、第4図および第5図に示すような方法があ
る。
すなわち、これらの図において、10はサブボ
ード(補助プリント基板)を示し、このサブボー
ド10には、その両面にわたつてIC11、比較
的高さの低い一般の部品12およびチツプ部品1
3などがハンダ付けされているとともに、ボード
10の側部には、断面がF字状のリードピン14
がデユアルインライン状にハンダ付けされてい
る。
そして、このようなボード10が、メインボー
ド(主プリント基板)20に取り付けられる。こ
の場合、サブボード10のメインボード20への
取り付けは、一般のICのように、ピン14がメ
インボード20のスルーホールに挿入されてハン
ダ付けされることにより行われる。さらに、メイ
ンボード20も両面に、一般の部品22やチツプ
部品23がハンダ付されている。
また、高密度実装の別の方法として第6図およ
び第7図に示すような技術もある。
すなわち、ボード10および素子11〜14に
ついては上述の例と同様であるが、ピン14は先
端が外側に向けて折り曲げられ、この先端がマザ
ーボード20の導体パターンにハンダ付けされて
取り付けられる。
〔考案が解決しようとする問題点〕
ところが、第4図および第5図の実装方法で
は、サブボード10をメインボード20に取り付
けるために、メインボード20にスルーホールを
必要とするが、そのスルーホールを形成するため
に、マザーボード20には直径が0.8mm程度のラ
ンドを必要とし、これが高密度実装にとつて無視
できない大きさである。また、そのスルーホール
の加工も必要であり、コストアツプとなる。
さらに、第6図および第7図の実装方法でも、
ピン14の先端(折り曲げ部分)に対応する面積
をマザーボード20に必要とし、やはり高密度実
装にとつて無視できない。
また、どちらの実装方法でも、ピン14をサブ
ボード10にハンダ付けするために、その側部か
ら区間Aの範囲には部品を実装できず、やはり高
密度実装にとつて不利である。
さらに、どちらの実装方法でも、ピン14をサ
ブボード10とマザーボード20とにハンダ付け
しなければならず、すなわち、1本のピン14に
対して2か所のハンダ付けが必要となるので、組
み立て工数の増加となつてしまう。また、第5図
に示すように、大きな部品22がマザーボード2
0に実装されている場合には、サブボード10の
上部にむだな空間ができてしまい、やはり高密度
実装にとつて好ましくない。
この考案は、以上のような問題点を一掃しよう
とするものである。
〔問題点を解決するための手段〕
このため、この考案においては、サブボードの
大きさを規格化し、これを所定の支持枠体により
マザーボードに取り付けるとともに、その支持枠
体に設けたバスラインを通じて各ボード間の電気
的な接続を行うようにしたものである。
〔作用〕
サブボードを多層化できるとともに、各サブボ
ードおよびマザーボード間のリードピンが不要に
なるので、きわめて高密度の実装ができる。
〔実施例〕
第1図において、サブボード10は、多層スル
ーホール基板により方形に形成され、小容量のコ
ンデンサは、導体パターンとその間に介在するセ
ラミツク層とにより形成され、抵抗器は印刷抵抗
により形成されるともに、各素子間は導体パター
ンおよびスルーホールにより電気的に接続され
る。また、IC11や他のマウント部品12,1
3は、そのボード10の両面にハンダ付けされ
る。さらに、ボード10の平行する2つの側部に
は、所定の間隔で例えば半円形のガイド用切欠1
5が形成されるとともに、この切欠15に端子1
6がスルーホールメツキにより形成され、この端
子16にボード10の導体パターンのうちの必要
なものが接続される。
また、他のサブボード10も同じ大きさに規格
化されて同様に構成される。
さらに、支持枠体30が、例えば第2図に示す
ように構成される。すなわち、枠体30は、本体
31とその蓋体32とによりサブボード10に対
応した大きさに構成されるもので、本体31は合
成樹脂などの絶縁材により全体がコ字状に形成さ
れるとともに、その平行する一対の脚部の内壁に
は、サブボード10がスライド式に挿入される複
数対のガイド溝31A,31Bが形成される。ま
た、本体31の中央部の内壁には、ガイド溝31
A,31Bを含む面と直交する方向に、弾性を有
する導線により複数のバスライン33が端子16
の間隔で設けられるとともに、このバスライン3
3の一方の端部は、本体31の端部(底部)に端
子34として取り出される。なお、この場合、バ
スライン33は、ガイド溝31A,31Bに対応
する位置で内側に凸とされる。
さらに、蓋体32の内壁には、バスライン33
と同様のバスライン33が設けられるとともに、
その端部は端子34として取り出される。
また、35はシールドケースで、これは本体3
1および蓋体32が合体されたとき、これを覆う
キヤツプ状とされる。
そして、それぞれの部品のマウントされた複数
のサブボード10が、ガイド溝31A,31Bに
よりガイドされて本体31内に支持されるととも
に、蓋体32が本体31の脚部の開方面に配置さ
れて支持枠体30として一体化され、さらに、こ
の支持枠体30に対して端子34とは反対側から
シールドケース35がかぶせられる。したがつ
て、この状態では、サブボード10の端子16が
バスライン33にそれぞれ接するので、複数のサ
ブボード10は、端子16によりバスライン33
を通じて互いに接続されることになる。
そして、端子34がマザーボード20にハンダ
付けされることにより、所望の電子回路が構成さ
れる。
こうして、この考案によれば、電子回路が実装
されるが、この場合、特に、この考案によれば、
サブボード10に対してリードピン14を設ける
必要がないので、サブボード10の実装密度を高
くすることができるとともに、実装規模を大きく
できる。例えば、1枚のサブボード10に対する
実装密度および部品点数が従来では3〜5個/cm2
および20〜50点であるのに対し、この考案によれ
ば、15/20個/cm2および100〜200点にすることが
でき、サブボード10単位で機能を持たせること
ができる。
また、サブボード10の複数個を多層に積層で
きるので、マザーボード20にマウントされてい
る他の大型部品22との高さをそろえることがで
き、この点からも実装密度が向上する。
さらに、各部品は3次元的に配列されているの
で、各部品の配線の長さが短くなり、したがつ
て、特性を改善することができる。また、修理時
には、サブボード10単位で交換でき、したがつ
て、作業効率が良くなる。また、この電子回路が
搭載されている機器を小型化および軽量化でき
る。さらに、ハンダ付け個所も減少し、生産性も
向上する。
第3図に示す例においては、本体31と蓋体3
2とが一体化されて枠体30とされているととも
に、複数のサブボード10が枠体30の開口部か
らスペーサ(図示せず)と交互に挿入されている
場合である。
なお、上述において、2つのサブボード10間
にシールド板を介在させることもできる。
〔考案の効果〕
この考案によれば、サブボード10に対してリ
ードピン14を設ける必要がないので、サブボー
ド10の実装密度を高くすることができるととも
に、実装規模を大きくできる。例えば、1枚のサ
ブボード10に対する実装密度および部品点数が
従来では3〜5個/cm2および20〜50点であるのに
対し、この考案によれば、15/20個/cm2および
100〜200点にすることができ、サブボード10単
位で機能を持たせることができる。
また、サブボード10の複数個を多層に積層で
きるので、マザーボード20にマウントされてい
る他の大型部品22との高さをそろえることがで
き、この点からも実装密度が向上する。
【図面の簡単な説明】
第1図〜第3図はこの考案の一例の斜視図、第
4図〜第7図はその説明のための図である。 10はサブボード、11〜13,22,23は
マウント部品、20はマザーボード、30は支持
枠体である。

Claims (1)

  1. 【実用新案登録請求の範囲】 多層スルーホール基板により形成されたサブボ
    ードと、支持枠体と、マザーボードとを有し、 上記サブボードは大きさが規格化され、 上記サブボードにはICないしチツプ部品など
    がマウントされるとともに、 上記サブボードの側部に、このサブボードに設
    けられている素子に接続された端子が設けられ、 上記支持枠体は上記サブボードに対応した大き
    さとされるとともに、 上記支持枠体の内壁の所定位置には、バスライ
    ンが設けられ、 上記支持枠体が上記マザーボードにマウントさ
    れ、 上記支持枠体により上記サブボードの複数個が
    多層構造に支持されるとともに、 上記サブボードが上記端子および上記バスライ
    ンを通じて上記サブボードないし上記マザーボー
    ドに電気的に接続されているプリント基板。
JP19015685U 1985-12-10 1985-12-10 Expired JPH0427195Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19015685U JPH0427195Y2 (ja) 1985-12-10 1985-12-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19015685U JPH0427195Y2 (ja) 1985-12-10 1985-12-10

Publications (2)

Publication Number Publication Date
JPS6298285U JPS6298285U (ja) 1987-06-23
JPH0427195Y2 true JPH0427195Y2 (ja) 1992-06-30

Family

ID=31143114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19015685U Expired JPH0427195Y2 (ja) 1985-12-10 1985-12-10

Country Status (1)

Country Link
JP (1) JPH0427195Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4533093B2 (ja) * 2004-11-05 2010-08-25 富士通株式会社 モジュール回路ユニット及びそれを搭載する電子機器

Also Published As

Publication number Publication date
JPS6298285U (ja) 1987-06-23

Similar Documents

Publication Publication Date Title
US4524240A (en) Universal circuit prototyping board
US4494172A (en) High-speed wire wrap board
US5384433A (en) Printed circuit structure including power, decoupling and signal termination
US4791722A (en) Method of designing and manufacturing circuits using universal circuit board
US20200402902A1 (en) Connection of several circuits of an electronic chip
JP2002198108A (ja) 複数回線グリッドコネクタ
JP2570336B2 (ja) ハイブリッド集積回路装置
US6467163B1 (en) Universal component mounting structure for surface mountable electronic devices
JPH0427195Y2 (ja)
US3217208A (en) Utility printed circuit board
JP2006303248A (ja) 三次元基板間接続部品、電子機器及び電子機器の製造方法
JPH05102621A (ja) 導電パターン
US4455749A (en) Matrix board
JP2001156222A (ja) 基板接続構造、基板接続用プリント配線基板および基板接続方法
JPH0462801A (ja) チップ型電子部品
JPH0211798Y2 (ja)
JPH0510388Y2 (ja)
JPS62208691A (ja) 両面実装型混成集積回路
JPH0677351A (ja) 半導体実装基板
JPS63246887A (ja) 表面実装部品用パツケ−ジ
JPS62219996A (ja) 電子部品の実装構造
JPS6114790A (ja) Pc板装置及びその製造方法
JPS5914394U (ja) 混成集積回路基板
JPS61206287A (ja) 印刷配線板
JPS60137090A (ja) 印刷配線板への二端子電子部品の装着方法