JPH029690B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、記録計に係り、さらに詳しく言え
ば、記録紙の紙送りを直流モータによつて行なう
記録計に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a recorder, and more specifically, to a recorder in which recording paper is fed by a DC motor.

一般に、記録計の紙送り装置には、比較的簡単
に高い回転数精度で駆動できるシンクロナスモー
タやパルスモータが多用されている。しかしなが
ら、シンクロナスモータは通常一定回転数で駆動
されるので、記録紙送り速度を切換える場合には
ギヤの交換を必要とする。また、パルスモータは
駆動パルスの周波数を変えることで簡単にその回
転数が制御されるが、比較的大きな電力を必要と
するなどの欠点がある。他方において、直流モー
タは、小電力で高トルクが得られるという長所を
有するが、高い回転数精度で駆動するためには、
例えばPLL回路（位相同期回路）などで速度制
御を行なう必要があり、記録計の紙送り装置のよ
うな負荷が変動しやすいものには利用しにくいと
されていたが、本出願人は、その点を克服し、構
成の簡単な速度制御回路で直流モータを所定の回
転数で正確に駆動できるようにした考案を実願昭
57−157389号において提案した。これによれば、
記録の全期間を通してみると紙送り速度はほぼ一
定であるが、直流モータの駆動電源をデジタルコ
ンパレータによつてON、OFF制御するものであ
るため、特に低速運転の場合にはモータの過渡特
性により紙送り速度が乱れ、記録波形に歪みが生
ずる虞れがある。 In general, synchronous motors and pulse motors, which can be driven relatively easily and with high rotational speed accuracy, are often used in paper feeding devices for recorders. However, since the synchronous motor is normally driven at a constant rotation speed, changing the recording paper feed speed requires replacing the gears. Further, although the rotation speed of a pulse motor can be easily controlled by changing the frequency of the drive pulse, it has drawbacks such as requiring a relatively large amount of electric power. On the other hand, DC motors have the advantage of being able to obtain high torque with low electric power, but in order to drive with high rotational speed accuracy,
For example, it is necessary to control the speed using a PLL circuit (phase-locked circuit), and it was considered difficult to use it for devices where the load is easily fluctuated, such as the paper feed device of a recorder. To overcome this problem, he devised a device that enabled a DC motor to be accurately driven at a predetermined rotation speed using a speed control circuit with a simple configuration.
It was proposed in No. 57-157389. According to this,
The paper feed speed is almost constant during the entire recording period, but since the drive power of the DC motor is controlled on and off by a digital comparator, it may vary depending on the transient characteristics of the motor, especially when operating at low speeds. There is a risk that the paper feeding speed will be disturbed and the recorded waveform will be distorted.

この発明は、上記した先願考案をさらに改良し
たもので、その目的は、被測定信号を一定の時間
間隔でサンプリングして記憶させる一方、その記
憶された信号をモータの回転角に同期して読出す
ことにより、乱れや歪みがきわめて少ない記録波
形を得ることができる記録計を提供することにあ
る。 This invention is a further improvement of the prior invention described above, and its purpose is to sample and store the signal to be measured at regular time intervals, and to synchronize the stored signal with the rotation angle of the motor. It is an object of the present invention to provide a recorder that can read out a recorded waveform with extremely little disturbance or distortion.

以下、この発明を添付図面に示された一実施例
を参照しながら詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to an embodiment shown in the accompanying drawings.

まず、第１図および第２図に基いて、この記録
計の紙送り機構およびその速度制御手段の構成を
説明する。第１図には紙送り機構が示されてお
り、これによると、記録紙１は送りローラ２によ
り適当な張力を与えられ、直流モータ３によつて
送出されるようになつている。この場合、送りロ
ーラ２は、中間ギヤ４，５を介して上記直流モー
タ３のシヤフトに設けられた駆動ギヤ６に連結さ
れている。また、直流モータ３のシヤフトには、
例えば光反射用のミラー板７が取り付けられてい
る。このミラー板７には、直流モータ３の１回転
中に多数のパルスが得られるように反射部と非反
射部とが交互に、かつ軸を中心として放射状に多
数設けられている。このミラー板７に光を照射し
その反射光を検出するための例えばホトカプラ８
が、上記ミラー板７と適宜の間隔をおいて配置さ
れている。第２図には上記紙送り機構を含む速度
制御手段の構成がブロツク線図で示されている。
同図において、参照符号１，３，７および８が付
されたものは上記第１図と同様の構成である。基
準発振器９の出力は、分周器１０により所定周波
数のパルス信号に分周される。なお、この分周器
１０の分周比は、速度設定回路１１によつて決定
されるようになつている。前記ホトカプラ８およ
び上記分周器１０の各々の出力はゲート群１２を
介してアツプダウンカウンタ１７に送られる。こ
のアツプダウンカウンタ１７の出力は、デジタル
コンパレータ１８において比較基準計数値回路１
９からの信号と比較される。この比較基準計数値
回路１９が送出する信号は固定値であり、かつ電
源投入時にはアツプダウンカウンタ１７の内容も
この値に設定されるようになつているが、上記ア
ツプダウンカウンタ１７に関しては、必ずしもこ
の値でなく別の値に設定されても差し支えない。
上記ゲート群１２は、例えばナンド回路１３，１
４，１５および反転回路１６などで構成され、上
記デジタルコンパレータ１８の出力に応じて、上
記分周器１０の出力かまたは上記ホトカプラ８の
出力のいずれか一方が上記アツプダウンカウンタ
１７にクロツクとして供給されるようになつてい
る。なお、上記デジタルコンパレータ１８の出力
により上記アツプダウンカウンタ１７は、その計
数が加算動作か減算動作かも同時に決定される。
また上記直流モータ３の電源回路２０も上記デジ
タルコンパレータ１８の出力によりオン、オフ制
御される。ここで、上記速度制御手段の作用を説
明すると、電源投入時において、比較基準計数値
回路１９によりアツプダウンカウンタ１７の初期
値が設定される。設定される状態としてはアツプ
ダウンカウンタ１７の最大計数値のほぼ1/2、つ
まり100進のカウンタなら例えば50に設定される
のが望ましいが、アツプダウンカウンタ１７が任
意に設定値を設定するようにしてもよいことは前
記のとおりである。次に、速度設定回路１１が所
望の速度に設定されると基準発振器９の出力は分
周器１０で分周され、パルス信号となつて出力さ
れる。ゲート群１２においては前述したように分
周器１０の出力かホトカプラ８の出力かのいずれ
かが選択され、アツプダウンカウンタ１７に供給
されるが、この選択はデジタルコンパレータ１８
の出力によつて決定される。この実施例において
は、比較基準計数値回路１９の信号値を例えば
Ａ、アツプダウンカウンタ１７の計数値を例えば
Ｂとしたとき、Ｂ＜Ａならばホトカプラ８の出力
が、またＢ≧Ａならば分周器１０の出力がアツプ
ダウンカウンタ１７に供給される。アツプダウン
カウンタ１７の計数動作もデジタルコンパレータ
１８の出力により制御され、Ｂ＜Ａで加算、Ｂ≧
Ａで減算される。電源投入等により初期化された
ときはＡ＝Ｂであるが、その直後アツプダウンカ
ウンタ１７内では分周器１０の出力が計数される
ので、デジタルコンパレータ１８の出力は瞬間的
にＢ＞Ａにされる。電源回路２０もデジタルコン
パレータ１８の出力がＢ＞Ａの場合オンで、Ｂ≧
Ａの場合オフに制御されるようになつている。 First, the structure of the paper feeding mechanism and its speed control means of this recorder will be explained based on FIGS. 1 and 2. A paper feeding mechanism is shown in FIG. 1, in which a recording paper 1 is given an appropriate tension by a feeding roller 2 and is fed by a DC motor 3. As shown in FIG. In this case, the feed roller 2 is connected via intermediate gears 4 and 5 to a drive gear 6 provided on the shaft of the DC motor 3. In addition, the shaft of the DC motor 3 has
For example, a mirror plate 7 for light reflection is attached. This mirror plate 7 is provided with a large number of reflective parts and non-reflective parts alternately and radially around the axis so that a large number of pulses can be obtained during one rotation of the DC motor 3. For example, a photocoupler 8 is used to irradiate light onto the mirror plate 7 and detect the reflected light.
are arranged at an appropriate distance from the mirror plate 7. FIG. 2 shows a block diagram of the configuration of the speed control means including the paper feeding mechanism.
In the same figure, those designated by reference numerals 1, 3, 7 and 8 have the same structure as in FIG. 1 above. The output of the reference oscillator 9 is frequency-divided by a frequency divider 10 into a pulse signal of a predetermined frequency. Note that the frequency division ratio of the frequency divider 10 is determined by the speed setting circuit 11. The outputs of the photocoupler 8 and the frequency divider 10 are sent to an up-down counter 17 via a gate group 12. The output of this up-down counter 17 is sent to a comparison reference count value circuit 1 in a digital comparator 18.
It is compared with the signal from 9. The signal sent by the comparison reference count value circuit 19 is a fixed value, and the contents of the up-down counter 17 are also set to this value when the power is turned on. There is no problem even if it is set to a different value than this value.
The gate group 12 includes, for example, NAND circuits 13, 1
Depending on the output of the digital comparator 18, either the output of the frequency divider 10 or the output of the photocoupler 8 is supplied to the up-down counter 17 as a clock. It is becoming more and more common. Note that the output of the digital comparator 18 simultaneously determines whether the up-down counter 17 is performing an addition operation or a subtraction operation.
Further, the power supply circuit 20 of the DC motor 3 is also controlled on and off by the output of the digital comparator 18. Now, to explain the operation of the speed control means, when the power is turned on, the initial value of the up-down counter 17 is set by the comparison reference count value circuit 19. The state to be set is preferably approximately 1/2 of the maximum count value of the up-down counter 17, that is, 50 for a decimal counter, but it is preferable that the up-down counter 17 set the set value arbitrarily. As mentioned above, it may be changed. Next, when the speed setting circuit 11 is set to a desired speed, the output of the reference oscillator 9 is frequency-divided by the frequency divider 10 and output as a pulse signal. In the gate group 12, as described above, either the output of the frequency divider 10 or the output of the photocoupler 8 is selected and supplied to the up-down counter 17, but this selection is made by the digital comparator 18.
determined by the output of In this embodiment, when the signal value of the comparison reference count value circuit 19 is, for example, A, and the count value of the up-down counter 17 is, for example, B, if B<A, the output of the photocoupler 8 is output, and if B≧A, the output of the photocoupler 8 is The output of the frequency divider 10 is supplied to an up-down counter 17. The counting operation of the up-down counter 17 is also controlled by the output of the digital comparator 18, and it is added when B<A, and when B≧
Subtracted by A. When initialized by power-on, etc., A=B, but immediately after that, the output of the frequency divider 10 is counted in the up-down counter 17, so the output of the digital comparator 18 instantaneously becomes B>A. be done. The power supply circuit 20 is also on when the output of the digital comparator 18 is B>A, and B≧
In case A, it is controlled to be off.

したがつて、電源投入直後のＢ＞Ａの状態にお
いては電源回路２０がオンにされ、直流モータ３
は回転する。 Therefore, in the state of B>A immediately after the power is turned on, the power supply circuit 20 is turned on and the DC motor 3
rotates.

また、デジタルコンパレータ１８の出力がＢ＞
Ａとなつて瞬間ゲート群１２を介してホトカプラ
８の出力がアツプダウンカウンタ１７に供給され
る。このホトカプラ８の出力によりＢの値は逐次
減算され、Ｂ≦Ａとなつた時点で電源回路２０は
オフとなり直流モータ３は回転を停止する。これ
と同時にアツプダウンカウンタ１７の入力も分周
器１０側に切換えられ、その出力が計数される。
そして、もしアツプダウンカウンタ１７の出力が
Ｂ＞Ａとなると、電源回路２０は再びオンにされ
上記の動作が繰り返される。このように、上記実
施例においては比較基準計数値回路１９の信号値
Ａに対して分周器１０の出力とホトカプラ８の出
力とがそれぞれ１パルス毎の比較で作動される。 Also, the output of the digital comparator 18 is B>
A, the output of the photocoupler 8 is supplied to the up-down counter 17 via the instantaneous gate group 12. The value of B is successively subtracted by the output of the photocoupler 8, and when B≦A, the power supply circuit 20 is turned off and the DC motor 3 stops rotating. At the same time, the input of the up-down counter 17 is also switched to the frequency divider 10 side, and its output is counted.
If the output of the up-down counter 17 becomes B>A, the power supply circuit 20 is turned on again and the above operation is repeated. In this manner, in the above embodiment, the output of the frequency divider 10 and the output of the photocoupler 8 are operated by comparing the signal value A of the comparison reference count value circuit 19 on a pulse-by-pulse basis.

そして、この発明においては、上記のモータ速
度制御手段の動作に関連して、被測定信号を記録
紙１上に記録させる記録制御手段を備えている。 In this invention, a recording control means for recording the signal to be measured on the recording paper 1 is provided in conjunction with the operation of the motor speed control means.

すなわち、この記録制御手段は、第３図に例示
されているように、被測定アナログ信号をデジタ
ル信号に変換するＡ／Ｄ変換器２１と、そのデジ
タル信号を記憶するレジスタ２２と、上記Ａ／Ｄ
変換器２１からＩ／Ｏポート（データ転送手段）
２３を介して供給されるデジタル信号を上記分周
器１０からのクロツク信号に同期してレジスタ２
２の所定アドレス位置に順次読込ませる読込みア
ドレス指定手段２４と、この読込アドレス指定手
段２４によつてレジスタ２２に読込まれたデジタ
ル信号をその読込まれた順序にしたがつて上記ホ
トカプラ（回転角検出手段）８からの回転角信号
に同期して読出すアドレス指定手段２５とを含
み、この読出しアドレス指定手段２５にて読出さ
れたデジタル信号がＩ／Ｏポート２６および記録
ヘツド駆動手段２７を介して記録ヘツド２８に供
給されるようになつている。 That is, as illustrated in FIG. 3, this recording control means includes an A/D converter 21 that converts an analog signal to be measured into a digital signal, a register 22 that stores the digital signal, and the A/D converter 21 that converts the analog signal under measurement into a digital signal. D
From converter 21 to I/O port (data transfer means)
The digital signal supplied via the frequency divider 23 is sent to the register 2 in synchronization with the clock signal from the frequency divider 10.
read address designating means 24 for sequentially reading the digital signals into the register 22 at predetermined address positions of 2, and the photocoupler (rotation angle detection means ) 8, and the digital signal read out by the read addressing means 25 is recorded via the I/O port 26 and the recording head driving means 27. It is adapted to be supplied to the head 28.

次に、この記録制御手段の作用を第４図に示さ
れているフローチヤートを参照しながら説明す
る。なお、この記録制御手段は、実際にはマイク
ロコンピユータからなり、説明の便宜上、レジス
タ２２のデータストア領域は０〜10番地までとす
る。また、INADRSは、読込みアドレス指定手
段２４にて指定されるアドレス位置の変数名、
OUTADRSは、読出しアドレス指定手段２５に
て指定されるアドレス位置の変数名として用いら
れている。 Next, the operation of this recording control means will be explained with reference to the flowchart shown in FIG. Note that this recording control means actually consists of a microcomputer, and for convenience of explanation, the data store area of the register 22 is assumed to be addresses 0 to 10. In addition, INADRS is the variable name of the address position specified by the read address specifying means 24,
OUTADRS is used as a variable name of the address position specified by the read address specifying means 25.

まず、スタート指令が出されると、レジスタ２
２のデータストア領域０〜10番地がクリアされる
（ステツプＡ）とともに、読出しアドレス指定手
段２５および読込みアドレス指定手段２４の各ア
ドレス位置を示すOUTADRS，INADRSがとも
に「０」にされる（ステツプＢ、Ｃ）。次に、ス
テツプＤにおいて、分周器１０からのクロツク信
号が立上つたか否を判定し、立上つた場合には、
Ａ／Ｄ変換器２１からデジタル信号に変換された
データをＩ／Ｏポート２３を介して取込み（ステ
ツプＥ）、このデータをINADRSの値をアドレス
番地としてレジスタ２２に記憶させる（ステツプ
Ｆ）。そして、INADRSの値を１カウントアツプ
させ（ステツプＧ）、その値が11かを判定する
（ステツプＨ）。INADRS＝11であればステツプ
Ｉを実行し、INADRSを「０」としてステツプ
Ｊに移行する。INADRS≠11であれば、ステツ
プＩを飛び越してステツプＪに移行する。なお、
上記ステツプＤで、クロツク信号が立上つていな
い場合には直接ステツプＪにジヤンプする。この
ステツプＪでは、ホトカプラ８からの回転角信号
が立上つたか否かを判定し、立上つた場合には次
段のステツプＫを実行する。すなわち、
OUTADRSの値を読出し番地としてその番地に
記憶されているデータをレジスタ２２から読出
し、そのデータをＩ／Ｏポート２６および記録ヘ
ツド駆動手段２７を介して記録ヘツド２８に出力
する（ステツプＬ）。そして、OUTADRSの値を
１カウントアツプさせ（ステツプＭ）、その値が
11かを判定する（ステツプＮ）。このステツプＮ
において、OUTADRS＝11であれば、ステツプ
Ｏを実行してOUTADRSを「０」としてステツ
プＤに戻る。一方、OUTADRS≠11であればス
テツプＯを飛越してステツプＤに戻る。なお、上
記ステツプＪにおいて、ホトカプラ８からの回転
角信号が立上つていない場合には以後のステツプ
Ｋ〜Ｏを省略してステツプＤに戻る。 First, when a start command is issued, register 2
Addresses 0 to 10 of the data store area 2 are cleared (step A), and OUTADRS and INADRS indicating the respective address positions of the read address designation means 25 and the read address designation means 24 are both set to "0" (step B). ,C). Next, in step D, it is determined whether the clock signal from the frequency divider 10 has risen, and if it has risen,
The data converted into a digital signal from the A/D converter 21 is taken in via the I/O port 23 (step E), and this data is stored in the register 22 using the value of INADRS as an address (step F). Then, the value of INADRS is incremented by 1 (step G), and it is determined whether the value is 11 (step H). If INADRS=11, execute step I, set INADRS to "0" and proceed to step J. If INADRS≠11, step I is skipped and step J is entered. In addition,
At step D, if the clock signal has not risen, the process jumps directly to step J. In this step J, it is determined whether the rotation angle signal from the photocoupler 8 has risen, and if it has risen, the next step K is executed. That is,
Using the value of OUTADRS as a read address, the data stored at that address is read from the register 22, and the data is output to the recording head 28 via the I/O port 26 and the recording head driving means 27 (step L). Then, the value of OUTADRS is incremented by one count (step M), and the value becomes
11 (step N). This step N
If OUTADRS=11, step O is executed, OUTADRS is set to "0", and the process returns to step D. On the other hand, if OUTADRS≠11, the process skips step O and returns to step D. Incidentally, in step J, if the rotation angle signal from the photocoupler 8 has not risen, the process returns to step D, omitting the subsequent steps K to O.

上記した実施例の説明から明らかなように、こ
の発明によれば、直流モータによつて記録紙の紙
送りを行なうようにした記録計において、Ａ／Ｄ
変換器によつてデジタル信号に変換された被測定
データを、紙送り設定速度に対応するクロツク信
号に同期して記憶手段の所定アドレスに順次記憶
させるとともに、直流モータの回転角検出手段か
らの回転角信号に同期してその被測定データを読
込まれた順序にしたがつて順次読出すようにした
ことにより、直流モータによる紙送りと記録ヘツ
ドによる記録とが整合して行なわれ、特に低速時
においても記録波形の乱れや歪み等が生ずること
はない。 As is clear from the above description of the embodiments, according to the present invention, in a recorder in which recording paper is fed by a DC motor, an A/D
The measured data converted into a digital signal by the converter is sequentially stored in a predetermined address of the storage means in synchronization with a clock signal corresponding to the paper feed setting speed, and the rotation from the rotation angle detection means of the DC motor is By sequentially reading out the measured data in synchronization with the angular signal in the order in which they were read, paper feeding by the DC motor and recording by the recording head are carried out in a consistent manner, especially at low speeds. However, no disturbance or distortion of the recorded waveform occurs.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の記録計に適用される記録紙
機構の概略的な斜視図、第２図は第１図に示され
ている直流モータの速度制御手段のブロツク線
図、第３図は記録制御手段のブロツク線図、第４
図は記録制御手段の作用を説明するためのフロー
チヤートである。 図中、１は記録紙、３は直流モータ、８はホト
カプラ、９は基準クロツク発振器、１０は分周
器、１１は速度設定回路、１２はゲート群、１７
はアツプダウンカウンタ、１８はデジタルコンパ
レータ、２１はＡ／Ｄ変換器、２２はレジスタ、
２４は読込みアドレス指定手段、２５は読出しア
ドレス指定手段、２７は記録ヘツド駆動手段、２
８は記録ヘツドである。 FIG. 1 is a schematic perspective view of the recording paper mechanism applied to the recorder of the present invention, FIG. 2 is a block diagram of the speed control means for the DC motor shown in FIG. 1, and FIG. Block diagram of recording control means, No. 4
The figure is a flowchart for explaining the operation of the recording control means. In the figure, 1 is recording paper, 3 is a DC motor, 8 is a photocoupler, 9 is a reference clock oscillator, 10 is a frequency divider, 11 is a speed setting circuit, 12 is a gate group, 17
is an up-down counter, 18 is a digital comparator, 21 is an A/D converter, 22 is a register,
24 is a read address designation means, 25 is a read address designation means, 27 is a recording head drive means, 2
8 is a recording head.

Claims (1)

【特許請求の範囲】 １ 紙送り用の直流モータと、該直流モータの回
転角を検出して第１のパルス信号に変換するエン
コーダと、基準発振器および速度設定回路を含み
該速度設定回路により定められる分周比で前記基
準発振器の出力を第２のパルス信号に分周する分
周器と、前記第１のパルス信号または第２のパル
ス信号と比較される基準値を設定するための比較
基準計数値設定回路と、前記一方のパルス信号を
受けて加算し、かつ、前記他方のパルス信号を受
けて減算するアツプダウンカウンタと、前記比較
基準計数値設定回路により設定される基準計数値
と前記アツプダウンカウンタからの出力とを比較
するデジタルコンパレータと、該デジタルコンパ
レータの出力によつて前記モータの電源回路をオ
ン、オフ制御するとともに、前記アツプダウンカ
ウンタの計数動作を加算もしくは減算に切替る切
替手段と、前記直流モータにより紙送りされる記
録紙上に被測定信号を記録する記録手段とを備え
てなる記録計において、 被測定アナログ信号をデジタル信号に変換する
Ａ／Ｄ変換器と、前記デジタル信号を記憶する記
憶手段と、前記Ａ／Ｄ変換器から出力されるデジ
タル信号を前記分周器からの第２のパルス信号に
同期してそのアドレス位置を指定して順次前記記
憶手段に記憶させる読込みアドレス指定手段と、
該読込みアドレス指定手段によつて前記記憶手段
に読込まれたデジタル信号をその読込まれた順序
にしたがつて前記エンコーダから前記直流モータ
の回転角信号として出力される第１のパルス信号
に同期して読出して前記記録手段に出力する読出
しアドレス指定手段とを備えてなることを特徴と
する記録計。[Claims] 1. A DC motor for paper feeding, an encoder that detects the rotation angle of the DC motor and converts it into a first pulse signal, a reference oscillator, and a speed setting circuit, which is determined by the speed setting circuit. a frequency divider that divides the output of the reference oscillator into a second pulse signal at a frequency division ratio, and a comparison standard for setting a reference value to be compared with the first pulse signal or the second pulse signal. a count value setting circuit; an up-down counter that receives the one pulse signal and adds it up; and receives the other pulse signal and subtracts it; and the reference count value set by the comparison reference count value setting circuit; A digital comparator that compares the output from the up-down counter, and a switch that controls the power supply circuit of the motor on and off based on the output of the digital comparator, and switches the counting operation of the up-down counter to addition or subtraction. and a recording means for recording a signal to be measured on recording paper fed by the DC motor, the recorder comprising: an A/D converter for converting an analog signal to be measured into a digital signal; a storage means for storing signals; and a digital signal output from the A/D converter is sequentially stored in the storage means by designating an address position thereof in synchronization with a second pulse signal from the frequency divider. read addressing means;
The digital signals read into the storage means by the read addressing means are read in the order in which they were read, in synchronization with a first pulse signal output from the encoder as a rotation angle signal of the DC motor. A recorder comprising read address designating means for reading and outputting to the recording means.