JPS648560B2 - - Google Patents
Info
- Publication number
- JPS648560B2 JPS648560B2 JP564182A JP564182A JPS648560B2 JP S648560 B2 JPS648560 B2 JP S648560B2 JP 564182 A JP564182 A JP 564182A JP 564182 A JP564182 A JP 564182A JP S648560 B2 JPS648560 B2 JP S648560B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- step motor
- phase step
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 18
- 230000003111 delayed effect Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 2
- 230000005284 excitation Effects 0.000 description 10
- 238000004804 winding Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】
本発明は２相ステツプモータ駆動装置、特に２
相ステツプモータの回転速度、および方向をデジ
タル制御によつて制御する２相ステツプモータ駆
動装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a two-phase step motor drive device, particularly a two-phase step motor drive device.
The present invention relates to a two-phase step motor drive device that digitally controls the rotational speed and direction of a phase step motor.
励磁捲線にパルス電圧を印加し、このパルス例
に対応して１パルスごとに一定角度づつ歩進させ
るステツプモータは良く知られている。 A step motor is well known in which a pulse voltage is applied to an excitation winding, and the motor is stepped by a fixed angle for each pulse in response to the example of the pulse.
ステツプモータはブラシのような機械的しゆう
動部がなく、また印加するパルス数と回転角が一
致し累積誤差が現れないという特徴をもつている
が、急速な停止を行うときなどにおいては安定す
るまで時間がかかり、また動作が本質的に階動的
である。従つてステツプモータを利用して精密な
制御を行うときには、一般的に数10Hz以下の超低
周波数正弦波により連続的に滑らかに動作させる
ことを行つている。 Step motors have no mechanical moving parts such as brushes, and the number of applied pulses matches the rotation angle, so there is no cumulative error. However, they are stable when stopping rapidly, etc. It takes time to do so, and the operation is inherently hierarchical. Therefore, when precise control is performed using a step motor, the motor is generally operated continuously and smoothly using an ultra-low frequency sine wave of several tens of Hz or less.
従来この種の２相ステツプモータの回転速度、
および方向を滑らかにかつ連続的に制御する方法
としては次の２つの方法がある。 Conventionally, the rotational speed of this type of two-phase step motor,
There are the following two methods for smoothly and continuously controlling the direction.
第１の方法は、互に90゜の位相差を有する第１
および第２の正弦波電圧を２相ステツプモータの
２つの励磁捲線に印加し、これらの周波数および
第１もしくは第２の正弦波電圧の極性を制御する
ことにより回転速度および方向の制御を行うアナ
ログ電圧によるアナログ制御を基本とする方法で
ある。 The first method uses first
and a second sinusoidal voltage to the two excitation windings of a two-phase step motor to control the rotational speed and direction by controlling the frequency and polarity of the first or second sinusoidal voltage. This method is based on analog control using voltage.
第２の方法は、第１の方法において第１および
第２の正弦波電圧を発生する場合に、部分的にデ
ジタル処理を行つて励磁捲線に印加する第１およ
び第２の正弦波電圧を発生するもので、この内容
は昭和54年12月２日付の公開特許公報、特開昭54
−16103「２相ステツプモータ用制御装置」に詳述
されている。 In the second method, when the first and second sine wave voltages are generated in the first method, digital processing is partially performed to generate the first and second sine wave voltages to be applied to the excitation winding. This content is published in the published patent publication dated December 2, 1972,
-16103 “Control device for two-phase step motor”.
しかしながら、これら従来の第１および第２の
方法はいづれも電圧を、その大きさに対応した周
波数に変換する周波数制御方法を基本としている
ため、構成する回路の演算増幅器等のドリフトに
よる動作変動や経時変化の影響等を受け、かつ制
御範囲も構成する回路で限定されて柔軟性も乏し
いという欠点がある。 However, since both of these conventional methods are based on a frequency control method that converts the voltage into a frequency corresponding to the magnitude of the voltage, operation fluctuations due to drifts of the operational amplifiers, etc. of the constituent circuits are It has the disadvantage that it is affected by changes over time, and the control range is limited by the circuits that make up the system, resulting in poor flexibility.
本発明の目的は上述した欠点を除去し、プログ
ラム制御により周波数と極性を自由に変えること
が出来るデジタル制御を行うという簡単な手段に
より、構成する回路による動作変動や経時変化を
受けることが極めて少く、また制御の柔軟性も高
い２相ステツプモータ駆動装置を提供することに
ある。 The purpose of the present invention is to eliminate the above-mentioned drawbacks, and to use a simple means of digital control that allows the frequency and polarity to be freely changed by program control, thereby minimizing operational fluctuations and changes over time caused by the constituent circuits. Another object of the present invention is to provide a two-phase step motor drive device with high control flexibility.
本発明の装置は、２相ステツプモータの回転速
度、方向を制御量に応じて制御する２相ステツプ
モータ駆動装置において、周波数ｆの基準用正弦
波信号を前記２相ステツプモータの角度分解能に
もとづいて設定する第１の分周比で分周した周波
数fRの信号を第１のサンプリングパルスおよびこ
の第１のサンプリングパルスから４分の１周期遅
延させた第２のサンプリングパルスでサンプリン
グして駆動用正弦波電圧を得るステツプモータ駆
動手段と、前記駆動用正弦波電圧の周波数にもと
づいて設定する第２の分周比で前記周波数ｆを分
周した周波数と前記周波数ｆとの和および差の周
波数を求め前記２相ステツプモータの回転方向に
対応し前記和および差の周波数のいずれか一方を
選択しこれを前記第１の分周比で分周した周波数
fSとこの周波数fSを４分の１周期遅延させた周波
数の信号とをそれぞれ前記第１のサンプリングパ
ルスおよび第２のサンプリングパルスとして発生
し前記駆動用正弦波電圧の周波数と極性とをプロ
グラム制御により任意に制御するデイジタル制御
手段と、前記２相ステツプモータの負荷の位置を
検出する位置検出手段とを備えて構成される。 The device of the present invention is a two-phase step motor drive device that controls the rotational speed and direction of a two-phase step motor according to a control amount, in which a reference sine wave signal of frequency f is based on the angular resolution of the two-phase step motor. A signal with a frequency f R divided by a first frequency division ratio set by the first sampling pulse is sampled and driven by a second sampling pulse delayed by a quarter period from the first sampling pulse. a step motor driving means for obtaining a sine wave voltage for driving, and a sum and a difference between the frequency f and a frequency obtained by dividing the frequency f by a second frequency division ratio set based on the frequency of the driving sine wave voltage. A frequency obtained by determining a frequency, selecting one of the sum and difference frequencies corresponding to the rotational direction of the two-phase step motor, and dividing this frequency by the first frequency division ratio.
f S and a signal having a frequency delayed by a quarter cycle of this frequency f S are generated as the first sampling pulse and the second sampling pulse, respectively, and the frequency and polarity of the driving sinusoidal voltage are programmed. The motor is configured to include digital control means for performing arbitrary control, and position detection means for detecting the position of the load of the two-phase step motor.
次に図面を参照して本発明を詳細に説明する。 Next, the present invention will be explained in detail with reference to the drawings.
第１図は本発明の一実施例を示すブロツク図で
ある。予め制御用プログラムを内蔵したマイクロ
プロセツサ１は、位置指令器９から位置指令信号
９０１を受けると、内蔵するプログラム制御のの
もとにこの位置指令信号９０１と、後述する位置
検出器５からＡ−Ｄコンバータ３を介して入力す
る負荷１０の角度位置情報とを比較し、所望の回
転速度および方向に対応する位置制御信号を設定
したうえバスライン１０１を介してステツプモー
タ駆動部６に送出する。メモリ２はこれらの信号
データをマイクロプロセツサ１の制御によつてス
トアするためのメモリである。 FIG. 1 is a block diagram showing one embodiment of the present invention. When the microprocessor 1, which has a control program built in in advance, receives a position command signal 901 from the position command device 9, it transmits this position command signal 901 and A from the position detector 5, which will be described later, under the control of the built-in program. - Compare the angular position information of the load 10 inputted via the D converter 3, set a position control signal corresponding to the desired rotation speed and direction, and send it to the step motor drive section 6 via the bus line 101. . The memory 2 is a memory for storing these signal data under the control of the microprocessor 1.
ステツプモータ駆動部６はマイクロプロセツサ
１から送出されたこの位置制御信号を受けるとマ
イクロプロセツサ１のプログラムの制御のもとに
後述する回路により２相ステツプモータ４の第１
の励磁捲線７および第２の励磁捲線８に、互に位
相が90度ずれ、所望の回転速度に対応した周波数
と極性を有する駆動用超低周波数正弦波電圧D1
とD2とを出力し、２相ステツプモータ４を動作
させる。 When the step motor drive unit 6 receives this position control signal sent from the microprocessor 1, it controls the first position control signal of the two-phase step motor 4 by a circuit to be described later under the control of the program of the microprocessor 1.
An ultra-low frequency sine wave voltage D1 for driving is applied to the excitation winding 7 and the second excitation winding 8, which are 90 degrees out of phase with each other and have a frequency and polarity corresponding to the desired rotation speed.
and D2 are output, and the two-phase step motor 4 is operated.
ポテンシヨメータを用いた位置検出器５は、２
相ステツプモータ４のロータ軸ギヤ機構１１を介
して結合された負荷１０に機械的に結合されてお
り、負荷１０の角度位置に比例する電圧を出力す
る。この電圧はＡ−Ｄコンバータ３に送出されデ
ジタル量に変換し、マイクロプロセツサ１のプロ
グラムの制御のもとにバスライン１０１およびメ
モリ２を介してマイクロプロセツサ１において、
上述したように位置指令信号との比較を行つてス
テツプモータ駆動部６に位置制御信号として出力
する。 The position detector 5 using a potentiometer has two
It is mechanically coupled to a coupled load 10 via a rotor shaft gear mechanism 11 of a phase step motor 4, and outputs a voltage proportional to the angular position of the load 10. This voltage is sent to the A-D converter 3, where it is converted into a digital quantity, and is processed in the microprocessor 1 via the bus line 101 and the memory 2 under the control of the program of the microprocessor 1.
As described above, the signal is compared with the position command signal and outputted to the step motor drive unit 6 as a position control signal.
このようにして本実施例では、マイクロプロセ
ツサ１の内蔵するプログラムの制御のもとに２相
ステツプモータ４の回転速度、および方向をデジ
タル処理により設定し、滑らかな連続的動作を行
い、構成する回路要素による変動および経時変化
を受けることが極めて少く、また制御範囲もプロ
グラムによつて自由に設定出来るようにしてい
る。 In this way, in this embodiment, the rotation speed and direction of the two-phase step motor 4 are set by digital processing under the control of the program built in the microprocessor 1, and smooth continuous operation is performed. It is extremely unlikely to be subject to fluctuations due to circuit elements or changes over time, and the control range can be freely set by the program.
第２図は第１図の実施例におけるステツプモー
タ駆動部の部分を詳細に示すブロツク図である。
以下に第２図を参照して本実施例による２相ステ
ツプモータ駆動装置の動作を詳細に説明する。 FIG. 2 is a block diagram showing in detail the step motor drive section in the embodiment of FIG. 1.
The operation of the two-phase step motor drive device according to this embodiment will be explained in detail below with reference to FIG.
基準とする周波数のクロツク信号パルスを出
力するクロツク信号発生器６１の出力は、このク
ロツク信号パルスを第１の分周比１／4000に分周
する固定分周器６２Ａ、および分周比を予め設定
した１／Ｎ（Ｎは正の整数）に分周するプログラ
マブル分周器６３、ならびにNAND回路７０お
よび排他的論理和回路（以下EX−ORと称する）
７１に入力される。 The output of the clock signal generator 61 that outputs a clock signal pulse of a reference frequency is output by a fixed frequency divider 62A that divides this clock signal pulse to a first frequency division ratio of 1/4000, and a frequency division ratio that is set in advance. A programmable frequency divider 63 that divides the frequency to a set 1/N (N is a positive integer), a NAND circuit 70, and an exclusive OR circuit (hereinafter referred to as EX-OR)
71.
固定分周器６２Ａに入力した信号は次の(1)式で
示される周波数Rに分周される。 The signal input to the fixed frequency divider 62A is divided into a frequency R expressed by the following equation (1).
R＝／4000 …(1)
(1)式で示される周波数Rに分周されたクロツク
信号パルスは帯域通過フイルタ、BPF６４によ
つてRの周波数正弦波電圧にろ波され、サンプル
ホールド回路６６Ａに出力される。 R = /4000...(1) The clock signal pulse divided to the frequency R shown by equation (1) is filtered into a sine wave voltage of the frequency R by the bandpass filter, BPF 64, and then sent to the sample hold circuit 66A. Output.
一方、プログラマブル分周器６３に入力した周
波数のクロツク信号パルスは、マイクロプロセ
ツサ１の内蔵するプログラムの制御のもとに、分
周比設定信号１００２により１／Ｎの第２の分周
比で分周され周波数／Ｎのクロツク信号パルス
となつてパルス遅延回路７２に送出される。 On the other hand, the clock signal pulse of the frequency input to the programmable frequency divider 63 is set to a second frequency division ratio of 1/N by the frequency division ratio setting signal 1002 under the control of the program built in the microprocessor 1. The frequency is divided into clock signal pulses having a frequency of /N and sent to the pulse delay circuit 72.
パルス遅延回路７２は、入力した／Ｎの周波
数のクロツク信号パルスを遅延させてNAND回
路７０、およびEX−OR回路７２に入力する。
この場合パルス遅延回路７２による入力の遅延量
は、NAND回路７０とEX−OR回路７１で行う
それぞれのパルス演算に必要な量、本実施例では
クロツク信号パルスの周期の1/4の時間、すなわ
ち90度遅延させている。 The pulse delay circuit 72 delays the input clock signal pulse having a frequency of /N and inputs the delayed clock signal pulse to the NAND circuit 70 and the EX-OR circuit 72.
In this case, the input delay amount by the pulse delay circuit 72 is the amount necessary for each pulse calculation performed by the NAND circuit 70 and the EX-OR circuit 71, and in this embodiment, the amount of delay of the input is 1/4 of the period of the clock signal pulse, i.e. It is delayed by 90 degrees.
NAND回路７０と、EX−OR回路７１の入力
端子にはクロツク信号発生器６１から入力する周
波数のクロツク信号パルスと、パルス遅延回路
７２から入力する周波数／Ｎのクロツク信号パ
ルスが同時に入力し、NAND回路７０ではこれ
ら２入力のパルス演算、EX−OR回路７１では
２入力のパルス加算を論理演算し、NAND回路
７０の出力には次の(2)式に示す周波数1の出力パ
ルス、またEX−OR回路７１の出力には次(3)式
に示す周波数2の出力パルスが発生する。 A clock signal pulse with a frequency input from the clock signal generator 61 and a clock signal pulse with a frequency /N input from the pulse delay circuit 72 are simultaneously input to the input terminals of the NAND circuit 70 and the EX-OR circuit 71. The circuit 70 performs a logical operation on the pulses of these two inputs, and the EX-OR circuit 71 performs a logical operation on the pulse addition of the two inputs. At the output of the OR circuit 71, an output pulse with a frequency of 2 is generated as shown in the following equation (3).
1＝−／Ｎ＝周波数（１−１／Ｎ） …(2)
2＝＋／Ｎ＝（１＋１／Ｎ） …(3)
第３図はクロツク信号パルスの分周および(2)、
(3)式によるパルス減算および加算の動作の内容を
示すパルスタイミングチヤートである。 1 =-/N=Frequency (1-1/N)...(2) 2 =+/N=(1+1/N)...(3) Figure 3 shows the frequency division of the clock signal pulse and (2),
This is a pulse timing chart showing the contents of pulse subtraction and addition operations according to equation (3).
プログラマブル分周器６３、およびNAND回
路７０、EX−OR回路に入力するクロツク信号
パルス(c)は周波数のパルス列であり、プログラ
マブル分周器６３に入力したパルス列(c)は分周比
１／Ｎで分周され／Ｎの周波数のパルス列(a)と
して出力し、パルス遅延回路７２でパルス減算お
よび加算に必要な遅延量Δtだけ遅延されてパル
ス列(b)として出力する。本実施例ではこの遅延量
Δtは入力するクロツク信号パルス列(c)の1/4週期
としている。 The clock signal pulse (c) input to the programmable frequency divider 63, the NAND circuit 70, and the EX-OR circuit is a frequency pulse train, and the pulse train (c) input to the programmable frequency divider 63 has a frequency division ratio of 1/N. The pulse train (a) is output as a pulse train (a) having a frequency of /N, and is delayed by the delay amount Δt required for pulse subtraction and addition in the pulse delay circuit 72 and output as a pulse train (b). In this embodiment, this delay amount Δt is set to be 1/4 week period of the input clock signal pulse train (c).
NAND回路７０では、クロツク信号パルス列
(c)と、パルス遅延回路の出力パルス列(b)とを同時
に入力し、減算演算によりＮ番目ごとにパルス減
算し、かつ極性の反転した出力、−／Ｎ、す
なわち(2)式で示される1の周波数のパルス列(d)を
出力し、EX−OR回路７１では、クロツク信号
パルス列(c)と、パルス遅延回路の出力パルス列(b)
とを同時に入力し、加算演算によりＮ番目ごとに
パルス加算した出力、＋／Ｎ、すなわち(3)式
で示される2の周波数のパルス列(e)を出力する。 In the NAND circuit 70, the clock signal pulse train
(c) and the output pulse train (b) of the pulse delay circuit are simultaneously input, and the subtraction operation is performed to subtract every Nth pulse, and the output with inverted polarity is -/N, that is, expressed by equation (2). The EX-OR circuit 71 outputs a pulse train (d) with a frequency of 1 , and the EX-OR circuit 71 outputs a clock signal pulse train (c) and an output pulse train (b) of the pulse delay circuit.
are input at the same time, and an output obtained by adding pulses every Nth by an addition operation, +/N, that is, a pulse train (e) of a frequency of 2 shown by equation (3) is output.
これらの1および2の周波数のパルス出力は、
マルチプレクサ６９に入力し、マイクロプロセツ
サ１のプログラムの制御のもとにセレクト信号１
００１により1もしくは2いづれかの周波数のパ
ルス出力3を出力する。f3は次の(4)式に示す。 These 1 and 2 frequency pulse outputs are
The select signal 1 is input to the multiplexer 69 and is outputted under the control of the program of the microprocessor 1.
001 outputs pulse output 3 of either frequency 1 or 2 . f 3 is shown in the following equation (4).
3＝（１±１／Ｎ） …(4)
(4)式において、複号±はセレクト信号１００１
によりいづれかの符号をとるものである。 3 = (1±1/N) …(4) In equation (4), the double sign ± is the select signal 1001
It takes either sign.
セレクト信号１００１は、位置検出器５の出力
に応答して、マイクロプロセツサ１のプログラム
の制御のもとに(4)式の＋、−いづれか、すなわち
1もしくは2いづれかの信号をセレクトする制御
を行う信号である。 In response to the output of the position detector 5, the select signal 1001 is generated under the control of the program of the microprocessor 1 by either + or - of equation (4), i.e.
This is a signal that performs control to select either signal 1 or 2 .
固定分周器６２Ｂはマルチプレクサ６９の出力
を受け、固定分周器６２Ａと同じく１／4000の分
周比で分周した周波数のパルス信号Sすなわち
3／4000の周波数のパルス信号を出力し、これを
モノステーブルマルチバイブレータ６７Ａ、およ
び1/4サイクル遅延回路６５を介してモノステー
ブルマルチバイブレータ６７に送出する。 The fixed frequency divider 62B receives the output of the multiplexer 69 and, like the fixed frequency divider 62A, generates a pulse signal S having a frequency divided by a division ratio of 1/4000, that is,
A pulse signal with a frequency of 3/4000 is output and sent to monostable multivibrator 67 via monostable multivibrator 67A and 1/4 cycle delay circuit 65.
モノステーブルマルチバイブレータ６７Ａは
１／4000に分周されたマルチプレクサ６９の出力
パルス周波数Sに対応した数のパルスをパルス幅
を設定したうえサンプリングパルスとしサンプル
ホールド回路６６Ａに送出する。 The monostable multivibrator 67A sets the pulse width of a number of pulses corresponding to the output pulse frequency S of the multiplexer 69, which is divided into 1/4000, and sends them as sampling pulses to the sample hold circuit 66A.
1/4サイクル遅延回路６５は、入力した周波数
Sのパルス列信号を1/4サイクル、すなわち90度
位相を遅延させて出力し、この出力はモノステー
ブルマルチバイブレータ６７Ｂでパルス幅を設定
したうえでサンプリングパルスとしてサンプルホ
ールド回路６６Ｂに送出する。 The 1/4 cycle delay circuit 65 uses the input frequency
The S pulse train signal is output after being delayed by 1/4 cycle, that is, by 90 degrees, and the pulse width of this output is set by the monostable multivibrator 67B, and then sent as a sampling pulse to the sample and hold circuit 66B.
サンプルホールド回路６６Ａおよび６６Ｂは、
BPF６４の出力すなわちクロツク信号発生器６
１の周波数の１／4000に分周された周波数Rの正
弦波出力を受け、これをモノステーブルマルチバ
イブレータ６７Ａおよび６７Ｂの周波数Sの出力
パルスによつてサンプリングしホールドすること
によつて、出力としてはR−Sの周波数Dの信号
を電力増幅器６８Ａおよび６８Ｂに送出する。こ
の場合サンプルホールド回路６６Ａの出力は、入
力したRの周波数の正弦波信号をサンプリングパ
ルスSでサンプリングして得られる周波数Dの正
弦波であり、一方、サンプルホールド回路６６Ｂ
をサンプリングするサンプリングパルスの周波数
Sであつてサンプルホールド回路６６Ａのサンプ
リングパルスとは等しく周波数を有するが位相が
１／４サイクルすなわち90度遅れており、従つてサ
ンプルホールド回路６６Ｂの出力は周波数Dの余
弦波として出力される。 The sample and hold circuits 66A and 66B are
Output of BPF64, ie clock signal generator 6
By receiving a sine wave output of frequency R divided by 1/4000 of the frequency of 1, and sampling and holding it with the output pulse of frequency S of monostable multivibrators 67A and 67B, it is output as an output. sends a signal at frequency D of R - S to power amplifiers 68A and 68B. In this case, the output of the sample and hold circuit 66A is a sine wave of a frequency D obtained by sampling the inputted sine wave signal of a frequency of R with a sampling pulse S , while the output of the sample and hold circuit 66B
The frequency of the sampling pulse to sample
S has the same frequency as the sampling pulse of the sample-and-hold circuit 66A, but the phase is delayed by 1/4 cycle, that is, 90 degrees, and therefore the output of the sample-and-hold circuit 66B is output as a cosine wave of frequency D.
なお、一般的に、サンプルホールド回路で入力
信号をサンプリング周波数によつてスイツチング
しサンプリングして出力する場合、スイツチング
によつて入力信号の基本周波数のほかに多くの周
波数スペクトラムが発生し、サンプリング周波数
の選び方によつてはこれらの周波数スペクトラム
の１部が基本入力信号とともに出力するという問
題があるが、本実施例ではサンプリング周波数と
サンプルホールド回路６６Ａ，６６Ｂの低域周波
数通過特性を所望の出力低周波数信号に対応して
予め設定しておくことにより、この問題の影響は
無いようにしている。 Generally, when a sample-and-hold circuit switches the input signal according to the sampling frequency and samples it and outputs it, the switching generates many frequency spectra in addition to the fundamental frequency of the input signal. Depending on the selection method, a part of these frequency spectra may be output together with the basic input signal, but in this embodiment, the sampling frequency and the low frequency pass characteristics of the sample and hold circuits 66A and 66B are set to the desired output low frequency. This problem is avoided by making settings in advance in accordance with the signal.
サンプルホールド回路６６Ａおよび６６Ｂの出
力は、それぞれ電力増幅器６８Ａおよび６８Ｂに
送出され、２相ステツプモータ４の駆動レベルま
で増幅した後、それぞれ励磁捲線７および８に印
加される。従つて２相ステツプモータは周波数D
の正弦波電圧を第１の励磁捲線７に、周波数がD
で前記正弦波電位よりも位相が90度遅れた余弦波
電圧を第２の励磁捲線８に受けて、周波数Dに比
例した速度で回転する。 The outputs of sample and hold circuits 66A and 66B are sent to power amplifiers 68A and 68B, respectively, and after amplified to the drive level of two-phase step motor 4, are applied to excitation windings 7 and 8, respectively. Therefore, a two-phase step motor has a frequency D
A sinusoidal voltage of D is applied to the first excitation winding 7, and the frequency is D.
The second excitation winding 8 receives a cosine wave voltage whose phase is delayed by 90 degrees from the sine wave potential, and rotates at a speed proportional to the frequency D.
また、前述した周波数Dは次の(5)式で示される
ように、正もしくは負の極性を有するものであ
る。D
＝R−S＝R−R（１±１／Ｎ）＝〓R／Ｎ…
(5)
複号の極性はセレクト信号１００１の制御によ
り＋か、−かのいづれかをとる。セレクト信号１
００１によつて＋R／Ｎとなつた場合は、サンプ
ルホールド回路６６Ａの出力は正弦波出力とな
り、サンプルホールド回路６６Ｂの出力は、この
正弦波出力よりも90度位相の遅れた余弦波出力と
なる。セレクト信号１００１によつて−R／Ｎと
なつた場合には、正弦波であるサンプルホールド
６６Ａの出力の極性が反転し、余弦波であるサン
プルホールド６６Ｂの出力の極性は変らない。従
つて、励磁捲線７に加はる電圧の極性が反転し、
２相ステツプモータ４の回転方向変換できる。 Furthermore, the frequency D mentioned above has positive or negative polarity, as shown by the following equation (5). D = R − S = R − R (1±1/N) = R /N…
(5) The polarity of the sign is either + or - under the control of the select signal 1001. Select signal 1
001 , the output of the sample hold circuit 66A becomes a sine wave output, and the output of the sample hold circuit 66B becomes a cosine wave output with a phase delay of 90 degrees from this sine wave output. Become. When -R /N is determined by the select signal 1001, the polarity of the output of the sample hold 66A, which is a sine wave, is inverted, and the polarity of the output of the sample hold 66B, which is a cosine wave, remains unchanged. Therefore, the polarity of the voltage applied to the excitation winding 7 is reversed,
The rotation direction of the two-phase step motor 4 can be changed.
上述したように２相ステツプモータ４は、分周
比１／Ｎおよびセレクト信号１００１によつて回
転速度と方向を変更することが出来るが、この分
周比１／Ｎおよびセレクト信号による極性変更
は、次のような帰還ループで行われる。 As mentioned above, the rotational speed and direction of the two-phase step motor 4 can be changed by the frequency division ratio 1/N and the select signal 1001, but the polarity can be changed by the frequency division ratio 1/N and the select signal. , is done in the following feedback loop.
すなわち位置指令信号９０１によつて分周比
１／Ｎおよびセレクト信号１００１による極性設
定を受けた２相ステツプモータ４が動作すると、
この２相ステツプモータ４のロータに取付けてあ
る位置検出器５は、負荷１０の角度位置に比例す
る電圧を出力し、この電圧はＡ−Ｄコンバータ３
によりデジタル量に変換された後、マイクロプロ
セツサ１のプログラムの制御のもとに位置指令信
号９０１と比較され、その大きさ、および極性に
応答してセレクト信号１００１および分周比設定
信号１００２を出力して分周比１／Ｎの変更設定
およびマルチプレクサ６９の出力パルス信号周波
数3と1とするか2とするか、すなわち(4)式で示
す±／Ｎの極性セレクトを行う。 That is, when the two-phase step motor 4 receives the frequency division ratio 1/N and the polarity setting according to the select signal 1001 according to the position command signal 901, it operates.
A position detector 5 attached to the rotor of the two-phase step motor 4 outputs a voltage proportional to the angular position of the load 10, and this voltage is applied to the A-D converter 3.
After being converted into a digital quantity, it is compared with the position command signal 901 under the control of the program of the microprocessor 1, and a select signal 1001 and a frequency division ratio setting signal 1002 are set in response to its magnitude and polarity. The output pulse signal is output to change the frequency division ratio 1/N and to select whether the output pulse signal frequency of the multiplexer 69 is 3 , 1 or 2 , that is, the polarity of ±/N shown by equation (4) is selected.
サンプルホールド回路６６Ａの出力正弦波信号
の周波数Dは(5)式からも明らかな如く、複号の極
性を有しており、この極性をマイクロプロセツサ
１のプログラムの制御のもとに設定したセレクト
信号１００１によつて決定することによつて２相
ステツプモータの極性を変えることが出来る。 As is clear from equation (5), the frequency D of the output sine wave signal of the sample and hold circuit 66A has a double polarity, and this polarity is set under the control of the program of the microprocessor 1. By determining the select signal 1001, the polarity of the two-phase step motor can be changed.
２相ステツプモータ４の駆動用正弦波電圧の周
波数Dと回転角度は正比例し、本実施例ではこの
周波数と回転角度の数値を等しいものに設定して
あるので、回転角度をERとするとDとERの関係は
次の(6)式で示される。 The frequency D of the driving sine wave voltage of the two-phase step motor 4 and the rotation angle are directly proportional, and in this embodiment, the frequency and the rotation angle are set to be equal, so if the rotation angle is E R , then D The relationship between E R and E R is expressed by the following equation (6).
D＝ER …(6) 従つて(5)式と(6)式から次の(7)式が誘導される。 D = E R (6) Therefore, the following equation (7) is derived from equations (5) and (6).
Ｎ＝R／ER …(7)
故に、Rを回転角度ERで除算したＮをプログラ
マブル分周器に予めセツトしておくことによつて
サーボ系として構成することが出来る。 N= R /E R (7) Therefore, by setting N, which is obtained by dividing R by the rotation angle E R, in advance in a programmable frequency divider, a servo system can be constructed.
次に、代表的数値例をもつて実施例の動作を説
明する。クロツク信号パルスの周波数を2MHz
とするとR、SおよびDはそれぞれ次の(8)、(9)、
および(10)式で示すことができる。 Next, the operation of the embodiment will be explained using typical numerical examples. Set the clock signal pulse frequency to 2MHz
Then R , S and D are respectively (8), (9),
and (10).
前記R＝／4000＝500（Hz） …(8)S
＝R（１±１／Ｎ）＝500（１±１／Ｎ） …(9)D
＝R−S＝〓R／Ｎ＝〓500／Ｎ …(10)
従つて、たとえばＮが50のときはDは10（Hz）、
Ｎが500のときはDは１（Hz）の正弦波が得られ、
このようにしてマイクロプロセツサ１のプログラ
ムの制御のもとにサーボ系による帰還動作で、安
定した連続的な２相ステツプモータ４の動作を行
うことが出来る。Said R =/4000=500(Hz)...(8) S = R (1±1/N)=500(1±1/N)...(9) D = R − S =〓 R /N=〓500 /N …(10) Therefore, for example, when N is 50, D is 10 (Hz),
When N is 500, a sine wave of 1 (Hz) is obtained for D ,
In this way, stable and continuous operation of the two-phase step motor 4 can be performed by feedback operation by the servo system under the control of the program of the microprocessor 1.
以上は本発明の一実施例として基本的な実施例
をとり上げて説明したが、その他の変形例につい
ても本発明を適用出来ることは２相ステツプモー
タの所望の角度分解能に対応し明らかである。 Although the basic embodiment has been described above as one embodiment of the present invention, it is obvious that the present invention can be applied to other modifications depending on the desired angular resolution of the two-phase step motor.
たとえば、本実施例においては固定分周器６２
Ａおよび６２Ｂによる固定分周比を１／4000とし
ているが、これは他の任意の値でよく、またマル
チプレクサ６９はセレクト信号１００１によつて
1もしくは2いづれかを出力する他の切替回路を
利用してもよいことは明らかで、NAND回路７
０およびEX−OR回路７１も同様な機能を有す
る他の論理回路に置換えても差支えない。 For example, in this embodiment, the fixed frequency divider 62
Although the fixed frequency division ratio by A and 62B is set to 1/4000, this may be any other value, and the multiplexer 69 is controlled by the select signal 1001.
It is clear that other switching circuits that output either 1 or 2 may be used, and the NAND circuit 7
0 and EX-OR circuit 71 may also be replaced with other logic circuits having similar functions.
さらにメモリ２、およびＡ−Ｄコンバータ３は
所望に応じ、マイクロプロセツサ１と組合せて単
一の構成とすることも容易であり、また、位置検
出器５はデジタルエンコーダを用いることにより
完全にドリフト等をとり除くことも容易であり、
これらはいづれも本発明の主旨を損うことなく簡
単に実施出来る。 Furthermore, the memory 2 and the A-D converter 3 can be easily combined with the microprocessor 1 into a single configuration as desired, and the position detector 5 can be completely free from drift by using a digital encoder. It is also easy to remove
Any of these can be easily implemented without detracting from the spirit of the present invention.
以上説明したように本発明によれば、プログラ
ム制御により周波数と極性を自由に変えることが
出来るデジタル制御を行うという簡単な手段を備
えることにより、構成する回路による動作変動や
経時変化を受けることが極めて少く、また制御の
柔軟性も極めて高い２相ステツプモータの駆動を
行うことが出来る効果がある。 As explained above, according to the present invention, by providing a simple means of performing digital control that can freely change the frequency and polarity by program control, it is possible to avoid operating fluctuations and changes over time caused by the constituent circuits. This has the advantage that it is possible to drive a two-phase step motor with an extremely small number of steps and with extremely high control flexibility.
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図の実施例の一部を詳細に示すブロ
ツク図、第３図は第２図のブロツク図におけるパ
ルスの動作の時間的関係を示すパルスタイミング
チヤートである。
第１図および第２図において、１……マイクロ
プロセツサ、２……メモリ、３……Ａ−Ｄコンバ
ータ、４……２相ステツプモータ、５……位置検
出器、６……ステツプモータ駆動部、７，８……
励磁捲線、９……位置指令器、６１……クロツク
信号発生器、６２Ａ，６２Ｂ……固定分周器、６
３……プログラマブル分周器、６４……BPF、
６５……1/4サイクル遅延回路、６６Ａ，６６Ｂ
……サンプルホールド回路、６７Ａ，６７Ｂ……
モノステーブルマルチバイブレータ、６８Ａ，６
８Ｂ……電力増幅器、６９……マルチプレクサ、
７０……NAND回路、７１……EX−OR回路、
７２……パルス遅延回路。
FIG. 1 is a block diagram showing one embodiment of the present invention;
FIG. 2 is a block diagram showing in detail a part of the embodiment of FIG. 1, and FIG. 3 is a pulse timing chart showing the temporal relationship of pulse operations in the block diagram of FIG. In FIGS. 1 and 2, 1...microprocessor, 2...memory, 3...A-D converter, 4...2-phase step motor, 5...position detector, 6...step motor drive Part, 7, 8...
Excitation winding, 9...Position command device, 61...Clock signal generator, 62A, 62B...Fixed frequency divider, 6
3...Programmable frequency divider, 64...BPF,
65...1/4 cycle delay circuit, 66A, 66B
...Sample hold circuit, 67A, 67B...
Monostable multivibrator, 68A, 6
8B...power amplifier, 69...multiplexer,
70...NAND circuit, 71...EX-OR circuit,
72...Pulse delay circuit.
Claims (1)
量に応じて制御する２相ステツプモータ駆動装置
において、周波数ｆの基準用信号を前記２相ステ
ツプモータに付与する角度分解能に対応してあら
かじめ設定する第１の分周比で分周した周波数fR
の信号を前記周波数ｆの基準用信号を前記周波数
fRと前記２相ステツプモータの回転角度との数値
比にもとづいてあらかじめ設定する複数の第２の
分周比Ｎで分周した周波数ｆ／Ｎと前記周波数ｆ
との和および差の周波数（ｆ±ｆ／Ｎ）のいずれ
かをさらに前記第１の分周比で分周して得る周波
数fSの第１のサンプリングパルスおよびこの第１
のサンプリングパルスから４分の１周期遅延させ
た第２のサンプリングパルスでサンプリングして
前記２相ステツプモータを駆動すべき互いに90度
の位相差を有しかつ周波数（fR−fS）の駆動用正
弦波電圧を得るステツプモータ駆動手段と、前記
２相ステツプモータの負荷の角度位置情報を入手
しつつ前記ステツプモータ駆動手段に対して前記
和および差の周波数（ｆ±ｆ／Ｎ）のいずれかの
選択を指定して前記２相ステツプモータの極性の
保持せしめるとともに前記第２の分周比Ｎの指定
によつて回転速度を指定する制御をプログラム制
御により任意に制御するデイジタル制御手段と、
前記２相ステツプモータの負荷の角度位置情報を
検出しこれを前記デイジタル制御手段に提供する
位置検出手段とを備えて成ることを特徴とする２
相ステツプモータ駆動装置。1. In a two-phase step motor drive device that controls the rotational speed and direction of a two-phase step motor according to a control amount, a reference signal of frequency f is set in advance in accordance with the angular resolution to be applied to the two-phase step motor. Frequency f R divided by the first frequency division ratio
The signal of the frequency f is the reference signal of the frequency f.
The frequency f/N divided by a plurality of second frequency division ratios N preset based on the numerical ratio of f R and the rotation angle of the two-phase step motor, and the frequency f
A first sampling pulse with a frequency f S obtained by further dividing one of the sum and difference frequencies (f±f/N) by the first frequency division ratio;
The two-phase step motor is sampled with a second sampling pulse delayed by a quarter period from the sampling pulse of the second sampling pulse . a step motor driving means for obtaining a sinusoidal voltage for the step motor; and a step motor driving means for obtaining the angular position information of the load of the two-phase step motor, and controlling the sum and difference frequencies (f±f/N) to the step motor driving means. digital control means for arbitrarily controlling, by program control, control to maintain the polarity of the two-phase step motor by designating one of the above selections, and to designate the rotational speed by designating the second frequency division ratio N;
and position detection means for detecting angular position information of the load of the two-phase step motor and providing the information to the digital control means.
Phase step motor drive.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP564182A JPS58123399A (en) | 1982-01-18 | 1982-01-18 | Drive device for 2-phase step motor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP564182A JPS58123399A (en) | 1982-01-18 | 1982-01-18 | Drive device for 2-phase step motor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58123399A JPS58123399A (en) | 1983-07-22 |
| JPS648560B2 true JPS648560B2 (en) | 1989-02-14 |
Family
ID=11616756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP564182A Granted JPS58123399A (en) | 1982-01-18 | 1982-01-18 | Drive device for 2-phase step motor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123399A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251519A (en) * | 1975-10-23 | 1977-04-25 | Yaskawa Electric Mfg Co Ltd | Synchronous motor driving system |
| JPS56141597U (en) * | 1980-03-26 | 1981-10-26 |
-
1982
- 1982-01-18 JP JP564182A patent/JPS58123399A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58123399A (en) | 1983-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0382166A1 (en) | Speed control apparatus for movable equipment | |
| KR830000030B1 (en) | Numerical control resolver position measuring device | |
| JPH11191991A (en) | Phase-switching synchronization circuit in dc motor drive | |
| JPS648560B2 (en) | ||
| JPS59222088A (en) | Rotating angle control circuit of motor | |
| EP0029846A1 (en) | Digital velocity servo. | |
| JPS62298976A (en) | Magnetic head positioning control device | |
| JPS6020798A (en) | Driving device for pulse motor | |
| JPS6236300B2 (en) | ||
| SU1661926A1 (en) | Torque thyratron motor and device for its adjustment | |
| JPH04177512A (en) | Speed controller | |
| JPS60100885A (en) | Adjusting device of color television camera | |
| JPS5922797Y2 (en) | Motor control device | |
| JP3294644B2 (en) | Motor control device | |
| JPH0817586B2 (en) | Digital controller | |
| JP3050876B2 (en) | Motor rotation phase control device | |
| JPS6227036Y2 (en) | ||
| JPH01186190A (en) | Synchronous controller | |
| SU1150722A1 (en) | D.c. drive | |
| JPS6399793A (en) | Method of controlling synchronous motor | |
| SU1042058A1 (en) | Shaft turn angle to code converter | |
| JPS59117482A (en) | Controller for motor | |
| JP2002323911A (en) | Sequence controller | |
| SU1159146A1 (en) | Digital closed electric drive | |
| SU980001A1 (en) | Digital speed meter |