JPH05648B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は記録計に関し、さらに詳しく言え
ば、記録紙の紙詰り等が生じた際にそれを検出し
て動作異常信号を出力する監視手段に関するもの
である。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a recorder, and more specifically, a monitoring means for detecting a paper jam or the like when a recording paper jam occurs and outputting an abnormal operation signal. It is related to.

〔従来例〕[Conventional example]

本出願人は特願昭58−97683号（特公平２−
9690号公報参照）において、直流モータのもつ欠
点を克服して乱れや歪みがきわめて少ない記録波
形を得ることができるようにした記録計を提案し
ている。 The present applicant is Japanese Patent Application No. 58-97683 (Patent Publication No. 2-
(Refer to Publication No. 9690), proposed a recorder that overcomes the drawbacks of DC motors and can obtain recorded waveforms with extremely little disturbance or distortion.

すなわち、直流モータはパルスモータやシンク
ロナスモータに比べて小電力で高トルクが得られ
るという長所を有しているが、その反面断続的に
オン、オフ制御して紙送りを行う際、特に低速運
転時にはモータの過渡特性により紙送り速度が乱
れるため、記録波形に歪みや乱れが生ずるという
欠点がある。そこで、上記先願発明では被測定信
号を所定の時間間隔でサンプリングしてメモリに
記憶させる一方、その記憶されたデータを記録さ
れた順序にしたがつてモータの回転角パルス信号
に同期して順次読出して記録手段に出力すること
により、直流モータによる紙送りと記録ヘツドに
よる記録とをマツチングさせて、特に低速時にお
いても記録波形に乱れや歪み等が生じないように
している。 In other words, DC motors have the advantage of being able to obtain high torque with low power compared to pulse motors and synchronous motors. During operation, the paper feeding speed is disturbed due to the transient characteristics of the motor, so there is a drawback that the recorded waveform is distorted and disturbed. Therefore, in the above-mentioned prior invention, the signal to be measured is sampled at predetermined time intervals and stored in a memory, and the stored data is sequentially stored in synchronization with the rotation angle pulse signal of the motor according to the recorded order. By reading out the information and outputting it to the recording means, paper feeding by the DC motor and recording by the recording head are matched, so that disturbances and distortions do not occur in the recording waveform, especially at low speeds.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、紙送り機構の不調や紙詰り状態
が発生すると、メモリがオーバーフローを起しと
んでもない波形を書いたりするおそれが多分にあ
る。また、紙詰りによりモータが回転し得ない場
合には、同モータに過大電流が供給されることに
なるため同モータおよびその周辺の電源回路等に
ダメージが加えられることになる。 However, if a paper feed mechanism malfunctions or a paper jam occurs, there is a high possibility that the memory will overflow and an unexpected waveform will be written. Furthermore, if the motor cannot rotate due to a paper jam, an excessive current will be supplied to the motor, which will damage the motor and its surrounding power circuits.

この発明は上記従来の欠点に鑑みなされたもの
で、その目的は、紙詰り等の紙送り異常を検出し
てその駆動系等を停止させることができるように
した記録計を提供することにある。 The present invention was made in view of the above-mentioned conventional drawbacks, and its purpose is to provide a recorder that can detect paper feed abnormalities such as paper jams and stop its drive system. .

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するため、この発明において
は、設定された紙送り速度に対応するクロツクパ
ルスに同期して被測定データをメモリ内に読込む
とともに、その被測データを読込まれた順序にし
たがつてモータの回転パルスに同期して順次読出
すフアーストイン・フアーストアウト式（FIFO）
メモリのデータ蓄積状態を監視するメモリ監視手
段を有し、そのデータ蓄積状態が予め設定された
条件に合致した際、このメモリ監視手段から動作
異常信号が出力されるようにしている。 In order to achieve the above object, in the present invention, measured data is read into the memory in synchronization with a clock pulse corresponding to a set paper feed speed, and the measured data is transferred to the motor in accordance with the order in which it is read. First-in, first-out method (FIFO) that reads out sequentially in synchronization with the rotation pulse of
It has a memory monitoring means for monitoring the data accumulation state of the memory, and when the data accumulation state matches a preset condition, the memory monitoring means outputs an operation abnormality signal.

〔作用〕[Effect]

紙送りが正常になされている場合には、メモリ
に読込まれるデータ数とメモリから読出されるデ
ータ数はほぼ等しく、したがつてメモリ内には常
に所定数のデータが記憶されている。紙詰り等が
生じモータが回転し得なくなると、メモリからデ
ータが読出されず同メモリにはデータが読込まれ
る一方となるため、オーバーフローを起す。ま
た、何んらかの原因で記録紙が設定速度以上の速
さで引出されたとすると、データ読出し量がデー
タ読込み量を上回るため、メモリ内のデータ数が
減少する。メモリ監視手段は上記のデータオーバ
フローやデータの減少を検出し、動作異常信号を
出力する。 When paper is being fed normally, the number of data read into the memory is approximately equal to the number of data read from the memory, so a predetermined number of data is always stored in the memory. If a paper jam or the like occurs and the motor cannot rotate, data will not be read from the memory and data will only be read into the memory, resulting in an overflow. Furthermore, if the recording paper is pulled out at a speed higher than the set speed for some reason, the amount of data read exceeds the amount of data read, and the number of data in the memory decreases. The memory monitoring means detects the above-mentioned data overflow or data reduction, and outputs an operation abnormality signal.

〔実施例〕〔Example〕

以下、この発明の実施例を添付図面を参照しな
がら詳細に説明する。 Embodiments of the present invention will be described in detail below with reference to the accompanying drawings.

まず、第１図および第２図に基いて、この記録
計の紙送り機構およびその速度制御手段の構成を
説明する。 First, the structure of the paper feeding mechanism and its speed control means of this recorder will be explained based on FIGS. 1 and 2.

第１図には紙送り機構が示されており、これに
よると、記録紙１は送りローラ２により適当な張
力を与えられ、直流モータ３によつて送出される
ようになつている。この場合、送りローラ２は、
中間ギヤ４，５を介して上記直流モータ３のシヤ
フトに設けられた駆動ギヤ６に連結されている。
また、直流モータ３のシヤフトには、例えば光反
射用のミラー板７が取り付けられている。このミ
ラー板７には、直流モータ３の１回転中に多数の
パルスが得られるように反射部と非反射部とが交
互に、かつ軸を中心として放射状に多数設けられ
ている。このミラー板７に光を照射してその反射
光を検出するための例えばホトカプラ８が、上記
ミラー板７と適宜の間隔をおいて配置されてい
る。なお、参照符号２８はサーマルインラインヘ
ツド等からなる記録ヘツドである。 A paper feeding mechanism is shown in FIG. 1, in which a recording paper 1 is given an appropriate tension by a feeding roller 2 and is fed by a DC motor 3. As shown in FIG. In this case, the feed roller 2 is
It is connected via intermediate gears 4 and 5 to a drive gear 6 provided on the shaft of the DC motor 3.
Furthermore, a mirror plate 7 for reflecting light is attached to the shaft of the DC motor 3, for example. This mirror plate 7 is provided with a large number of reflective parts and non-reflective parts alternately and radially around the axis so that a large number of pulses can be obtained during one rotation of the DC motor 3. For example, a photocoupler 8 for irradiating light onto the mirror plate 7 and detecting the reflected light is arranged at an appropriate distance from the mirror plate 7. The reference numeral 28 is a recording head such as a thermal in-line head.

第２図には上記紙送り機構を含む速度制御手段
の構成がブロツク線図で示されている。同図にお
いて、参照符号１，３，７および８が付されたも
のは上記第１図と同様の構成である。基準パルス
発振器９の出力は、分周器１０により所定周波数
のパルス信号に分周される。なお、この分周器１
０の分周比は、速度設定回路１１によつて決定さ
れるようになつている。上記ホトカプラ８および
上記分周器１０の各々の出力はゲート群１２を介
してアツプダウンカウンタ１７に送られる。この
アツプダウンカウンタ１７の出力は、デジタルコ
ンパレータ１８において比較基準計数値回路１９
からの信号と比較される。この比較基準計数値回
路１９が送出する信号は固定値であり、かつ電源
投入時にはアツプダウンカウンタ１７の内容もこ
の値に設定されるようになつているが、上記アツ
プダウンカウンタ１７に関しては、必ずしもこの
値でなく別の値に設定されても差し支えない。上
記ゲート群１２は、例えばナンド回路１３，１
４，１５および反転回路１６などで構成され、上
記デジタルコンパレータ１８の出力に応じて、上
記分周器１０の出力かまたは上記ホトカプラ８の
出力のいずれか一方が上記アツプダウンカウンタ
１７にクロツクとして供給されるようになつてい
る。なお、上記デジタルコンパレータ１８の出力
により上記アツプダウンカウンタ１７は、その計
数が加算動作か減算動作かも同時に決定される。
また上記直流モータ３の電源回路２０も上記デジ
タルコンパレータ１８の出力によりオン、オフ制
御される。 FIG. 2 shows a block diagram of the configuration of the speed control means including the paper feeding mechanism. In the same figure, those designated by reference numerals 1, 3, 7 and 8 have the same structure as in FIG. 1 above. The output of the reference pulse oscillator 9 is frequency-divided by a frequency divider 10 into pulse signals of a predetermined frequency. Note that this frequency divider 1
The frequency division ratio of 0 is determined by the speed setting circuit 11. The outputs of the photocoupler 8 and the frequency divider 10 are sent to an up-down counter 17 via a gate group 12. The output of this up-down counter 17 is sent to a comparison reference count value circuit 19 in a digital comparator 18.
compared with the signal from The signal sent out by the comparison reference count value circuit 19 is a fixed value, and the contents of the up-down counter 17 are also set to this value when the power is turned on. There is no problem even if it is set to a different value than this value. The gate group 12 includes, for example, NAND circuits 13, 1
Depending on the output of the digital comparator 18, either the output of the frequency divider 10 or the output of the photocoupler 8 is supplied to the up-down counter 17 as a clock. It is becoming more and more common. In addition, based on the output of the digital comparator 18, it is simultaneously determined whether the up-down counter 17 performs an addition operation or a subtraction operation.
Further, the power supply circuit 20 of the DC motor 3 is also controlled on and off by the output of the digital comparator 18.

ここで、上記速度制御手段の作用を説明する
と、電源投入時において、比較基準計数値回路１
９によりアツプダウンカウンタ１７の初期値が設
定される。設定される状態としてはアツプダウン
カウンタ１７の最大計数値のほぼ1/2、つまり100
進のカウンタなら例えば５０に設定されるのが望
ましいが、任意に初期値を設定するようにしても
よいことは前記のとおりである。次に、速度設定
回路１１が所望の速度に設定されると基準パルス
発振器９の出力は分周器１０で分周され、パルス
信号となつて出力される。ゲート群１２において
は前述したように分周器１０の出力かホトカプラ
８の出力かのいずれかが選択され、アツプダウン
カウンタ１７に供給されるが、この選択はデジタ
ルコンパレータ１８の出力によつて決定される。
この実施例においては、比較基準計数値回路１９
の信号値を例えばＡ、アツプダウンカウンタ１７
の計数値を例えばＢとしたとき、Ｂ＜Ａならばホ
トカプラ８の出力が、またＢ≧Ａならば分周器１
０の出力がアツプダウンカウンタ１７に供給され
る。アツプダウンカウンタ１７の計数動作もデジ
タルコンパレータ１８の出力により制御され、Ｂ
＜Ａで加算、Ｂ≧Ａで減算される。電源投入等に
より初期化されたときはＡ＝Ｂであるが、その直
後アツプダウンカウンタ１７内では分周器１０の
出力が計数されるので、デジタルコンパレータ１
８の出力は瞬間的にＢ＞Ａにされる。電源回路２
０もデジタルコンパレータ１８の出力がＢ＞Ａの
場合オンで、Ｂ≦Ａの場合オフに制御されるよう
になつている。 Here, to explain the operation of the speed control means, when the power is turned on, the comparison reference count value circuit 1
9 sets the initial value of the up-down counter 17. The set state is approximately 1/2 of the maximum count value of the up-down counter 17, that is, 100.
If it is a decimal counter, it is desirable to set it to 50, for example, but as described above, the initial value may be set arbitrarily. Next, when the speed setting circuit 11 is set to a desired speed, the output of the reference pulse oscillator 9 is frequency-divided by the frequency divider 10 and output as a pulse signal. In the gate group 12, as described above, either the output of the frequency divider 10 or the output of the photocoupler 8 is selected and supplied to the up-down counter 17, but this selection is determined by the output of the digital comparator 18. be done.
In this embodiment, the comparison reference count value circuit 19
For example, if the signal value is A, the up-down counter 17
For example, if the count value of
An output of 0 is supplied to the up-down counter 17. The counting operation of the up-down counter 17 is also controlled by the output of the digital comparator 18.
When <A, it is added; when B≧A, it is subtracted. When initialized by turning on the power, etc., A=B, but immediately after that, the output of the frequency divider 10 is counted in the up/down counter 17, so the digital comparator 1
The output of 8 is instantaneously made B>A. Power circuit 2
0 is also controlled to be on when the output of the digital comparator 18 is B>A, and to be off when B≦A.

したがつて、電源投入直後のＢ＞Ａの状態にお
いては電源回路２０がオンにされ、直流モータ３
は回転する。 Therefore, in the state of B>A immediately after the power is turned on, the power supply circuit 20 is turned on and the DC motor 3
rotates.

また、デジタルコンパレータ１８の出力がＢ＞
Ａとなつて瞬間ゲート群１２を介してホトカプラ
８の出力がアツプダウンカウンタ１７に供給され
る。このホトカプラ８の出力によりＢの値は逐次
減算され、Ｂ≦Ａとなつた時点で電源回路２０は
オフとなり直流モータ３は回転を停止する。これ
と同時にアツプダウンカウンタ１７の入力も分周
器１０側に切換えられ、その出力が計数される。
そして、もしアツプダウンカウンタ１７の出力が
Ｂ＞Ａとなると、電源回路２０は再びオンにされ
上記の動作が繰り返される。このように、上記実
施例においては比較基準計数値回路１９の信号値
Ａに対して分周器１０の出力とホトカプラ８の出
力とがそれぞれ１パルス毎の比較で作動される。 Also, the output of the digital comparator 18 is B>
A, the output of the photocoupler 8 is supplied to the up-down counter 17 via the instantaneous gate group 12. The value of B is successively subtracted by the output of the photocoupler 8, and when B≦A, the power supply circuit 20 is turned off and the DC motor 3 stops rotating. At the same time, the input of the up-down counter 17 is also switched to the frequency divider 10 side, and its output is counted.
If the output of the up-down counter 17 becomes B>A, the power supply circuit 20 is turned on again and the above operation is repeated. In this manner, in the above embodiment, the output of the frequency divider 10 and the output of the photocoupler 8 are operated by comparing the signal value A of the comparison reference count value circuit 19 on a pulse-by-pulse basis.

また、この記録計においては、上記のモータ速
度制御手段の動作に関連して、被測定信号を記録
紙１上に記録させる記録制御手段を備えている。 Further, this recorder is provided with a recording control means for recording the signal to be measured on the recording paper 1 in connection with the operation of the above-mentioned motor speed control means.

すなわち、この記録制御手段は、第３図に例示
されているように、被測定アナログ信号をデジタ
ル信号に変換するＡ／Ｄ変換器２１と、そのデジ
タル信号を記憶するメモリ２２と、上記Ａ／Ｄ変
換器２１からＩ／Ｏポート（データ転送手段）２
３を介して供給されるデジタル信号を上記分周器
１０からのクロツク信号に同期してメモリ２２の
所定アドレス位置に順次読込ませる読込みアドレ
ス指定手段２４と、この読込みアドレス指定手段
２４によつてメモリ２２に読込まれたデジタル信
号をその読込まれた順序にしたがつて上記ホトカ
プラ（回転角検出手段）８からの回転角信号に同
期して読出すアドレス指定手段２５とを含み、こ
の読出しアドレス指定手段２５にて読出されたデ
ジタル信号がＩ／Ｏポート２３および記録ヘツド
駆動手段２７を介して記録ヘツド２８に供給され
るようになつている。 That is, as illustrated in FIG. 3, this recording control means includes an A/D converter 21 that converts an analog signal to be measured into a digital signal, a memory 22 that stores the digital signal, and the A/D converter 21 that converts the analog signal to be measured into a digital signal. From D converter 21 to I/O port (data transfer means) 2
read address designating means 24 for sequentially reading the digital signals supplied through the frequency divider 3 into predetermined address positions of the memory 22 in synchronization with the clock signal from the frequency divider 10; 22, in accordance with the order in which they were read, in synchronization with the rotation angle signal from the photocoupler (rotation angle detection means) 8; The digital signal read out at 25 is supplied to a recording head 28 via an I/O port 23 and a recording head driving means 27.

そしてこの発明によると、メモリ２２のデータ
蓄積状態を監視するメモリ監視手段３０を備えて
いる。すなわち、メモリ２２は上記の如くそのデ
ータ読込み、読出しがフアーストイン・フアース
トアウトとなるように制御されるため、紙送りが
正常になされ分周器１０からのクロツクパルスと
ホトカプラ８から回転パルスとがバランスしてい
る場合には、メモリ２２内のデータ蓄積量は過不
足のない状態に保持される。しかしながら、例え
ば紙詰りが生じモータ３の回転が停止すると、ホ
トカプラ８からの回転パルスが消失するため、メ
モリ２２にはデータが一方的に読込まれてオーバ
ーフロー状態となる。メモリ監視手段３０はこれ
を検出して動作異常信号を例えば動作異常表示器
３１とモータ３の電源回路２０に出力し、これに
よりランプ表示もしくはブザー等にてオペレータ
に動作異常を報知するとともに、モータ３への給
電を停止する。 According to the present invention, a memory monitoring means 30 for monitoring the data storage state of the memory 22 is provided. That is, since the memory 22 is controlled so that data reading and reading are first-in and first-out as described above, paper feeding is performed normally and the clock pulse from the frequency divider 10 and the rotation pulse from the photocoupler 8 are balanced. In this case, the amount of data stored in the memory 22 is maintained in a state where there is no excess or deficiency. However, if a paper jam occurs and the rotation of the motor 3 stops, for example, the rotation pulse from the photocoupler 8 disappears, so data is unilaterally read into the memory 22, resulting in an overflow state. The memory monitoring means 30 detects this and outputs an operational abnormality signal to, for example, the operational abnormality indicator 31 and the power supply circuit 20 of the motor 3, thereby notifying the operator of the operational abnormality with a lamp display or buzzer, etc. Stop power supply to 3.

次に、この記録制御手段の作用を第４図ａ〜ｃ
に示されているフローチヤートを参照しながら説
明する。なお、この記録制御手段は、実際にはマ
イクロコンピユータからなり、説明の便宜上、メ
モリ２２のデータストア領域は０〜50番地までと
する。同フローチヤートにおいて、CNTはメモ
リ２２に蓄積されているデータ数、INADRSは
読込みアドレス指定手段２４にて指定されるアド
レス位置の変数名、OUTADRSは読出しアドレ
ス指定手段２５にて指定されるアドレス位置の変
数名として用いられている。 Next, the operation of this recording control means is shown in FIGS. 4a to 4c.
This will be explained with reference to the flowchart shown in . Note that this recording control means actually consists of a microcomputer, and for convenience of explanation, the data store area of the memory 22 is assumed to be addresses 0 to 50. In the same flowchart, CNT is the number of data stored in the memory 22, INADRS is the variable name of the address position specified by the read address specifying means 24, and OUTADRS is the variable name of the address position specified by the read address specifying means 25. Used as a variable name.

また、データの読出しは実際にはホトカプラ８
からの回転パルスを数回カウントして１回行なわ
れるのであるが、ここでは説明の便宜上パルス１
回ごとにデータの読出しが行なわれるものとし、
かつその場合の読出し周期は読込み周期よりも短
かいものとする。 In addition, data reading is actually performed using a photocoupler 8.
This is done once by counting the rotation pulses from
It is assumed that data is read every time,
In this case, the read cycle is shorter than the read cycle.

まず、スタート指令が出されると、メモリ２２
のデータストア領域０〜50番地がクリアされると
ともに、データ数を示すCNT、読出しアドレス
指定手段２５および読込みアドレス指定手段２４
の各アドレス位置を示すOUTADRS，INADRS
がともに「０」にされる（メインルーチンステツ
プＭ１）。次に、同ルーチンのステツプＭ２にお
いて分周器１０からのクロツクパルスが立上つた
かを判定し、立上つた場合には第４図ｂのサブル
ーチン１を実行する。すなわち、サブルーチン１
においてはステツプＳ１においてCNTに１を加
算した上、ステツプＳ２でＡ／Ｄ変換器２１から
データをＩ／Ｏポート２３を介して取込み、この
データをINADRSの値を入力アドレス番号とし
てメモリ２２に記憶させる（ステツプＳ３）。そ
して、INADRSの値を１カウントアツプさせ
（ステツプＳ４）、その値が50より大きいかを判定
する（ステツプＳ５）。その結果INADRS≦50で
あればメインルーチンのステツプＭ３に移行し、
INADRSが50より大の場合にはステツプＳ６に
おいてINADRS＝０とした上で同じくメインル
ーチンのステツプＭ３に移行する。なお、ステツ
プＭ２において分周器１０からのクロツクパルス
が立上つていない場合にはサブルーチン１を実行
せず、次段のステツプＭ３に移行する。 First, when a start command is issued, the memory 22
Data store area addresses 0 to 50 are cleared, and CNT indicating the number of data, read address designation means 25 and read address designation means 24 are cleared.
OUTADRS, INADRS indicating each address position of
Both are set to "0" (main routine step M1). Next, in step M2 of the same routine, it is determined whether the clock pulse from the frequency divider 10 has risen, and if it has risen, subroutine 1 of FIG. 4b is executed. That is, subroutine 1
In step S1, 1 is added to CNT, and in step S2, data is taken in from the A/D converter 21 via the I/O port 23, and this data is stored in the memory 22 with the value of INADRS as the input address number. (Step S3). Then, the value of INADRS is incremented by 1 (step S4), and it is determined whether the value is greater than 50 (step S5). As a result, if INADRS≦50, proceed to step M3 of the main routine.
If INADRS is greater than 50, INADRS is set to 0 in step S6, and the process also proceeds to step M3 of the main routine. Incidentally, if the clock pulse from the frequency divider 10 has not risen in step M2, subroutine 1 is not executed and the process moves to the next step M3.

ステツプＭ３ではホトカプラ８からの回転パル
スが立上つたか否かを判定し、YESならば第４
図ｃのサブルーチン２を実行し、NOの場合には
次段のステツプＭ４に移行する。サブルーチン２
においては、まずステツプＳ７でデータ数値
CNTを１つ減算し、次のステツプＳ８で
OUTADRSの値を読出し番地としてその番地に
記憶されているデータをメモリ２２から読出し、
そのデータをＩ／Ｏポートおよび記録ヘツド駆動
手段２７を介して記録ヘツド２８に出力する（ス
テツプＳ９）。そして、OUTADRSの値を１カウ
ントアツプさせ（ステツプＳ１０）、次段のステ
ツプＳ１１でその値が50より大であるかを判定す
る。その結果がNOであればメインルーチンのス
テツプＭ４に移行し、YESであればステツプＳ
１２でOUTADRS＝０とした上で同じくメイン
ルーチンのステツプＭ４に移行する。 In step M3, it is determined whether the rotation pulse from the photocoupler 8 has risen, and if YES, the fourth
Subroutine 2 in FIG. c is executed, and if NO, the process moves to the next step M4. Subroutine 2
First, in step S7, the data value is
Subtract one CNT, and in the next step S8
Using the value of OUTADRS as a read address, the data stored at that address is read from the memory 22,
The data is output to the recording head 28 via the I/O port and the recording head driving means 27 (step S9). Then, the value of OUTADRS is incremented by one (step S10), and it is determined in the next step S11 whether the value is greater than 50. If the result is NO, proceed to step M4 of the main routine, and if YES, proceed to step S.
At step 12, OUTADRS is set to 0, and the process also proceeds to step M4 of the main routine.

メインルーチンのステツプＭ４においては、
CNT≧20かを判定し、NOであれば次段のステ
ツプＭ５をジヤンプしてステツプＭ６に進み、
YESの場合にはステツプＭ５にてモータ３をオ
ンさせた上でステツプＭ６に移行する。 In step M4 of the main routine,
Determine whether CNT≧20, and if NO, jump the next step M5 and proceed to step M6.
In the case of YES, the motor 3 is turned on in step M5, and then the process moves to step M6.

ステツプＭ６ではCNT≦５かを判定し、YES
であるならば次段のステツプＭ７を実行してモー
タ３を停止させた上でステツプＭ８に移行し、
NOの場合にはステツプＭ７をジヤンプしてステ
ツプＭ８に移行する。 In step M6, it is determined whether CNT≦5, and YES
If so, execute the next step M7 to stop the motor 3, and then proceed to step M8.
If NO, step M7 is jumped and the process proceeds to step M8.

ステツプＭ８においては、０≦CNT≦50かを
判定する。すなわち、メモリ２２に蓄積されてい
るデータ数を意味するCNTが０〜50の範囲内に
あれば正常と判断し、ステツプＭ２に戻るが、
CNTがその範囲外である場合には動作異常と判
断し、ステツプＭ９，Ｍ１０を実行してモータ３
を停止させるとともに、動作異常表示器３１を作
動させる。因みに、CNTが50を越える場合とは、
例えば紙詰りによりモータ３が回転停止しホトカ
プラ８からの回転パルスが消失してしまつた結
果、ステツプＭ３の判定がNOに固定され、ステ
ツプＭ４においてCNT≧20と判定され、続くス
テツプＭ５でモータオン指令が出されているにも
拘らず、モータ３が上記の理由により動作し得な
いときにサブルーチン１のみが実行される場合に
起り得る異常状態を意味する。他方、CNTが
「０」よりも小さくなる場合とは、例えば何んら
かの外力により記録紙１が異常に速く引出され、
ステツプＭ６でCNT≦５が満足され続くステツ
プＭ７でモータ停止指令が出されているにも拘ら
ずさらにその状態が続けられた場合に生ずる。す
なわち、この場合には分周器１０からのクロツク
パルスの周期に比べてホトカプラ８からの回転パ
ルスの周期が異常に短かくなり、サブルーチン１
のステツプＳ１よりもサブルーチン２のステツプ
Ｓ７の実行回数が上回ることによる。 In step M8, it is determined whether 0≦CNT≦50. That is, if CNT, which means the number of data stored in the memory 22, is within the range of 0 to 50, it is determined to be normal, and the process returns to step M2.
If CNT is outside the range, it is determined that the operation is abnormal, and steps M9 and M10 are executed to control the motor 3.
At the same time, the malfunction indicator 31 is activated. By the way, when CNT exceeds 50,
For example, if the motor 3 stops rotating due to a paper jam and the rotation pulse from the photocoupler 8 disappears, the determination at step M3 is fixed to NO, and at step M4 it is determined that CNT≧20, and at the subsequent step M5, a motor on command is issued. This refers to an abnormal state that may occur when only subroutine 1 is executed when motor 3 cannot operate due to the above-mentioned reason even though subroutine 1 has been issued. On the other hand, when CNT becomes smaller than "0", for example, the recording paper 1 is pulled out abnormally quickly by some external force,
This occurs when the condition continues even though CNT≦5 is satisfied in step M6 and a motor stop command is issued in subsequent step M7. That is, in this case, the period of the rotation pulse from the photocoupler 8 is abnormally short compared to the period of the clock pulse from the frequency divider 10, and subroutine 1
This is because step S7 of subroutine 2 is executed more times than step S1 of subroutine 2.

なお、上記実施例ではメインルーチンのステツ
プＭ８で０≦CNT≦50を正常、異常の判定基準
としているが、INADRS≠OUTADRSの場合を
正常として、INADRS＝OUTADRSのときを異
常と判定してもよい。すなわち、正常の場合には
読込みアドレス位置INADRSと読出しアドレス
位置OUTADRSは重なることはないが、紙詰り
でモータ３が回転し得ない場合に生ずるメモリ２
２のオーバーフロー時や記録紙１が異常に速い速
度で引張られメモリ２２内のデータが無くなつた
場合にはINADRSとOUTADRSとが重なるた
め、これをもつて異常と判定することができる。 In the above embodiment, in step M8 of the main routine, 0≦CNT≦50 is used as the criterion for determining whether it is normal or abnormal, but it is also possible to determine that it is normal when INADRS≠OUTADRS and abnormal when INADRS=OUTADRS. . In other words, under normal conditions, the read address position INADRS and the read address position OUTADRS do not overlap, but when the motor 3 cannot rotate due to a paper jam, the memory 2
2 overflow or when the recording paper 1 is pulled at an abnormally high speed and the data in the memory 22 disappears, INADRS and OUTADRS overlap, and this can be determined to be abnormal.

また、上記実施例ではＡ／Ｄ変換されたデータ
をメモリ２２にそのまま読込む構成となつている
が、そのデータを変形処理してからメモリ２２に
読込むようにしてもよい。例えば、Ａ／Ｄ変換さ
れたデータをプリンタの１ドツトライン分のドツ
トデータに展開してから貯えてもよい。その場
合、プリンタの１ドツトラインが例えば320ドツ
トから構成されているとすると、１ライン分のメ
モリは320／８＝40バイト必要となる。これを51
ライン分用意するとすれば、40×51＝2040バイト
あれば上記実施例と同様51ステツプのFIFO（フア
ーストイン・フアーストアウト）メモリが構成で
きる。 Further, in the above embodiment, the A/D converted data is read into the memory 22 as it is, but the data may be read into the memory 22 after being transformed. For example, A/D converted data may be developed into dot data for one dot line of a printer and then stored. In that case, if one dot line of the printer is made up of, for example, 320 dots, the memory for one line will require 320/8=40 bytes. This is 51
If 40×51=2040 bytes are prepared, a 51-step FIFO (first-in, first-out) memory can be constructed as in the above embodiment.

さらに上記実施例では紙送り手段として直流モ
ータを用いているが、この発明はパルスモータや
シンクロナスモータの場合にも適用されることは
勿論である。 Further, in the above embodiment, a DC motor is used as the paper feeding means, but it goes without saying that the present invention can also be applied to a pulse motor or a synchronous motor.

〔効果〕〔effect〕

上記した実施例の説明から明らかなように、こ
の発明によれば、フアーストイン・フアーストア
ウトによりデータの読込み、読出しが行なわれる
メモリのデータ蓄積状態を監視するという簡単な
構成により、紙送り状態の異常のほかデータの読
込み読出し等の異常までをも検出するとことがで
きるという効果が奏される。 As is clear from the description of the embodiments described above, according to the present invention, the paper feeding state can be monitored by monitoring the data accumulation state of the memory in which data is read and read by first-in and first-out. The advantage is that it is possible to detect not only abnormalities but also abnormalities such as reading and reading of data.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の記録計に適用される記録紙
機構の概略的な斜視図、第２図は第１図に示され
ている直流モータの速度制御手段のブロツク線
図、第３図は記録制御手段のブロツク線図、第４
図ａ〜ｃは記録制御手段の作用を説明するための
フローチヤートである。 図中、１は記録紙、３は直流モータ、８はホト
カプラ、９は基準クロツク発振器、１０は分周
器、１１は速度設定回路、１２はゲート群、１７
はアツプダウンカウンタ、１８はデジタルコンパ
レータ、２１はＡ／Ｄ変換器、２２はレジスタ、
２４は読込みアドレス指定手段、２５は読出しア
ドレス指定手段、２７は記録ヘツド駆動手段、２
８は記録ヘツド、３０はメモリ監視手段、３１は
動作異常表示器である。 FIG. 1 is a schematic perspective view of the recording paper mechanism applied to the recorder of the present invention, FIG. 2 is a block diagram of the speed control means for the DC motor shown in FIG. 1, and FIG. Block diagram of recording control means, No. 4
Figures a to c are flowcharts for explaining the operation of the recording control means. In the figure, 1 is recording paper, 3 is a DC motor, 8 is a photocoupler, 9 is a reference clock oscillator, 10 is a frequency divider, 11 is a speed setting circuit, 12 is a gate group, 17
is an up-down counter, 18 is a digital comparator, 21 is an A/D converter, 22 is a register,
24 is a read address designation means, 25 is a read address designation means, 27 is a recording head drive means, 2
8 is a recording head, 30 is a memory monitoring means, and 31 is an operation abnormality indicator.

Claims (1)

【特許請求の範囲】 １ 紙送り用のモータと、該モータの回転角を検
出するモータ回転角検出手段と、設定された紙送
り速度に対応するクロツク信号を発生するクロツ
ク信号発生手段と、被測定アナログ信号をデジタ
ル信号に変換するＡ／Ｄ変換器と、上記デジタル
信号を記憶するメモリと、上記Ａ／Ｄ変換器から
出力されるデジタル信号を前記クロツク信号に同
期してそのアドレス位置を指定して順次上記メモ
リに記憶させる読込みアドレス指定手段と、該読
込みアドレス指定手段によつて上記メモリに読込
まれたデジタル信号をその読込まれた順序にした
がつて上記モータ回転角検出手段からのパルス信
号に同期して読出して記録手段に出力する読出し
アドレス指定手段とを備えてなる記録計におい
て、 上記メモリのデータ蓄積状態を監視するメモリ
監視手段を有し、該メモリ監視手段はそのデータ
蓄積状態が予め設定された条件に合致した際、動
作異常信号を出力することを特徴とする記録計。 ２ 特許請求の範囲１において、上記メモリ監視
手段は上記メモリに蓄積されているデータ個数が
所定値に合致した際に動作異常信号を出力するこ
とを特徴とする記録計。 ３ 特許請求の範囲１において、上記メモリ監視
手段は上記読込みアドレス手段によるデータ入力
番地と上記読出しアドレス手段によるデータ読出
し番地とを監視し、それらが一致した際動作異常
信号を出力することを特徴とする記録計。[Scope of Claims] 1. A paper feeding motor, a motor rotation angle detecting means for detecting the rotation angle of the motor, a clock signal generating means for generating a clock signal corresponding to a set paper feeding speed, and a clock signal generating means for generating a clock signal corresponding to a set paper feeding speed. an A/D converter that converts the measured analog signal into a digital signal; a memory that stores the digital signal; and a digital signal output from the A/D converter that specifies its address position in synchronization with the clock signal. read address designating means for sequentially storing the digital signals in the memory by the read address designation means, and a pulse signal from the motor rotation angle detection means in accordance with the order in which the digital signals are read into the memory by the read address designation means; A recorder comprising read address designating means for reading and outputting the data to the recording means in synchronization with the memory, and a memory monitoring means for monitoring the data storage state of the memory, and the memory monitoring means is configured to monitor the data storage state of the memory. A recorder characterized in that it outputs an abnormal operation signal when preset conditions are met. 2. The recorder according to claim 1, wherein the memory monitoring means outputs an abnormal operation signal when the number of data stored in the memory matches a predetermined value. 3. In claim 1, the memory monitoring means monitors the data input address by the read address means and the data read address by the read address means, and outputs an operation abnormality signal when they match. recorder.