JPS59222718A - Recorder - Google Patents

Abstract

PURPOSE:To obtain recorded waveforms without disturbance and distortion, by sampling and storing a signal to be measured at a constant time interval, and reading the signal in synchronization with the rotary angle of a motor. CONSTITUTION:An analog signal to be measured in converted into a digital signal by an A/D converter 21. The address position of the signal is specified in synchronization with a clock signal. The digital signal is inputted in a memory means by a writing-address specifying means 24. The signal is read in the sequence of input in synchronization with a rotary angle detecting signal of a motor and outputted to a recording means, by a reading-address specifying means 25.

Description

【発明の詳細な説明】 この発明は、記録計に係り、さらに詳しく言えば、記録
紙の紙送りを直流モータによって行なう記録計に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a recorder, and more specifically, to a recorder in which recording paper is fed by a DC motor.

一般に、記録計の紙送り装置には、比較的簡単に高い回
転数精度で駆動できるシンクロナスモータやパルスモー
タが多用されている。しかしながら、シンクロナスモー
タは通常一定回転数で駆動されるので、記録紙送り速度
を切換える場合にはギヤの交換を必要とする。また、パ
ルスモータは駆動パルスの周波数を変えることで簡単に
その回転数が制御されるが、比較的大きな電力を必要と
するなどの欠点がある。他方において、直流モータは、
小電力で高トルクが得られるという長所を有するが、高
い回転数精度で駆動するためには、例えばＰＬＩＪ路（
位相同期回路）などで速度制御を行なう必要があり、記
録計の紙送り装置のような負荷が変動しやすいものには
利用しにくいとされていたが、本出願人は、その点を克
服し、構成の簡単な速度制御回路で直流モータを所定の
回転数で正確に駆動できるようにした考案を実願昭５７
−１５７３８９号において提案した。これによ九ば、記
録の全期間を通してみると紙送り速度はほぼ一定である
が、直流モータの駆動電源をデジタルコンパレータによ
ってＯＮ、ＯＦＦ制御するものであるため、特に低速運
転の場合にはモータの過渡特性により紙送り速度が乱れ
、記録波形に歪みが生ずる虞れがある。In general, synchronous motors and pulse motors, which can be driven relatively easily and with high rotational speed accuracy, are often used in paper feeding devices for recorders. However, since the synchronous motor is normally driven at a constant rotation speed, changing the recording paper feed speed requires replacing the gears. Further, although the rotation speed of a pulse motor can be easily controlled by changing the frequency of the drive pulse, it has drawbacks such as requiring a relatively large amount of electric power. On the other hand, a DC motor is
It has the advantage of being able to obtain high torque with small electric power, but in order to drive with high rotational speed accuracy, for example, PLIJ road (
It is necessary to control the speed using a phase-locked circuit (phase-locked circuit), and it has been said that it is difficult to use it for devices where the load is easily fluctuated, such as the paper feed device of a recorder.However, the applicant has overcome this problem. In 1983, he devised a device that enabled a DC motor to be driven accurately at a predetermined rotation speed using a speed control circuit with a simple configuration.
It was proposed in No.-157389. In other words, the paper feed speed is almost constant during the entire recording period, but since the drive power for the DC motor is turned on and off by a digital comparator, the motor There is a possibility that the paper feeding speed will be disturbed due to the transient characteristics of the recording waveform, and the recording waveform will be distorted.

この発明は、上記した先願考案をさらに改良しｔ、あ。This invention further improves the invention of the prior application described above.

７、お。、、よ、ヮ１オ。ヶーオ。工間隔でサンプリン
グして記□憶させる一方、その記憶された信号をモータ
の回転角に同期して読出すことにより、乱れや歪みがき
わめて少ない記録波形を得ることができる記録計を提供
することにある。7.Oh. ,,Yo,ヮ1o. Wow. To provide a recorder capable of obtaining a recorded waveform with extremely little disturbance or distortion by sampling and storing signals at intervals of work and reading out the stored signals in synchronization with the rotation angle of a motor. It is in.

以下、この発明を添付図面に示された一実施例を参照し
ながら詳細に説明する。Hereinafter, the present invention will be described in detail with reference to an embodiment shown in the accompanying drawings.

まず、第１図および第２図に基いて、この記録計の紙送
り機構およびその速度制御手段の構成を説明する。第１
図には紙送り機構が示されており、これによると、記録
紙１は送りローラ２により適当な張力を与えられ、直流
モータ３によって送出されるようになっている。この場
合、送りローラ２は、中間ギヤ４，５を介して上記直流
モータ３のシャフトに設けられた駆動ギヤ６に連結され
ている。また、直流モータ３のシャツ１〜には、例えば
光反射用のミラー板７が取り付けられている。First, the structure of the paper feeding mechanism and its speed control means of this recorder will be explained based on FIGS. 1 and 2. 1st
The figure shows a paper feed mechanism, according to which the recording paper 1 is given appropriate tension by a feed roller 2 and is sent out by a DC motor 3. In this case, the feed roller 2 is connected via intermediate gears 4 and 5 to a drive gear 6 provided on the shaft of the DC motor 3. Furthermore, a mirror plate 7 for reflecting light, for example, is attached to the shirt 1 of the DC motor 3.

このミラー板７には、直流モータ３の１回転中に多数の
パルスが得られるように反射部と非反射部とが交互に、
かつ軸を中心として放射状に多数設けられている。この
ミラー板７に光を照射しその反射光を検出するための例
えばホト−カブラ８が、上記ミラー板７と適宜の間隔を
おいて配置されている。第２図には上記紙送り機構を含
む速度制御手段の構成がブロック線図で示されている。This mirror plate 7 has reflective parts and non-reflective parts alternately so that a large number of pulses can be obtained during one rotation of the DC motor 3.
A large number of them are provided radially around the axis. For example, a photocoupler 8 for irradiating light onto the mirror plate 7 and detecting the reflected light is arranged at an appropriate distance from the mirror plate 7. FIG. 2 shows a block diagram of the configuration of the speed control means including the paper feeding mechanism.

同図において、参照符号１，３．７および８が付された
ものは上記第１図と同様の構成である。基準発振器９の
出力は、分周器１０により所定周波数のパルス信号に分
周される。なお、この分周器１０の分局比は、速度設定
回路１１によって決定されるようになっている。上記ホ
１〜カプラ８および上記分周器１０の各々の出力はゲー
ト群１２を介してアップダウンカウンタ１７に送られる
。このアップダウンカウンタ１７の出力は、デジタルコ
ンパレータ１８において比較基準計数値回路１９からの
信号と比較さＩＬる。この比較基準計数値回路１９が送
出する信号は固定値であり、かつ電源投入時にはアンプ
ダウンカウンタ１７の内容もこの値に設定されるように
なっているが、上記アップダウンカウンタ１７に関して
は、必ずしもこの値でなく別の値に設定されても差し支
えない。上記グー１一群１２は、例えばナンド回路１３
，１４゜１５および反転回路１６などで構成され、上記
デジタルコンパレータ１８の出力に応じて、上記分周器
１０の出力かまたは上記ホ１−カプラ８の出力のいずれ
か一方が上記アップダウンカウンタ１７にクロックとし
て供給されるようになっている。In the same figure, those designated by reference numerals 1, 3, 7, and 8 have the same structure as in FIG. 1 above. The output of the reference oscillator 9 is frequency-divided by a frequency divider 10 into a pulse signal of a predetermined frequency. Note that the division ratio of this frequency divider 10 is determined by the speed setting circuit 11. The outputs of each of the above couplers 1 to 8 and the frequency divider 10 are sent to an up/down counter 17 via a gate group 12. The output of this up/down counter 17 is compared with a signal from a comparison reference count value circuit 19 in a digital comparator 18. The signal sent out by the comparison reference count value circuit 19 is a fixed value, and the contents of the amplifier down counter 17 are also set to this value when the power is turned on. There is no problem even if it is set to a different value than this value. The group 12 of the goo 1 is, for example, a NAND circuit 13
, 14° 15 and an inverting circuit 16, and depending on the output of the digital comparator 18, either the output of the frequency divider 10 or the output of the H1-coupler 8 is sent to the up/down counter 17. It is designed to be supplied as a clock to

なお、上記デジタルコンパレータ１８の出力により上記
アップダウンカウンタ１７は、その貫１数が加算動作か
減算動作かも同時ｔ；決定される。また上記直流モータ
３の電源回路２０も上記デジタルコンパレータ１８の出
力によりオン、オフ制御される。ここで、上記速度制御
手段の作用を説明すると、電源投入時において、比較基
準計数値回路１９によりアップダウンカウンタ１７の初
期値が設定される。設定される状態どしてはアップダウ
ンカウンタ１７の最大計数値のほぼ１／２、つまり＋−
００進のカウンタなら例えば５０に設定されるのが望ま
しいが、アップダウンカウンタ１７が任、ａ、に初期値
を設定するようにしてもよいことは前記のとおりである
。次に、速度設定回路１１が新型の速度に設定されると
基準発振器９の出力は分周器１０で分周され、パルス信
号となって出力される。グー１一群１２においては前述
したようじ分周器１０の出力かホ１−カプラ８の出力か
のいずれかが選択され、アップダウンカウンタ１７に供
給されるが、この選択はデジタルコンパレータ１８の出
力によって決定される。この実施例においては、比較基
準ａ１１数値路１９の信号値を例えばＡ、アップダウン
カウンタ１７のＨ１数値を例えばＢとしたとき、ＢくΔ
ならばホｌ〜カプラ８の出力が、またＢ≧Ａならば分周
器１０の出力がアップダウンカウンタＩ７に供給される
。アップダウンカウンタ１７の計数動作もデジタルコン
パレータ１８の出力により制御され、Ｂ＜Ａで加算、Ｂ
≧Ａで減算される。電源投入等により初期化されたとき
はＡ　＝　１３であるが、その直後アップダウンカウン
タ１７内では分周器１０の出力が組数さ九るので、デジ
タルコンパレータ１８の出力は瞬間的にＢ〉Ａにされる
。電源回路２０もデジタルコンパレータ１８の出力がＢ
ＡＡの場合オンで、Ｂ≦Ａの場合オフに制御されるよう
になっている。In addition, based on the output of the digital comparator 18, the up/down counter 17 simultaneously determines whether the number is an addition operation or a subtraction operation. Further, the power supply circuit 20 of the DC motor 3 is also controlled on and off by the output of the digital comparator 18. Here, to explain the operation of the speed control means, when the power is turned on, the initial value of the up/down counter 17 is set by the comparison reference count value circuit 19. The set state is approximately 1/2 of the maximum count value of the up/down counter 17, that is, +-
If it is a 0-decimal counter, it is desirable to set it to, for example, 50, but as described above, the up-down counter 17 may be set to an initial value of a. Next, when the speed setting circuit 11 is set to the new speed, the output of the reference oscillator 9 is divided by the frequency divider 10 and output as a pulse signal. In the Goo 1 group 12, either the output of the toothpick frequency divider 10 or the output of the Ho 1 coupler 8 is selected and supplied to the up/down counter 17, but this selection is determined by the output of the digital comparator 18. It is determined. In this embodiment, when the signal value of the comparison reference a11 value path 19 is, for example, A, and the H1 value of the up/down counter 17 is, for example, B, then B
If so, the output of the coupler 8 is supplied to the up/down counter I7, and if B≧A, the output of the frequency divider 10 is supplied to the up/down counter I7. The counting operation of the up/down counter 17 is also controlled by the output of the digital comparator 18.
Subtracted when ≧A. When initialized by power-on, etc., A = 13, but immediately after that, the output of the frequency divider 10 is subtracted by the number of sets in the up/down counter 17, so the output of the digital comparator 18 instantaneously becomes B> Become A. In the power supply circuit 20, the output of the digital comparator 18 is also B.
It is controlled to be on when AA, and off when B≦A.

したがって、電源投入直後のＢ＞Ａの状態においては電
源回路２０がオンにされ、直流モータ３は回転する。Therefore, in a state where B>A immediately after power is turned on, the power supply circuit 20 is turned on and the DC motor 3 rotates.

また、デジタルコンパレータト８の出力がＢ〉Ａとなっ
て瞬間ゲート群１２を介してホトカブラ８の出力がアン
プダウンカウンタ］７に供給さＪしる。このホ１ヘカブ
ラ８の出力によりＢの値は逐次減算され、Ｂ≦Ａとなっ
た時点で電源回路２０はオフとなり直流モータ３は回転
を停止する。これど同時にアップダウンカウンタ１７の
入力も分周器■０側に切換えられ、その出力が計数さ］
する。Further, the output of the digital comparator 8 becomes B>A, and the output of the photocoupler 8 is supplied to the amplifier down counter 7 via the instantaneous gate group 12. The value of B is successively subtracted by the output of the E1 and E-branch 8, and when B≦A, the power supply circuit 20 is turned off and the DC motor 3 stops rotating. At the same time, the input of the up/down counter 17 is also switched to the frequency divider ■0 side, and its output is counted.]
do.

そして、もしアンプダウンカウンタ１７の出力がＢ＞Ａ
となると、電源回路２０は再びオンにされ上記の動作が
繰り返される。このように、上記実施例においては比較
基準Ｊ１１数値路１９の信号値Ａに対して分周器１０の
出力とホＩ−カブラ８の出力とがそ４しτｈ　１パルス
毎の比較で作動される。If the output of the amplifier down counter 17 is B>A
Then, the power supply circuit 20 is turned on again and the above operation is repeated. As described above, in the above embodiment, the output of the frequency divider 10 and the output of the I-coupler 8 are operated by comparing every τh pulse with respect to the signal value A of the numerical path 19 of the comparison reference J11. Ru.

そして、この発明においては、上記のモータ速度制御手
段の動作に関連して、被測定信号を記録紙１上に記録さ
せる記録制御手段を備えている。In this invention, a recording control means for recording the signal to be measured on the recording paper 1 is provided in conjunction with the operation of the motor speed control means.

すなわち、この記録制御手段は、第３図に例示されてい
るように、被測定アナログ信号砂デジタル信じに変換す
るＡ／Ｄ変換器２１と、そのデジタル信号を記憶するレ
ジスタ２２と、上記Ａ／Ｄ変換器２１からＩ／○ポート
（データ転送手段）２３を介して供給されるデジタル信
号を上記分周器１０からのクロック信号に同期してレジ
スタ２２の所定アドレス位置に順次読込ませる読込みア
ドレス指定手段２４と、この読込アドレス指定手段２４
によってレジスタ２２に読込まれたデジタル信号裂その
読込まれた順序にしたがって上記ホトカプラ（回転角検
出手段）８からの回転角信号に同期して読出すアドレス
指定手段２５とを含み、この読出しアドレス指定手段２
５にて読出されたデジタル信汗がＩ１０ボート２Ｇおよ
び記録ヘッド駆動手段２７を介して記録ヘッド２８に供
給さ」」、るようになっている。That is, as illustrated in FIG. 3, this recording control means includes an A/D converter 21 that converts the analog signal to be measured into a digital signal, a register 22 that stores the digital signal, and the A/D converter 21 that converts the analog signal to be measured into a digital signal. Read address designation for sequentially reading digital signals supplied from the D converter 21 via the I/○ port (data transfer means) 23 into predetermined address positions of the register 22 in synchronization with the clock signal from the frequency divider 10. means 24 and this read addressing means 24;
and an addressing means 25 for reading the digital signals read into the register 22 in synchronization with the rotation angle signal from the photocoupler (rotation angle detection means) 8 according to the order in which the digital signals were read into the register 22. 2
The digital information read out at step 5 is supplied to the recording head 28 via the I10 boat 2G and the recording head driving means 27.

次に、この記録制御手段の作用を第４図に示さｉしてい
るフローチャートを参照しながら説明する。Next, the operation of this recording control means will be explained with reference to the flowchart shown in FIG.

なお、この記録制御手段は、実際にはマイクロコンピュ
ータからなり、説明の便宜上、レジスタ２２のデーラス
１〜ア領域は０〜１０番地までとする。It should be noted that this recording control means actually consists of a microcomputer, and for convenience of explanation, the register 22's Delus 1 to A areas are assumed to be addresses 0 to 10.

また、ＩＮＡＤＲＳは、読込みアドレス指定手段２４に
て指定されるアドレス位置の変数名、○Ｕ′■゛ΔＤＲ
３は、読出しアドレス指定手段２５にて指定されるアド
レス位置の変数名として用いられている。In addition, INADRS is the variable name of the address position specified by the read address specifying means 24, ○U′■゛ΔDR
3 is used as a variable name of the address position specified by the read address specifying means 25.

まず、スター１〜指令が出されると、レジスタ２２のデ
ーウス１−ア領域Ｏ〜１０番地がクリアされる（ステッ
プＡ）とともに、読出しアドレス指定手段２５および読
込みアドレス指定手段２４の各アドレス位置を示す０Ｕ
ＴＡＤＲ３，ＩＮＡＤＲＳがともにｒＯＪにされる（ス
テップＢ、Ｃ）。次に、ステップＤにおいて１分周器ｌ
Ｏがらのタロツク信号が立上ったか否を判定し、立上っ
た場合には、Ａ／Ｄ変換器２１からデジタル信号に変換
されたデータをＩ１０ポー１−２３を介して取込み（ス
テップＥ）、このデータをＩ　Ｎ　Ａ　Ｄ　ＲＳの値を
アドレス番地どしてレジスタ２２に記憶させる（ステッ
プＦ）。そして、ＩＮＡＤＲＳの値を１カウントアンプ
させ（ステップＧＬその値がＩＩカヲ判定すル（ステッ
プＩ−Ｉ　）。ＩＮＡＤＲ８＝］−］であればステップ
Ｉを実行し、Ｉ　Ｎ　Ａ　Ｄ　ＲＳを「０」としてステ
ップＪに移行する。ＩＮＡＤＲＳ≠Ｉ＋であ才りは、ス
テップ■を飛び越して一ステップｊに移行する。なお、
上記ステップＤで、クロック信号が立上っていない場合
には直接ステップＪにジャンプする。このステップＪで
は、ホトカブラ８からの回転角信号が立上ったか否かを
判定し、立上った場合には次段のステップＫを実行する
。すなわち、０ＵＴＡＤＲ３の値を読出し番地としてそ
の番地に記憶されているデータをレジスタ２２から読出
し、そのデータをＩ１０ポート・　　２６および記録ヘ
ッド駆動手段２７を介して記録ヘッド２８に出力する（
ステップＬ）。そして、０ＵＴＡＤＲ５の値を１カウン
トアツプさせ（ステップＭ）、その値が１１かを判定す
る（ステップＮ）、、このステップＮにおイテ、０ＵＴ
ＡＤＲ３＝１１であれば、ステップＯを実行して○ＵＴ
ＡＤＲ８を「０」としてステップＤに戻る。一方、０Ｕ
ＴＡＤＲ８≠１１であればステップＯを飛越してステッ
プＤに戻る。なお、上記ステップＪにおいて、ホトカブ
ラ８からの回転角信号が立上っていない場合には以後の
ステップに−０を省略してステップＤに戻る。First, when the star 1~ command is issued, addresses O~10 of the deus 1-a area of the register 22 are cleared (step A), and each address position of the read address designation means 25 and the read address designation means 24 is indicated. 0U
Both TADR3 and INADRS are set to rOJ (steps B and C). Next, in step D, the 1 frequency divider l
It is determined whether or not the tarok signal from O has risen, and if it has risen, the data converted into a digital signal from the A/D converter 21 is taken in via the I10 port 1-23 (step E ), this data is stored in the register 22 by assigning the value of I N A D RS to the address (step F). Then, the value of INADRS is amplified by 1 count (Step GL). If the value is determined by II (Step I-I). INADR8=]-], step I is executed, and INADRS is set to "0". ” and move to step J. If INADRS≠I+, skip step ■ and move to step j.
In step D, if the clock signal has not risen, the process jumps directly to step J. In this step J, it is determined whether or not the rotation angle signal from the photocoupler 8 has risen, and if it has risen, the next step K is executed. That is, the value of 0UTADR3 is used as a read address, the data stored at that address is read from the register 22, and the data is output to the print head 28 via the I10 port 26 and the print head driving means 27 (
Step L). Then, the value of 0UTADR5 is incremented by 1 (step M), and it is determined whether the value is 11 (step N).
If ADR3=11, execute step O and ○UT
ADR8 is set to "0" and the process returns to step D. On the other hand, 0U
If TADR8≠11, step O is skipped and the process returns to step D. In step J, if the rotation angle signal from the photocoupler 8 has not risen, -0 is omitted from the subsequent steps and the process returns to step D.

上記した実施例の説明から明らかなように、この発明に
よれば、直流モータによって記録紙の紙　　　　　　゛
送りを行なうようにした記録計において、Ａ／Ｄ変換器
によってデジタル信号に変換された被測定データを、紙
送り設定速度に対応するクロック信号に同期して記憶手
段の所定アドレスト；順次記憶させるとともに、直流モ
ータの回転角検出手段からの回転角信号に同期してその
被測定データを読込まれた順序にしたがって順次読出す
ようにしたことにより、直流モータによる紙送りと記録
ヘリドによる記録とが整合して行なわれ、特に低速時に
おいても記録波形の乱れや歪み等が生ずることはない。As is clear from the description of the embodiments described above, according to the present invention, in a recorder in which recording paper is fed by a DC motor, a signal to be measured that is converted into a digital signal by an A/D converter is used. The data is stored in sequence at a predetermined address in the storage means in synchronization with a clock signal corresponding to the paper feed setting speed; and the data to be measured is read in synchronization with the rotation angle signal from the rotation angle detection means of the DC motor. By sequentially reading out the paper according to the order in which the paper is read, the paper feeding by the DC motor and the recording by the recording helicopter are carried out in a consistent manner, and there is no disturbance or distortion of the recording waveform, especially at low speeds.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の記録計に適用される記録紙機構の概
略的な斜視図、第２図は第１図に示されでいる直流モー
タの速度制御手段のブロック線図、第３図は記録制御手
段のブロック線図、第４図は記録制御手段の作用を説明
するためのフローチャー１・である。 図中、１は記録紙、３は直流モータ、８はホトカブラ、
９は基準クロック発振器、ｌＯは分周器、１１は速度設
定回路、１２はゲート群、１７はアップダウンカウンタ
、１８はデジタルコンパレータ、２１はＡ／Ｄ変換器、
２２はレジスタ、２４は読込みアドレス指定手段、２５
は読出しアドレス指定手段、２７は記録ヘッド駆動手段
、２８は記録ヘッドである。 特許出願人日置電機株式会社 代理人　弁理士　　大　原　拓　也 第１図FIG. 1 is a schematic perspective view of the recording paper mechanism applied to the recorder of the present invention, FIG. 2 is a block diagram of the speed control means for the DC motor shown in FIG. 1, and FIG. FIG. 4, a block diagram of the recording control means, is a flowchart 1 for explaining the operation of the recording control means. In the figure, 1 is recording paper, 3 is a DC motor, 8 is a photocoupler,
9 is a reference clock oscillator, IO is a frequency divider, 11 is a speed setting circuit, 12 is a gate group, 17 is an up/down counter, 18 is a digital comparator, 21 is an A/D converter,
22 is a register, 24 is a read address designation means, 25
27 is a recording head driving means, and 28 is a recording head. Patent applicant Hioki Electric Co., Ltd. Representative Patent attorney Takuya Ohara Figure 1

Claims (1)

【特許請求の範囲】 紙送り用の直流モータと、該直流モータの回転角を検出
するモータ回転角検出手段と、設定された紙送り速度に
対応するクロック信号を発生するクロック信号発生手段
と、前記モータ回転角検出手段からの回転角信号と前記
クロック信号とをうけて前記直流モータの速°度を制御
する直流モータ速度制御手段と、前記直流モータにより
紙送りされる記録紙上に被測定信号を記録する記録手段
とを備えてなる記録計において。 被測定アナログ信号をデジタル信号に変換するＡ／Ｄ変
換器と、前記デジタル信号を記憶する記憶手段と、前記
Ａ／Ｄ変換器から出力されるデジタル信号を前記クロッ
ク信号に同期してそのアドレス位置を指定して順次前記
記憶手段に記憶させる読込みアドレス指定手段と、該読
込アドレス指定手段によって前記記憶手段に読込まれた
デジタル信号をその読込まれた順序にしたがって前記の
モータの回転角度検出信号に同期して読出して前記記録
手段に出力する読出しアドレス指定手段とを備えてなる
ことを特徴とする記録計。[Scope of Claims] A DC motor for paper feeding, motor rotation angle detection means for detecting the rotation angle of the DC motor, and clock signal generation means for generating a clock signal corresponding to a set paper feeding speed. DC motor speed control means for controlling the speed of the DC motor in response to the rotation angle signal from the motor rotation angle detection means and the clock signal; In a recorder comprising a recording means for recording. an A/D converter that converts an analog signal to be measured into a digital signal; a storage means that stores the digital signal; and a digital signal outputted from the A/D converter that synchronizes with the clock signal and stores the address position of the digital signal. read address designating means for specifying and sequentially storing the digital signals in the storage means, and synchronizing the digital signals read into the storage means by the read address designation means with the rotation angle detection signal of the motor according to the order in which they were read. 1. A recorder comprising read address designating means for reading and outputting the read address to the recording means.