JPH0267731A - はんだバンプ形半導体装置とその製造方法 - Google Patents

はんだバンプ形半導体装置とその製造方法

Info

Publication number
JPH0267731A
JPH0267731A JP63219726A JP21972688A JPH0267731A JP H0267731 A JPH0267731 A JP H0267731A JP 63219726 A JP63219726 A JP 63219726A JP 21972688 A JP21972688 A JP 21972688A JP H0267731 A JPH0267731 A JP H0267731A
Authority
JP
Japan
Prior art keywords
solder
solder bump
semiconductor device
bump
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63219726A
Other languages
English (en)
Other versions
JPH054809B2 (ja
Inventor
Makoto Hideshima
秀島　誠
Tetsujiro Tsunoda
哲次郎 角田
Shinjiro Kojima
小島　伸次郎
Masaru Ando
勝 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63219726A priority Critical patent/JPH0267731A/ja
Priority to DE8989116100T priority patent/DE68905267T2/de
Priority to EP19890116100 priority patent/EP0357064B1/en
Priority to KR1019890012709A priority patent/KR0143086B1/ko
Publication of JPH0267731A publication Critical patent/JPH0267731A/ja
Priority to US07/731,392 priority patent/US5143865A/en
Publication of JPH054809B2 publication Critical patent/JPH054809B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、はんだバンプを形成した半導体装置とその製
造方法に関するもので、特にＡＩ若しくはＡ１合金から
成る電極配線パターン（以下単にｌｅｔ極という）上に
下地金属を用いないで直接はんだバンプを形成する場合
に使用されるものである。
（従来の技術） 半導体装置のワイヤレスボンディング技術として、ＴＡ
　Ｂ　（Ｔａｐｅ　Ａｕｔｏｉａｔｅｄ　Ｂｏｎｄｉｎ
ｇ）方式、フリップチップ方式、或いはＣＣＢ　（Ｃｏ
ｎｔｒｏｌｌｅｄＣｏｌｌａｐｓｅ　Ｂｏｎｄｉｎｇ）
方式等が知られている。　これらの方式では通常半導体
チップの電極上にＡｌ１或いははんだ等から成る金属バ
ンプが形成され、チップ電極はバンプを介して金属コネ
クタ或いはインナーリードに接続され、外部に取り出さ
れる。
バンプ金属として、安価なＰｂ−３ｎはんだの使用が増
加している。
第８図に、ｐｂ−ｓｎはんだを使用したバンプの従来例
を示す、　同図において、Ｓｉ基板１上に５ｉｎ２膜等
の絶縁膜２を介して１．ｌ又はＡ１合金等から成る電極
３が形成され、次に全面にＳｉＮ膜等のパッシベーショ
ン絶縁被膜４を被覆した後、その絶縁被膜４を選択的に
エツチングして、ＡＩＹ４極３を露出させる。　露出し
た４！Ｘ極３上にはＣｒ　、Ｎｉ　、Ｍｏ　、Ｃｕ　、
Ａｕ　、Ａｇ等から成る下地金属５が形成される。　次
に下地金属５上にははんだバンプ６が通常めっき又は蒸
着により形成される。
上述のように、ＡＩ又はＡ１合金から成る電極上にはん
だバンプを設けた従来の半導体装置とその製造方法では
、Ａｌｔｆ！とはんだバンプとの接合性を改善するため
、その間に下地金属を介在させる必要があり、又電極部
以外の部分に、はんだ金属がめつき或いは蒸着されない
ようにマスクを形成しなければならない等、工程が煩雑
となる欠点がある。　この欠点を解決するため、特開昭
６２−１０４１４３号にも開示されているように、下地
金属を用いないで、溶融はんだに超音波を印加してＡＩ
又はＡ１合金等から成る電極表面の自然酸化膜を破壊し
ながらはんだ付けする方法があり、上記半導体装置のワ
イヤレスボンディング技術として注目されている。
この方法の原理は次のように説明される。　即ちＡＩ又
はＡ１合金等から成る電極部に溶融はんだを接触させ、
この溶融はんだに超音波を印加すると、超音波の稀薄化
位相では溶融はんだ内に金属蒸気の気泡が発生し、次の
圧縮化位相でこの気泡は潰され消滅する。　この高圧の
気泡が破壊する時、ＡＩ電極表面に強い衝撃を与え、こ
れによりＡＩ電極表面の自然酸化膜が破壊されるととも
に、露出しなｋｉ電極の新生面に選択的にはんだ付けが
行なわれる。　このようにして、ＡＩ又はＡ１合金等か
ら成る電極上に、下地金属を用いないで、直接接合した
はんだバンプが形成される。
具体的な手段としては、基板をはんだ槽内の溶融はんだ
内に浸漬（デイツプ）し、超音波振動子を挿入して、溶
融はんだに超音波を印加するか、又は溶融はんだ槽目体
を超音波振動させて、溶融はんだに超音波を印加しても
よい、　又超音波振動できるはんだごてを用い、電極に
溶融はんだを接触させると同時に、溶融はんだに超音波
を印加してもよい、　これらを総称して以下単に超音波
はんだ付は法と記す、　はんだ組成にｓｎを含むはんだ
であれば、この超音波はんだ付は法により、ＡＡ又はＡ
１合金上に、直接はんだバンプを形成することが可能と
されている。
しかしながら、この方法は簡略であるがｓｎ系はんだを
用いるために次に述べる基本的な問題が存在し、半導体
工業等の分野で応用し得る程確立されたものではなかっ
た、　即ち第１の問題は、Ａ１−３ｎ合金層の形成の問
題であり、第２の問題は、溶融はんだによるＡＡもしく
はＡ１合金から成る母材の溶食現象の問題である。　こ
れらの問題点について更に詳しく説明する。
第１の問題は、例えばＳｎ系はんだとしてｐｂ−３ｎ共
晶はんだを用いて、ＡＩ！から成るｔ　’に上に直接は
んだバンプを形成した場合、ＡＩとはんだの間にＡｌ−
３ｎ合金層が形成される。　このＡｌ−３ｎ合金層とＡ
Ｉとの間に電位差が存在し、寄生電池（共晶電池と呼ば
れることもある）が構成され、これによりＡＩの腐食を
引き起こす。
このＡｊ！−３ｎ合金層は高温（約１００℃以上）に保
持されると、更に成長し、ＡＩの腐食を伴って、はんだ
とＡ１間の接合強度を著しく低下させる原因となってい
た。　特にはんだバンプを形成後、電極取出しのための
インナーリードや金属コネクタ等を、はんだバンプを再
溶融してこれに接続する工程においては、はんだのＰｂ
−３ｎ組成比に拘らず前記合金層の著しい成長がみられ
、はんだとＡ１間の接合強度は極めて不十分なものとな
る。
第２の問題である溶融はんだにＡＩが接触した時、はん
だにＡ、／が溶は込むいわゆるＡＩの溶食現象も、はん
だのｐｂ−ｓｎ組成比に拘らず、かなり進行が速い、　
超音波はんだ付は法ではんだバンプを形成する時の処理
時間は、通常数秒以下の短時間で行なえるので、前記Ａ
Ｉの溶食現象は、許容できる程度とすることができる。
　しかしながら後工程でインナーリードなどをバンプに
接続するため、はんだを再溶融させた場合、高温に保持
される時間が数十秒以上となると、ＡＩの溶食現象も著
しく進行する。　このためバンプを形成すべき電極部分
以外のＡＩをはんだが溶食してしまい、選択的に精度よ
くはんだバンプを形成することは極めて困難であった。
　又、一般に半導体チップの最上層には、チップ保護の
ため例えばＳＩＮから成るトップパシベーション膜が設
けられるが、このＳｉＮ膜がＡＩ電極上に形成されてい
る場合、この膜をブロック膜として前記はんだバンプを
形成することができる。　この場合に前記溶食現象が進
行して、５ｉＮｐ下のＡ４電極部分にまではんだが侵入
すると、ＳｉＮ膜は亀裂を生じ、トップパシベーション
膜としての保護機能を果たすことができなくなる。
（発明が解決しようとする課題） 前述のように、Ａｌｌを主成分とする電極配線パターン
上に下地金属膜を介してはんだバンプを形成する従来技
術では、工程が煩雑となり、生産性ら良くないという課
題がある。　又超音波はんだ付は法によりＳｎ系はんだ
を使用し、直接ＡＩ電極上にはんだバンプを形成するこ
とは可能であるが、従来技術ではＡｌ−３ｎ合金層の形
成とＡＩの溶食現象が存在し、バンプ形成後の金属コネ
クタ或いはインナーリード接続工程等高温状態にさらさ
れると、Ａｌ−３ｎ合金層の成長、溶食現象の進行が避
けられず、信頼性の高いはんだバンプが得られないとい
う課題がある。
本発明者らは、これらの課題を解決するため、Ｐｂ−３
ｎにＡｇを添加したＡｇ含有のはんだを使用する超音波
はんだ付は法について実験を行なつた。　このＡＱの存
在によって、Ａ（Ｊ□Ａｌ（Ａｇ２ＡＪ）合金層が形成
され、Ａｌ−３ｎ合金層の生成を防ぐことができた。　
しかしながら、このＡｇ−Ａ１合金層は脆弱であり、Ａ
ｌ−５ｎ合金層と同様、はんだバンプを再溶融させると
、この脆弱なＡ（１−Ａ１合金層の成長によって十分な
接合強度を維持できないことが確認され、前記課題を解
決することができなかっな。
本発明の目的は、前記課題を解決し、ＡＪを主成分とす
る電極配線パターン上に、直接且つ容易にはんだバンプ
が形成でき、しかる後に金属コネクタ或いはインナーリ
ードのはんだ付は接続が可能であり、更に高温状態に保
持されても、十分にはんだとＡ１間の接合強度が維持で
きる構成を有し、これにより高い信頼性と生産性とが得
られるはんだバンプ形半導体装置とその製造方法とを提
供することである。
［発明の構成１ （課題を解決するための手段とその作用）本発明の特許
請求の範囲第１項記載（第１請求項と略記する）の半導
体装置は、ＡＩを主成分とする電極配線パターン（単に
Ａｌ電極と略記することもある）上に、はんだ組成がＺ
ｎを含みＳＯ□ｐｂ及びＡｌのうちから選ばれた元素と
から成る第１はんだバンプを、直接形成して成るはんだ
バンプ形半導体装置である。　なお前記Ａｊｊを主成分
とするとは、ＡＩＩＪＬ＜はＡｌ！中に例えば数％以下
の８１やＣｕ等が添加されたものである。
第１はんだバンプの組成にＺｎを含ませることにより、
Ａ　ｊ２　’Ｈ−極とはんだの界面にＡｊ！−Ｚｎ合金
層を形成し、接合強度を十分な値とすることができると
共に、バンプ形成後のその他の工程において、該バンプ
を再溶融したり、高温状態に保持しても例えば有害なＡ
４−Ｓｎ合金層の生成は抑えられ又Ａ！！の溶食現象も
大幅に軽減され、Ａ４電極と第１はんだパン１間の接合
強度は劣化することなく、十分な値を維持できる。
第２請求項に係る本発明の半導体装置は、第１はんだバ
ンプ上に、該バンプより低い融点を持ち且つＺｎを含ま
ない第２はんだバンプを積層した２段積層はんだバンプ
を具備する第１請求項記載のはんだバンプ形半導体装置
である。
この２段積層はんだバンプを具備する半導体装置では、
第２はんだバンプの形成温度を第１はんだバンプの融点
以下とすることができる。　従って第１はんだバンプを
再溶融させないで第２はんだバンプを積層することがで
きるので、第１はんだバンプによるＡＩの溶食現象は進
行せず、ｚｎが第２はんだバンプに混入することもなく
、十分な高さの第２はんだバンプを形成できる。　この
後第２はんだバンプのみ再溶融して、電極取出し用金属
コネクタのはんだ接合を行なうが、第２はんだバンプ中
にはＺｎを含まないので、第２はんだバンプの流動性は
良好であり、且つ表面にｚｎの酸化物が生成されないの
で、コネクタ金属に対する第２はんだバンプの濡れ性は
極めて良好で、信頼性の高いはんだ接合が容易に得られ
る。
第３請求項に係る本発明の半導体装置は、第１はんだバ
ンプのはんだ組成に含まれるＺｎが１ないし１０質量％
（重量％と等価で以下単に％と記す）である第１請求項
記載のはんだバンプ形半導体装置である。
試行結果によれば、Ｚｎの含有量が１％以下の場合には
、Ａｌ電極とはんだバンプとの接合強度が不足するおそ
れがあり、更にＳｎ系はんだの場合には、Ａｌ−Ｓｎ合
金層の生成防止が不十分となる。　一方Ｚｎが１０％以
上の場合には、後工程で第１はんだバンプと金属コネク
タ或いはインナーリードとを接続するため、該バンプを
再溶融した時に、はんだの流動性が悪くなり、コネクタ
金属とのはんだの濡れ性が悪くなるので好ましくない。
第４請求項に係る本発明の半導体装置は、第１はんだバ
ンプのはんだ組成がＰｂ　、Ｓｎ及びＺｎから成り、且
つｐｂが５０％以上含まれている第１請求項又は第３請
求項記載のはんだバンプ形半導体装置である。
第１はんだバンプのはんだ組成がｐｂ　、ｓｎ及びＺｎ
から成る場合において、ｐｂの組成比を増加してゆくと
、溶融はんだによるＡＩの溶食速度が遅くなる傾向にあ
る。　前述の通り、第１はんだバンプに金属コネクタを
接続する後工程で、第１はんだバンプは再溶融されるが
、ｐｂの組成比を５０％以上とすれば、この後工程にお
ける再溶融時間と温度との制御が容易になる。
第５請求項に係る本発明の半導体装置は、第１はんだバ
ンプのはんだ組成が、Ａ、（及びＺｎから成る第１請求
項ないし第３請求項記載のはんだバンプ形半導体装置で
ある。
Ａ４及びＺｎから成る第１はんだバンプとＡｊ２電極と
の界面にはＡｌ−Ｚｎ合金膜が形成され、所望の接合強
度が得られる。　このはんだの融点は、Ｓｎ系はんだの
融点よりも高く、第１はんだバンプ形成後のその他のは
んだ付は工程におけるはんだ材の選択、温度制御が比較
的容易となる。
第６請求項に係る本発明の半導体装置の製造方法は、第
１請求項記載のはんだ組成を持つ溶融はんだを前記Ａ／
電極に接触させ、且つこの溶融はんだに超音波を加えて
、ＡＩ電極上に直接第１はんだバンプを形成する工程を
具備するはんだバンプ形半導体装置の製造方法である。
第１はんだバンプを形成する工程において、溶融はんだ
に超音波振動を加えることにより、これに接触するＡｌ
電極上の自然酸化膜等の汚染被膜は、前述のように超音
波の作用により破壊もしくは剥離され、Ａ７の新生面が
露出し、この新生面にＡ　４２−Ｚｎ層が形成され、は
んだ接合か行なわれ、Ａｌ電極上に直接筒１はんだバン
プを形成することができる。
第７請求項に係る本発明の半導体装置の製造方法は、第
１はんだバンプ形成工程後、第１はんだバンプ上に、は
んだ組成が亜鉛を含まない第２はんだバンプを積層する
工程を含む第６請求項記載のはんだバンプ形半導体装置
の製造方法である。
この第２はんだバンプを積層する工程で、Ｚｎを含まな
いはんだを使用することにより、後工程における電極取
出し用金属コネクタとのはんだ付けで、コネクタ金属へ
のはんだの濡れ性を良くし、信頼性の高いはんだ接合が
得られる。
第８請求項に係る本発明の半導体装置の製造方法は、第
２はんだバンプを１１１層する工程において、第１はん
だバンプの融点より低い温度で且つ第１はんだバンプを
実質的に再溶融させないで積層する第７請求項記載のは
んだバンプ形半導体装置の製造方法である。
この積層工程中、第１はんだバンプは再溶融されず固相
状態に保たれるので、第１はんだバンプによるＡｌ電極
の溶食現象は進行せず又Ａｌ電極と第１はんだバンプと
の接合強度は維持される。
更に後工程の金属コネクタ接合時にも、第１はんだバン
プを再溶融せず、第２はんだバンプと金属コネクタとの
接合が可能となる。
（実施例） 本発明の第１．第３．第４及び第６請求項を電力用バイ
ポーラトランジスタに適用した１つの実施例について、
第１図ないし第４図を参照して以下説明する。
第１図は上記はんだバンプ形電力用バイポーラトランジ
スタチップの模式的断面図である。　公知の方法により
、コレクタ領域となるシリコン半導体基板１１の一方の
主面上に、不純物選択拡散技術を用いてベース領域１２
及びエミッタ領域１３を形成する。　本実施例ではチッ
プ寸法が１０ＩｆｆｌＸ　１０１１と大きい大電力用ｌ
・ランジスタであり、大面積のチップ内を流れる電流を
均一化する目的でエミッタ１３は複数個の領域に分割し
て形成する構造となっている。　該ベース、エミッタ領
域が基板に露出する表面を熱酸化ｗＡ１４で覆い、それ
ぞれの領域の電極取出し用の開孔を光蝕刻法を用いて形
成する。　このとき分割された複数個のエミッタに対し
て各々開孔が設けられている。
引続きＡ／を蒸着し、エミッタ電極配線パターン１５Ｅ
及びベース電極配線パターン１５Ｂを形成する。　しか
る後に絶縁被膜（ＳｉＮＩＩり１７で前記ＡＡ電極配線
パターン（以ｆ＆　Ａ　１　！極と略記）１５　（１５
Ｅ、１５Ｂ）を覆い、次にＡｌ電極引出し予定部分の絶
縁被膜１７を光蝕刻法により選択的に除去開口して、Ａ
ｌ電極１５の一部を露出させる。　−カキ導体基板１１
の他方の主面（図面では下方）には、コレクタの電極を
取出す目的で、Ｎｉ層１６がシリコン基板１１とオーミ
ックに接触するように形成される。
以上のように公知の方法により用意されたシリコンウェ
ーハ６１のＡｌ電極の前記露出部分に直接、第４図に示
すような超音波はんだ付は装置を用いて第１はんだバン
プ１８（１８Ｂ、１８Ｂ）を形成する。　第４図におい
て、はんた槽５１内には、はんだの還流路５２が形成さ
れ、溶融はんだ５３が収容されている。　この溶融はん
だ５３は、図示しないモーターにより回転される撹拌器
５４により還流路５２内を通って液面より上に噴出して
還流する。　前記シリコンウェーハ６１は図示しない保
持具により支持され、噴出している溶融はんだ５３に浸
漬（デイツプ）される、　又シリコンウェーハ６１近傍
の溶融はんだ５３中に超音波振動子５５を挿入して溶融
はんだ５３に超音波を印加する。
この実施例では、Ｚｎ５％、Ｓｎ５％、Ｐｂ９０％から
成るはんだを使用する。　又超音波振動子５５により周
波数２０　ｋＨ２、出力８０Ｗの超音波を印加し、シリ
コンウェーハの浸漬時間は１秒間とした。　このはんだ
付は作業中、周囲に窒素ガスを１０ｕ／分の流量で流し
、電極の構成元素であるＡＩ及びはんだ成分のＳｎ　、
Ｚｎの酸化を防止した。　特にＺｎが溶融はんだ槽の液
面では酸化し易く、シリコンウェーハを溶融はんだ槽か
ら引き出す時に、はんだバンプ表面にこの酸化物を付着
させてしまうと、後工程のはんだ付けに際し障害となる
ので注意が必要である。
この超音波はんだ付けによって、ＡＩ電極上に約８０μ
ｍの高さの第１はんだパン１１８（１８Ｅ。
１８Ｂ）が形成され、同時に基板の他方の主面の８１層
１６上にもはんだＮ１９が形成される。
Ｎ１層１６上にはんだ層が形成されない方が好ましい場
合には、はんだ槽に浸漬する前に、あらかじめＮ１層１
６上にポリイミド等を用いてマスク膜を形成しておいて
もよい。
このようにしてはんだバンプが形成されたシリコンウェ
ーハをダイシングして、第１図に示すような半導体チッ
プ１１が得られる。　ダイシングには通常のブレードダ
イシング法が適用できるが、他方の主面のＮ１層１６上
にもはんだ層を同時形成した場合には、該はんだ層の平
坦度が良くないので、粘着シートに貼り付けた後にブレ
ードダイシングした方が良い。
次に第２図を参照し、前記半導体チップ上土及び電極取
出し金属部材をセラミック基板２１に搭載する組立工程
について説明する。　同図に示すように、あらかじめセ
ラミック基板２１上に３個の金属（ＣＵ　）板２２，２
３．２４を固着させた部品を準備する。　次に半導体チ
ップ上止のコレクタ・Ｎｉ層１６を、はんだ層１９又は
別のはんだを新たに介在させて、金属板２２にはんだ付
けする。　次に半導体チップ上土のエミッタ・第１はん
だパン１１８Ｅと金属板２３、及びベース・第１はんだ
パン１１８Ｂと金属板２４を、それぞれ金属コネクタ（
Ｃｕ）２５及び２６により、はんだ接続する。　次に金
属板２２．２３及び２４のそれぞれにアウターリード金
属板２８．２９及び３０の１端をはんだ付けするととも
に、セラミック基板２１の下面を放熱用金属板３１（第
３図参照）にはんだ付けする。　これら一連のはんだ付
は作業は、リフ口（ｒｅｆ　ｌｏｗ）炉（熱処理炉）で
同時に行なうこともできる。　しかる後に、第３図に示
すように、樹脂ケース３２を取り付け、アウターリード
金属板の他端が外に出るようにして樹脂ケース３２内に
樹脂３３を充填し、加熱硬化させて封止し、はんだバン
プ形半導体装置５０が得られる。
上記本発明の半導体装置５０においては、溶融はんだに
超音波を印加して、Ａｊ２電極に直接はんだバンプを形
成するので、従来の下地金属膜を介してはんだバンプを
形成する場合に比し、工程は簡単で且つ容易となる。　
ス従来のｓｎ系溶融はんだに超音波を印加し、ＡＩ電極
に直接はんだバンプを形成した場合のＡ　Ｉ−３ｎ合金
層の形成及びこれによる共晶電池の生成という従来技術
の課題は、はんだバンプの組成に５％のＺｎを含有させ
ることにより回避できた。　又はんだバンプ形成後、金
属コネクタ接続等の再溶融を含む過熱により、Ａｌ１−
３ｎ合金層が成長して接合強度を劣化させたり、はんだ
によるＡＩ電極の溶食現象を進行させるという課題も、
はんだ組成にＺＯを含ませることにより大幅に抑えるこ
とができる。
これらはＡ、ｄ電極とはんだバンプとの界面にＡ１ｚｎ
合金層が形成され、該膜によりＡＩ電極と溶融はんだの
相互作用は抑えられるものと推定される。　又Ａ１−３
ｎ合金層の生成を防ぐため、Ａ（］を含むＳｎ系はんだ
を用い、界面に脆弱なＡ、ｊ−Ａｊ；１合金層を形成す
る場合に比し、Ａｌ−Ｚｎ合金層を形成する本発明では
、十分な接合強度が得られる。　結果として生産性が良
く、信頼性の高い半導体装置の製造を初めて可能にした
。
上記の実施例の半導体装置は、いわゆる入電カドランジ
スタモジュールと称されるもので、通常数十アンペアの
電流のスイッチング素子として用いられる。　従来この
種の大電力トランジスタは、多数のＡＩ金属細線（≦５
００μｍφ）をエミッタＡ４電極と電極取出し金属板と
の間に超音波ワイヤボンディングにより接続し、数十ア
ンペアの通電能力を得ている。　しかしながら、　何等
かの故障発生時には数百アンペアの大電流が流れること
があり、この大電流によって半導体チップのＡｉ電極と
前記ＡＩ！金属細線との超音波ボンディング接合部は容
易に離れてしまう、　通常該トランジスタはエミッタ接
地で、しかもコレクタとエミッタ間には数百ボルトが印
加されて用いられるので、エミッタのＡＩ金属細線が前
記接合部から離れると、そこにアークが発生してＡＡ金
属細線は容易に溶断してしまう、　更にこの溶断したＡ
ｉ金属細線とチップのＡＩ電極間でアークが発生し、ケ
ース内温度が異常に高まり、ケースが爆発飛散する事故
に至ってしまう。
このような従来の金属細線ワイヤボンディング法を用い
て製造された大型カドランジスタモジュールでの問題点
を本発明の実施例による大型カドランジスタモジュール
では解消している。　即ちはんだバンプを介して半導体
チップのＡＩ電極と金属コネクタとを接続する（はんだ
電極化と略記）ことにより、その接合は強固となり、前
記故障時の大電流によっても離れることはなく、従って
アークが発生することがない、　一般にＡＩ電極は、Ｓ
ｉ基板との良好なオーミック接触特性を持ち、且つ選択
蝕刻特性が良く、細い電極配線パターンの形成が容易で
あるという特徴を持っているが、前記の本発明の半導体
装置では、これらすぐれた特徴を持つＡＪ電極形成に従
来の半導体チップ製造プロセスをそのまま用いて、その
後下地金属のめつきもしくは蒸着、そして難しい選択蝕
刻等の煩雑な工程をとることなく、容易に高信頼性のは
んだ電極化が達成される。
次に本発明の第一のポイントであるはんだ組成について
更に説明する。
前記実施例ではＺｎ５％、Ｓｎ５％、Ｐｂ９０％の組成
のはんだを用いたが、必ずしもこの組成である必要はな
い、　本発明者らの実験によれば、第１はんだバンプの
はんだ組成は５ｎ（５〜９５）％、Ｚｎ（１〜１０）％
、Ｐｂ（残部）であれば、ＡＩ！極上にはんだバンプが
形成でき、はんだバンプの再溶融後も、ＡＪ電極とはん
だバンプ間の接合強度は十分な値が維持されていること
が確められている。　なおこの確認は、はんだパン１部
を再溶融して金属コネクタを取り付けた後、ＡＩ電極と
はんだバンプとの接合面に対し垂直方向に引張り試験を
行ない確認しな、　このとき前記十分な接合強度とは、
はんだ中の合金層界面での剥離や、はんだのせん断が生
じることなく、８１千ｙブの基板表面がシェルクラック
を起こしたことを意味している。　Ｚｎが１０％以上の
場合には、金属コネクタ取付けのための再溶融時に、は
んだの流動性が悪くなりコネクタ金属とのはんだの濡れ
性が悪くなるので好ましくない（第３請求項）。
又Ｓｎが５％以上含まれておれば、ｐｂは前記接合強度
の面では含有されていなくてもよいが、Ｚｎ−３ｎはん
だとした場合には、溶融はんだによるＡＩ’４極の溶食
速度がやや速く、再溶融時間と温度の厳しい制御が必要
とされる。　Ｐｂの組成比を増加させるに従い、このＡ
４溶食速度か遅くなる傾向にあり、ｐｂの組成比を５０
％以上、即ちＺｎ（１〜１０％）、５ｎ（５〜４５％）
、Ｐｂ（５０％以上の残部）とした方が、後の再溶融工
程の制御が容易になる。
次に本発明の第２実施例として、第２、第７及び第８請
求項に係る半導体装置の実施例について第５図を参照し
て以下説明する。　なお第１図と同符号は同一部分又は
対応部分を表わす、　第５図は、はんだバンプを第１及
び第２はんだバンプの２段積層にした例を示す半導体チ
ップの模式的断面図である。　半導体シリコンウェーハ
にＡＩｔ極１５　（１５Ｅ、１５Ｂ）を形成し、はんだ
組成がＰｂ９０％、Ｓｎ５％、Ｚｎ５％の第１はんだバ
ンプ１８（１８Ｅ、１８Ｂ）を形成するまでは前記実施
例（以後第１実施例と記す）と同様である。　第１はん
だバンプ１８を形成した後、引続き第１はんだバンプよ
り融点の低いＰｂ−３ｎ共晶はんだを第１はんだバンプ
上に積層して第２はんだバンプ４１　（４１Ｂ、４１Ｂ
）を形成し、同時にチップ裏面のコレクタ電ｆ！側には
んだ層４２を形成する。　この実施例では１　ｎｕｉｘ
２．５　ＩｎのＡＩ電極露出面上に第１はんだバンプ１
８を約３０μｍの高さに形成し、第２はんだバンプ４１
の高さを約１５０μｌの高さに形成した。
第２はんだバンプ形成の温度を、第１はんだバンプの融
点以下で行なっているので、第２はんだバンプ形成中に
、第１はんだバンプは再溶融せず、従って第１はんだバ
ンプによるＡｊ！ｔ＆の溶食現象が進行することがない
、　このため第２はんだバンプの高さを約１５０μｌと
いう十二分な厚さに形成することができ、後の金属コネ
クタの取付けが容易となった。
以降の組立て工程は、はぼ第１実施例と同様にして行な
う、　特に第２はんだバンプへの金属コネクタの取付け
に際し、第１はんだバンプの融点以下で行なうことがで
き、この時第２はんだバンプは、その組成にＺｎを含ま
ない構成としているので、第２はんだバンプの流動性は
極めて良好であり、且つその表面にＺｎの酸化物が生成
される心配がないので、雰囲気に格別の留意をする必要
もない、　結果として良好なはんだ付は接合をフラック
ス等を用いることなく、容易な作業で行なうことができ
る。
次に本発明の第３実施例として、前記第２実施例の第２
はんだバンプ４１のはんだ組成を、Ａ９を含むＰｂ−３
ｎはんだとした例について第６図を参照して以下説明す
る。
第１実施例で示したように、半導体チップが１０１１×
１０１１Ｉｌというように大面積の場合、チップ裏面の
コレクタ・Ｎｉ層１６と、このチップをはんだを介して
支持する金属板２２（第２図参照）との熱膨張の差異に
よりはんだにストレスが加わり、このストレスの繰返し
によりはんだの脆化が生じることがある。　このため特
に大面積のチップを金属板上にはんだ付けして支持する
場合には、そのはんだ組成に留意しなければならない。
　一般的には、Ａｇ又はＣｕを含むＰｂ−３ｎはんだを
用いることで、この脆化に対する耐量が向上することが
知られている。
第３実施例はこの耐量向上にも配慮したものである。　
即ち第２実施例において、第１はんだバンプ形成時に、
あらかじめコレクタ電極となるＮｉ層１６をポリイミド
等の樹脂で被覆しておき、第１はんだバンプ形成工程で
はんだが付着するのを防止する。　次に前記マスク用樹
脂を除去した後、第２はんだパン１４３　（４３Ｅ、４
３Ｂ）を形成し、同時にコレクタ電極側のＮｉ層１６上
に、第２はんだバンプ４３とはんだ組成が等しいＡｇ１
．５％、Ｓｎ５％、ｐｂ　　＜ａ部）のはんだ層４４を
付着させる。
次に本発明の第４実施例として、第５請求項に係る半導
体装置、即ち第１はんだバンプのはんだ組成をＡ　ｌ−
Ｚｎとした場合について第７図を参照して以下説明する
。
この実施例ではＺｎ　（１〜１０）％、Ａ１（残部）の
はんだを使用したが、このはんだの融点は３８０℃とや
や高いので、はんだ槽５１の温度を４００℃に設定する
ことにより、超音波はんだ付は法でＡＩ電極１５上に直
接第１はんだパン１４８（４８Ｅ、４８Ｂ）を形成する
ことが出来る。　均一性良く制御できるはんだバンプの
高さは１０μｍ程度であった。　この時、コレクタ電極
側にＡ１−Ｚｎはんだが付着しないよう、Ｎｉ層１６を
形成する以前、即ちシリコン面の状態で第１はんだバン
プを形成した。　しかる後にチップ裏面のコレクタ電極
側にスパッタ法によりＮ１層１６を形成し、引続き第２
はんだバンプ４５　（４５Ｅ。
４５Ｂ）を形成した。　この実施例では、はんだ組成が
Ａｇ１．５％、Ｓｎ５％、Ｐｂ（残部）のはんだを使用
して第２はんだバンプ４５を形成しな。
これによりベース、エミッタのＡｊ！Ｘｉ上にはＡｌ−
Ｚｎ及びＰｂ　−ｓｎ−Ａｇのはんだ組成を持つ２つの
積層されたはんだバンプが形成され、コレクタ・Ｎ１Ｊ
Ｉｆ１６上にはＰｂ　−３ｎ−Ａｇはんだ層４６が形成
される。　以下の工程は第１実施例とほぼ同様にして半
導体装置が組み立てられる。
以上説明したように本発明の半導体装置では、第１はん
だバンプのはんだ組成にＺｎを含有しているので、ＡＪ
電極と第１はんだバンプとの接合の信頼性は高く、１２
５°Ｃで１０００時間放置した後でもＡＩ電極とパン１
間の接合強度は十分な値に維持されていることが、実験
により確認されている。
第１ないし第４実施例では、半導体装置として電力用バ
イポーラトランジスタを収り上げ説明したが、これに限
られるものではない。　即ち半導体基板の主面上のＡＩ
電極は、一般的な手法で形成されたものであり、Ａ７電
極部さえ形成されていれば、ダイオード、サイリスタ、
ＧＴＯ更にはＩＣ等可であっても良い、　又Ａ、＋２電
極の下にＴＩＭ等が積層されていたり、ＡＩ中にＳｉや
Ｃｕ等が添加されたものであっても良いことは勿論であ
る。
又前記実施例においては、第１はんだバンプのはんだ組
成がＺｎ　−８ｎ−Ｐｂ及びＺｎ　−ＡＩである場合に
ついて説明したが、第１はんだバンプの組成が、Ｚｎを
含みＳｎ　、　Ｐｂ　、　Ａｊ！のうちから選ばれた元
素から成る例えばＺｎ−３ｎ等であっても本発明を適用
できる。
し発明の効果］ これまで詳述したように、本発明のはんだバンプ形半導
体装置とその製造方法によれば、半導体基板上のＡＩ電
極にＺｎを含む前記組成の溶融はんだを接触させ、該溶
融はんだを超音波を印加してはんだ付けするので、十分
な接合強度を有する第１はんだバンプがＡＩ電極上に直
接且つ容易に形成でき、しかる後に金属コネクタ或いは
インナーリードのはんだ接続が可能であり、更に高温状
態に保持されても十分にはんだバンプとＡＩ電極間の接
合強度が維持できる。　更に所望により、はんだバンプ
が、Ｚｎを含まず且つ融点が第１はんだバンプより低い
第２はんだバンプを積層した構造の場合には、上記本発
明の効果は更に倍加され、より確実となる。　本発明に
より、高い信頼性とすぐれた生産性を有するはんだバン
プ形半導体装置とその製造方法を提供することができる
。
【図面の簡単な説明】
第１図は本発明の第１実施例の半導体装置の模式的チッ
プ断面図、第２図は第１図の半導体チップ及び金属コネ
クタ等の組立配置を示す斜視図、第３図は第２図の組立
体を外囲器に封入した半導体装置の斜視図、第４図は本
発明の半導体装置の製造方法を説明するための超音波は
んだバンプ形成装置の概念図、第５図ないし第７図は本
発明の第２ないし第４実施例の半導体装置の模式的チッ
プ断面図、第８図は従来の半導体装置のはんだバンプ形
成部分の断面図である。 １１・・・半導体基板、　１１・・・半導体チップ、１
５　（１，５Ｅ、　１５Ｂ）・・・ＡＩを主成分とする
電極配線パターン＜ＡＩ８．ｉ）、　　１６・・・コレ
クタ・Ｎｉ層、　１７・・・絶縁被膜（Ｓｉ　Ｎ膜）、
１８　（１８Ｂ、１８Ｂ）、４８　（４８Ｂ、４８Ｂ）
・・・第１はんだバンプ、　１９，４２，４４．４６・
・・コレクタはんだ層、　　２５．２６・・・金属コネ
クタ（Ｃｕ　）、　４１　（４１Ｂ、４１Ｂ）、４３（
４３Ｅ、４３Ｂ）、４５　（４５Ｅ、４５Ｂ）・・・第
２はんだバンプ、　５０・・・はんなバンプ形半導体装
置、　５３・・・溶融はんだ、　５５・・・超音波振動
子、　６１・・・シリコンウェーハ。 第１図 上上二半導体チップ 特許出願人　株式会社　東　　芝 ５０：はんだパン１形半導体装置 Ｎ 第 図 第 図 第 図 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 １　半導体基板の一方の主面上に形成されたアルミニウ
    ムを主成分とする電極配線パターンと該電極配線パター
    ン上に直接形成された第１はんだバンプとを有し、該第
    １はんだバンプのはんだ組成が、亜鉛を含みすず、鉛及
    びアルミニウムのうちから選ばれた元素とから成ること
    を特徴とするはんだバンプ形半導体装置。 ２　第１はんだバンプ上に積層された第２はんだバンプ
    を有し、該第２はんだバンプの融点は第１はんだバンプ
    の融点より低く、且つ第２はんだバンプのはんだ組成に
    亜鉛を含まないことを特徴とする特許請求の範囲第１項
    記載のはんだバンプ形半導体装置。 ３　第１はんだバンプのはんだ組成に含まれる亜鉛が、
    １ないし１０質量％である特許請求の範囲第１項記載の
    はんだバンプ形半導体装置。 ４　第１はんだバンプのはんだ組成が、鉛、すず及び亜
    鉛から成り、且つ鉛が５０質量％以上含まれている特許
    請求の範囲第１項又は第３項記載のはんだバンプ形半導
    体装置。 ５　第１はんだバンプのはんだ組成が、アルミニウム及
    び亜鉛から成る特許請求の範囲第１項ないし第３項いず
    れか記載のはんだバンプ形半導体装置。 ６　半導体基板の一方の主面上にアルミニウムを主成分
    とする電極配線パターンを形成する工程と、該電極配線
    パターンを絶縁被膜で覆う工程と、該絶縁被膜を選択的
    に蝕刻開孔して前記電極配線パターンを露出する工程と
    、はんだ組成が亜鉛を含み、すず、鉛及びアルミニウム
    のうちから選ばれた元素とから成る第１はんだバンプを
    前記露出電極配線パターン上に直接、溶融はんだに超音
    波を印加して形成する工程とを有することを特徴とする
    はんだバンプ形半導体装置の製造方法。 ７　第１はんだバンプ形成工程後、第１はんだバンプ上
    にはんだ組成が亜鉛を含まない第２はんだバンプを積層
    する工程を有する特許請求の範囲第６項記載のはんだバ
    ンプ形半導体装置の製造方法。 ８　第２はんだバンプを積層する工程において、第１は
    んだバンプの融点より低い温度で且つ第１はんだバンプ
    を実質的に再溶融させないで第２はんだバンプを積層す
    る特許請求の範囲第７項記載のはんだバンプ形半導体装
    置の製造方法。
JP63219726A 1988-09-02 1988-09-02 はんだバンプ形半導体装置とその製造方法 Granted JPH0267731A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63219726A JPH0267731A (ja) 1988-09-02 1988-09-02 はんだバンプ形半導体装置とその製造方法
DE8989116100T DE68905267T2 (de) 1988-09-02 1989-08-31 Halbleiteranordnung von metallhoecker-typ und verfahren zu deren herstellung.
EP19890116100 EP0357064B1 (en) 1988-09-02 1989-08-31 Metal bump type semiconductor device and method for manufacturing the same
KR1019890012709A KR0143086B1 (ko) 1988-09-02 1989-09-02 땜납돌출형 반도체장치와 그 제조방법
US07/731,392 US5143865A (en) 1988-09-02 1991-07-17 Metal bump type semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63219726A JPH0267731A (ja) 1988-09-02 1988-09-02 はんだバンプ形半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH0267731A true JPH0267731A (ja) 1990-03-07
JPH054809B2 JPH054809B2 (ja) 1993-01-20

Family

ID=16740009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63219726A Granted JPH0267731A (ja) 1988-09-02 1988-09-02 はんだバンプ形半導体装置とその製造方法

Country Status (5)

Country Link
US (1) US5143865A (ja)
EP (1) EP0357064B1 (ja)
JP (1) JPH0267731A (ja)
KR (1) KR0143086B1 (ja)
DE (1) DE68905267T2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
JP2839795B2 (ja) * 1991-08-09 1998-12-16 シャープ株式会社 半導体装置
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
DE4316175A1 (de) * 1993-05-14 1994-11-17 Daimler Benz Ag Lötverbindung und Lötverfahren
US5766972A (en) * 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JPH08191104A (ja) 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
EP0763853A1 (en) * 1995-09-18 1997-03-19 Texas Instruments Incorporated Improvements in or relating to integrated circuits
US5668058A (en) * 1995-12-28 1997-09-16 Nec Corporation Method of producing a flip chip
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
WO1998002919A1 (fr) * 1996-07-12 1998-01-22 Fujitsu Limited Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif
JP3409598B2 (ja) * 1996-08-29 2003-05-26 ソニー株式会社 半導体装置の製造方法
US6127735A (en) * 1996-09-25 2000-10-03 International Business Machines Corporation Interconnect for low temperature chip attachment
WO1998040912A1 (de) * 1997-03-10 1998-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und verfahren zur herstellung einer chipanordnung
JP3796016B2 (ja) * 1997-03-28 2006-07-12 三洋電機株式会社 半導体装置
US6082610A (en) 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
TW453137B (en) * 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US20070102827A1 (en) * 1997-12-08 2007-05-10 3M Innovative Properties Company Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding
US6423623B1 (en) * 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6251765B1 (en) * 1998-07-10 2001-06-26 Ball Semiconductor, Inc. Manufacturing metal dip solder bumps for semiconductor devices
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP2000216184A (ja) * 1999-01-25 2000-08-04 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US7214566B1 (en) 2000-06-16 2007-05-08 Micron Technology, Inc. Semiconductor device package and method
US6737301B2 (en) 2000-07-13 2004-05-18 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
JP4143478B2 (ja) * 2002-10-02 2008-09-03 アルプス電気株式会社 はんだ接続構造および電子部品のはんだ接続方法
US7868472B2 (en) * 2004-04-08 2011-01-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Thermal dissipation in integrated circuit systems
US7109583B2 (en) * 2004-05-06 2006-09-19 Endwave Corporation Mounting with auxiliary bumps
US20060038302A1 (en) * 2004-08-19 2006-02-23 Kejun Zeng Thermal fatigue resistant tin-lead-silver solder
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
CN101903802B (zh) * 2007-12-20 2013-09-11 皇家飞利浦电子股份有限公司 直接转换探测器
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101055485B1 (ko) * 2008-10-02 2011-08-08 삼성전기주식회사 범프볼을 갖는 반도체 패키지
US20150001706A1 (en) * 2013-06-27 2015-01-01 Kabirkumar Mirpuri Systems and methods for avoiding protrusions in injection molded solder

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592142U (ja) * 1983-04-20 1984-01-09 セイコーエプソン株式会社 半導体集積回路
JPS5977244U (ja) * 1982-11-15 1984-05-25 日本電気株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5344176A (en) * 1976-10-04 1978-04-20 Hitachi Cable Ltd Clad solder for semiconductor device
JPS5389368A (en) * 1977-01-17 1978-08-05 Seiko Epson Corp Production of semiconductor integrated circuit
JPS5426675A (en) * 1977-07-29 1979-02-28 Matsushita Electric Ind Co Ltd Manufacture for semiconductor device
NL7810942A (nl) * 1978-11-03 1980-05-07 Philips Nv Ondersteunde microstriplijn voor de propagatie van een oneven golfmodus.
JPS55163830A (en) * 1979-06-07 1980-12-20 Marukon Denshi Kk Condenser
JPS592142B2 (ja) * 1980-01-18 1984-01-17 松下電子工業株式会社 直視形蓄積管
US4351180A (en) * 1980-06-30 1982-09-28 The National Machinery Company Workpiece turning transfer
JPS5778173A (en) * 1980-11-04 1982-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
JPS5851511A (ja) * 1981-09-22 1983-03-26 Mitsubishi Electric Corp 半導体装置の電極形成方法
JPS5942197A (ja) * 1982-08-31 1984-03-08 Matsushita Electric Works Ltd 半田
JPS5990941A (ja) * 1982-11-17 1984-05-25 Nec Home Electronics Ltd バンプメツキ方法
JPS59178778A (ja) * 1983-03-30 1984-10-11 Toshiba Corp 太陽電池及びその製造方法
JPS59181627A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置の製造方法
JPS6159548A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd 論理シミユレ−シヨンプロセツサ
JPS62104143A (ja) * 1985-10-31 1987-05-14 Toshiba Corp はんだバンプの形成方法
IT1191977B (it) * 1986-06-30 1988-03-31 Selenia Ind Elettroniche Tecnica per allineare con fotolitografia convenzionale una struttura sul retro di un campione con alta precisione di registrazione
DE3785720T2 (de) * 1986-09-25 1993-08-12 Toshiba Kawasaki Kk Verfahren zum herstellen eines filmtraegers.
JPH01220460A (ja) * 1988-02-29 1989-09-04 Omron Tateisi Electron Co 半導体装置のバンプ形成用ハンダ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5977244U (ja) * 1982-11-15 1984-05-25 日本電気株式会社 半導体装置
JPS592142U (ja) * 1983-04-20 1984-01-09 セイコーエプソン株式会社 半導体集積回路

Also Published As

Publication number Publication date
DE68905267T2 (de) 1993-09-09
KR0143086B1 (ko) 1998-07-01
EP0357064A3 (en) 1990-09-26
EP0357064A2 (en) 1990-03-07
KR900005585A (ko) 1990-04-14
DE68905267D1 (de) 1993-04-15
JPH054809B2 (ja) 1993-01-20
EP0357064B1 (en) 1993-03-10
US5143865A (en) 1992-09-01

Similar Documents

Publication Publication Date Title
JPH0267731A (ja) はんだバンプ形半導体装置とその製造方法
US3663184A (en) Solder bump metallization system using a titanium-nickel barrier layer
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
US7022548B2 (en) Method for making a semiconductor die package
US6378758B1 (en) Conductive leads with non-wettable surfaces
US7045389B1 (en) Method for fabricating a semiconductor devices provided with low melting point metal bumps
JP3356649B2 (ja) 半導体装置及びその製造方法
JP3868766B2 (ja) 半導体装置
JP2001060760A (ja) 回路電極およびその形成方法
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JPH08195397A (ja) バンプ付き半導体装置およびその製造方法
JP2002327279A (ja) 電子部品の接合方法
JPH1174298A (ja) はんだバンプの形成方法
JPS6068637A (ja) 半導体のバンプ電極
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JPH0282624A (ja) はんだバンプ付半導体素子及びその製造方法
JPH0727905B2 (ja) はんだバンプの形成方法
JPS62104143A (ja) はんだバンプの形成方法
JPH08222573A (ja) 突起電極を有する電子部品及び突起電極の形成方法並びに突 起電極を有する電子部品のボンディング方法
JPH05175408A (ja) 半導体素子の実装用材料および実装方法
JPS6358945A (ja) はんだバンプの形成方法
JPS63147348A (ja) はんだバンプの形成方法
JPH0745664A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees