KR0143086B1 - 땜납돌출형 반도체장치와 그 제조방법 - Google Patents

땜납돌출형 반도체장치와 그 제조방법

Info

Publication number
KR0143086B1
KR0143086B1 KR1019890012709A KR890012709A KR0143086B1 KR 0143086 B1 KR0143086 B1 KR 0143086B1 KR 1019890012709 A KR1019890012709 A KR 1019890012709A KR 890012709 A KR890012709 A KR 890012709A KR 0143086 B1 KR0143086 B1 KR 0143086B1
Authority
KR
South Korea
Prior art keywords
solder
protrusion
electrode
semiconductor device
solder protrusion
Prior art date
Application number
KR1019890012709A
Other languages
English (en)
Other versions
KR900005585A (ko
Inventor
마고토 히데시마
테츠지로 츠노다
신지로 고지마
마사루 안도
Original Assignee
아오이 죠이치
가부기키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부기키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900005585A publication Critical patent/KR900005585A/ko
Application granted granted Critical
Publication of KR0143086B1 publication Critical patent/KR0143086B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

내용없음.

Description

땝납돌출형 반도체장치와 그 제조방법
제1도는 본 발명의 제1실시예에 따른 반도체장지의 모식적인 칩단면도,
제2도는 제1도에 도시한 반도체칩 및 금속콘넥터의 조립배치형태를 나타낸 사시도,
제3도는 제2도의 조립체를 외위기로 봉입한 상태를 나타낸 사시도,
제4도는 본 발명에 따른 반도체장치의 제조방법을 설명하기 위해 도시한 초음파 땜납돌출부 형성장치의 개념도,
제5도 내지 제7도는 각각 본 발명의 제2 내지 제4실시예에 따른 반도체 장치의 모식적인 칩단면도,
제8도는 종래의 반도체장치의 땜납돌출형성부분의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 11' : 반도체칩
15(15E,15B) : A ℓ을 주성분으로 하는 전극배선패턴(Aℓ 전극)
16 : 콜렉터·니켈층 17 : 절연피막(SiN막)
18(18E,18B),48(48E,48B):제1땜납돌출부
19, 42, 44, 46 : 콘네터 땜납층 25, 26 : 금속콘넥터(Cu)
50 : 땜납돌출형 반도체장치 53 : 용융땜납
55 : 초음파 진동자 61 : 실리콘 웨이퍼
[산업상의 이용분야]
본 발명은 땜납돌출부가 형성된 반도체장치와 그 제조방법에 관한 것으로, 특히 Aℓ 혹은 Aℓ합금으로 이루어진 전극배선패턴(이하, 간단히 Aℓ전극이라 한다)상에 기초금속을 사용하지 않고 직접 땜납돌출부를 형성하는 경우에 사용되는 반도체장치의 제조방법과 그에 따라 제조된 땜납돌출형 반도체장치에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체장치의 와이어레스 본딩(wireless bonding)기술로서는 , TAB(Tape Automated Bonding)방식, 플립 칩(flip chip)방식 혹은 CCB(Controlled Collapse Bonding)방식 등이 알려져 있다. 이들 방식에서는, 통상 반도체 칩의 전그상에 Au 혹은 땜납 등으로 이루어진 금속돌출부를 형성하고, 칩전극을 상기 금속돌출부를 매개해서 금속콘넥터(connector) 혹은 내부리드(inner lead)에 접속함으로써 상기 칩전극을 외부로 인출한다. 그리고, 돌출부의 금속으로서는 값이 싼 Pb-Sn땜납의 사용이 증가되고 있다.
제8도는 Pb-Sn땜납을 사용한 땜납돌출부의 종래예를 도시해 놓은 도면이다. 동도면에서 실리콘기관(1)상에 SiO2막 등의 절연막(2)을 매개해서 Aℓ합금 등으로 이루어진 전극(3)을 형성하고, 다음으로 전면에 SiN막 등의 패시베이션(Passivation)용 절연피막(4)을 피복한 후, 이 절연피막(4)을 선택적을 엣칭해서 전극(3)을 노출시키며, 이어 노출된 전극(3)상에 Cr, Ni, Mo, Cu, Au, Ag 등으로 이루어진 기초금속(5)을 형성하고, 계속해서 기초금속(5)상에 땜납돌출부(6)를 통상적으로 도금 또는 증착에 의해 형성한다.
상술한 바와 같이, Aℓ 또는 Aℓ합금으로 이루어진 전극상에 땜납돌출부가 설치된 종래의 반도체장치 및 그 제조방법에서는, Aℓ전극과 땜납돌출부(6)간의 접합성을 개선하기 위해 이들간에 기초금속(5)을 개재(介在)시킬필요가 있고, 또 전극 이외의 부분에 땜납금속이 도금 또는 증착되지 않도록 하기 위해 마스크를 형성시켜야만 하는 등 그 공정이 번잡하게 된다는 문제점이 있었다. 이러한 문제점을 해결하기 위해, 일본국 특허공개 소62-104143호에도 개시되어 있는 바와 같이 기초금속을 사용하지 않고 용융땜납에 초음파를 인가하여 Aℓ 또는 Aℓ합금으로 이루어진 전극 표면에 형성되어 있는 자연산화막을 파괴하면서 납땜하는 방법이 있는데, 이 방법은 새로운 반도체장치의 와이어레스 본딩기술로서 주목되고 있다.
이 방법의 원리를 설명하면 다음과 같다.
즉, Aℓ 또는 Aℓ합금 등으로 이루어진 전극부에 용융땜납을 접촉시키고 이 용융땜납에 초음파를 인가하면, 초음파의 희박화위상(稀薄化位相)에서는 용융땜납내에 금속증기의 기포가 발생하고, 다음의 압축화위상(壓縮化位相)에서는 상기 기포가 파괴된다. 이 고압의 기포가 파괴될 때, Aℓ전극의 표면에 강한 충격을 줌으로써 Aℓ전극 표면의 자연산화막이 파괴되어 Aℓ전극의 자연산화막이 파괴된 신생면(新生面)이 노출되게 되는데, 이 신생면에 선택적으로 납땜이 이루어진다. 이와 같이 해서, Aℓ 또는 Aℓ합금 등으로 이루어진 전극상에 기초금속을 사용하지 않고 땜납돌출부를 직접 접합시킬수 있게 된다. 구체적인 수단으로서는, 기판을 용융땜납용기내의 용융땜납속에 담그고 초음파진동자를 삽입해서 용융땜납에 초음파를 인가하거나, 또는 용융땜납용기 자체를 초음파진동시켜 용융땜납에 초음파를 인가해도 종다. 또, 초음파진동시킬 수 있는 땜납인두를 사용해서 전극에 용융땜납을 접촉시킴과 동시에 용융땜납에 초음파를 인가해도 좋다. 이하, 이들 방법을 총칭해서 간단히 초음파납땜법이라 표기하기로 한다. 결론적으로, 땜납조성에 Sn이 함유된 땜납이면 상기 초음파납땜법에 의해 Aℓ 또는 Aℓ합금상에 땜납돌출부를 직접 형성할 수 있게 된다.
그렇지만, 이 방법은 간략하지만, Sn계 땜납을 사용하기 때문에 다음에 설명하는 바와 같은 기본적인 문제점이 존재하여, 아직 반도체공업 등의 분야에서 응용될 수 있을 정도로 확립되어 있는 방법은 아니다. 즉, 상술한 문제점중 첫번째의 문제점은 Aℓ-Sn합금층이 형성된다는 문제점이고, 두번째의 문제점은 용융땜납에 위한 Aℓ 혹은 Aℓ합금으로 이루어진 금속전극의 용식(溶食)현상에 관한 문제점인 바, 이하 이들 문제점에 대해 상세히 설명한다.
첫번째 문제점은, 예컨대 Sn계 땜납으로서 Pb-Sn공정(共晶:2개 이상의 결정의 혼합물)땜납을 사용하여 Aℓ로 이루어진 전극상에 직접 땜납돌출부를 형성하는 경우, Aℓ과 땜납간에 Aℓ-Sn합금층이 형성된다. 그런데, 이 Aℓ-Sn합금층과 Aℓ간에 전위차가 존재하여 기생전지[공정전지(共晶電池)라고도 한다]가 구성되는데, 이때문에 Aℓ전극이 부식되어 버린다. 상기 Aℓ-Sn합금층은 고온(약 100℃이상)이 유지되면 계속해서 성장하고, Aℓ이 부식됨에 따라 땜납과 Aℓ간의 접합강도가 현저히 낮아지게 되는 원인이 된다. 특히, 땜납돌출부를 재용융하여 이것에 접속하는 공정에 있어서, 땜납의 Pb-Sn조성비에 관계없이 상기 Aℓ-Sn합금층이 현저히 성장하기 때문에, 땜납과 Aℓ간의 접합강도가 극히 약해지게 된다.
두번째의 문제점인 용융땜납에 Aℓ전극이 접촉될 때 땜납속으로 Aℓ의 용입(溶入)되는, 이른바 Aℓ전극의 용식현상은 땜납의 Pb-Sn조성비에 관계없이 상당히 빨리 진행된다. 그런데, 초음파납땜법으로 땜납돌출부를 형성할 때의 처리시간이 통상 수초이하의 짧은 시간이므로, 상기 Aℓ전극의 용식현상을 허용치이하로 억제할 수 있다. 그렇지만, 다음의 공정에서 내부리드 등을 땜납돌출부에 접속하기 위해 땜납을 재용융시킨 경우, 고온으로 유지되는 시간이 수십초 이상으로 되 면, Aℓ전극의 용식현상도 현저히 진행된다. 이 때문에, 땜납돌출부를 형성하려는 전극부분 이외의 Aℓ전극부분이 땜납에 의해 용식되어 선택적으로 땜납돌출부를 형성하는 것이 매우 어렵게 된다. 또, 일반적으로 반도체 칩의 최상층에는 칩을 보호하기 위해 예컨대 SiN막으로 이루어진 상단패시베이션(top passivation)막이 설치되는데, 이 SiN막이 Aℓ전극상에 형성되어 있는 경우에 이 SiN막을 보호용 블럭막으로 사용해서 상기 땜납돌출부를 형성할 수 있다. 그렇지만, 이 경우에 상기 용식현상이 진행되어 SiN막 아래의 Aℓ전극부분까지 땜납이 침입하면, SiN막이 거북이 등처럼 갈라져서 상단패시베이션막으로서의 보호기능을 수행할 수 없게 된다.
상술한 바와 같이 Aℓ을 주성분으로 하는 전극배선패턴상에 기초금속을 매개해서 땜납돌출부를 형성하는 종래기술에서는, 공정이 번잡하고 생산성이 나쁘다는 문제점이 있었다. 또, 초음파납땜법에 의해 Sn계 땜납을 사용하여 직접 Aℓ전극상에 땜납돌출부를 형성하는 것이 가능하지만, 종래기술에서는 Aℓ-Sn합금층의 형성 및 Aℓ전극의 용식현상이 존재하여, 땜납돌출부의 형성후 금속콘넥터 혹은 내부리드의 접속공정 등에서 고온상태로 되면, Aℓ-Sn합금층의 성장 및 용식현상의 진행을 피할 수 없어서 신뢰성이 높은 땜납돌출부를 얻을 수 없다는 문제점이 있었다.
본 발명자들은 상기한 문제점을 해결하기 위해 Pb-Sn에 Ag를 첨가한 Ag함유 땜납을 사용하는 초음파납땜법을 실험해 보았는데, Ag가 함유됨으로써 Ag3Aℓ(또는 Ag2Aℓ)합금층이 형성되어 땜납과 Aℓ간의 접합강도를 약화시키는 상기 Aℓ-Sn합금층의 생성을 방지할 수 있었지만, 상기 Ag- Aℓ합금층도 강도가 약하기 때문에 Aℓ-Sn합금층과 마찬가지로 땜납돌출부를 재용융하면 이 약한 Ag- Aℓ합금층의 성장에 의해 충분한 접합강도를 유지할 수 없음이 확인되었다. 따라서, 이 방법에 의해서도 상기한 문제점을 해결할 수 없었다.
[발명의 목적]
본 발명은 상술한 문제점을 해결하기 위해 이루어진 것으로, Aℓ을 주성분으로 하는 전극배선패턴상에 직접 또한 용이하게 땜납돌출부를 형성할 수 있고, 그런 다음에도 금속콘넥터 혹은 내부리드의 땜납접속이 가능하며, 더욱이 고온상태가 유지되더라도 땜납과 Aℓ전극간의 접합강도가 충분히 유지되도록 구성됨으로써 높은 신뢰성과 생산성을 얻을 수 있도록 된 땜납돌출형 반도체장치와 그 제조방법을 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위해 본 발명의 제1의 반도체장치는, Aℓ을 주성분으로 한는 전극배선패턴(간단히 Aℓ전극이라 표기한다) 상에 땜납조성이 Zn을 함유하고 Sn, Pb 및 Aℓ 중에서 선택된 원소 로 이루어진 제1땜납돌출부를 직접 형성함으로써 완성된 땜납돌출형 반도체장치이다. 또, 상기 Aℓ을 주성분으로 한다는 것은 순수한 Aℓ이나 혹은 Aℓ중에 예컨데 수 %이하의 실리콘이나 Cu등을 첨가한다는 것을 의미한다.
그리고, 제1땜납돌출부의 조성에 Zn을 함유시킴으로써, Aℓ전극과 땜납의 경계면에 Aℓ-Zn합금층이 형성되어 충분한 접합강도를 얻을 수 있게 됨과 더불어, 땜납돌출부를 형성한 후 그 이외의 공정에서 이 땜납돌출부를 재용융하거나 고온상태를 유지하더라도 예컨대 유해한 Aℓ-Sn합금층의 생성이 억제되고 Aℓ의 용식현상도 대폭적으로 경감되어, Aℓ전극과 제1땜납돌출부간의 접합강도가 열화되지 않고 충분한 강도를 유지할 수 있게 된다.
본 발명의 다른 반도체장치(제2의 반도체장치)는, 상기 제1의 반도체장치에 있어서, 상기 제1땜납돌출부상에 이 땜납돌출부보다 낮은 융점을 가지면서 또한 Zn을 함유하지 않은 제2땜납돌출부를 적층한 2단 적층한 땜납돌출부를 구비하고 있는 땜납돌출형 반도체장치이다. 이 2단 적층 땜납돌출부를 구비한 반도체장치에서는, 제 2땜납돌출부의 형성온도를 제1땜납돌출부의 융점 이하로 할 수 있다. 따라서, 제1땜납돌출부를 재용융하지 않고 제2땜납돌출부를 적층할 수 있으므로 제1땜납돌출부의 용융으로 인한 Aℓ의 용식현상이 진행되지 않고, Zn이 제 2땜납돌출부의 조성에 혼입되지 않으므로 충분히 높은 제2땜납돌출부를 형성할 수 있게 된다. 이어서, 제2땜납돌출부만을 재용융하여 전극인출용 금속콘넥터의 땜납접합을 행하게 되는데, 제2땜납돌출부중에 Zn이 함유되어 있지 않으므로 제2땜납돌출부의 유동성이 양호하고, 또 표면에 Zn의 산화물이 생성되지 않으므로 콘넥터금속에 대한 제2땜납돌출부의 유성(濡性)이 대단히 양호하여 신뢰성 높은 땜납접합을 용이하게 얻을 수 있게 된다.
본 발명의 제3의 반도체장치는, 상기 제1의반도체장치에 있어서, 제1땜납돌출부의 땜납조성에 Zn이 1질량% 내지 10질량%(질량%를 이하에서는 간단히 %로 표기한다) 함유되어 있는 땜납돌출형 반도체장치이다.
실험결과에 의하면, Zn의 함유량이 1%이하인 경우에는 Aℓ전극과 땜납돌출부간의 접합강도가 부족할 우려가 있고, 더욱이 Sn계 땜납인 경우에는 Aℓ-Sn합금층의 생성을 완전히 방지할 수 없게 된다. 한편, Zn의 함유량이 10%이상인 경우에는 후공정에서 제1땜납돌출부와 금속콘넥터 혹은 내부리드를 접속하기 위해 이 제1땜납돌출부를 재용융했을 때 땜납의 유동성이 악화되고, 콘넥터금속과 땜납간의 유성이 악화되므로 바람직하지 않다.
본 발명의 제4의 반도체장치는, 상기 제3의 반도체장치에 있어서, 제1땜납돌출부의 땜납조성이 Pb, Sn, 및 Zn으로 이루어지고, 또 Pb가 50%이상 함유되어 있는 땜납돌출형 반도체장치이다.
땜납조성이 Pb, Sn 및 Zn으로 이루어진 제1땜납돌출부에 있어서, Pb의 조성비를 증가시켜 가면, 응융땜납에 의한 Aℓ의 용식속도가 지연되는 경향이 나타난다. 또 상술한 바와 같이 제1땜납돌출부에 금속콘넥터를 접속하는 후공정에서 제1땜납돌출부를 재용융하게 되는데, Pb의 조성비를 50%이상으로 하면 이후의 공정에서의 재용융시간과 온도를 용이하게 제어할 수 있게 된다.
본 발명의 제5의 반도체장치는, 상기 제1 내지 제3의 반도체장치에 있어서, 제1땜납돌출부의 땜납조성이 Aℓ 및 Zn으로 이루어진 땜납돌출형 반도체장치이다.
Aℓ 및 Zn으로 이루어진 제1땜납돌출부와 Aℓ전극간의 경계면에는 Aℓ-Zn합금막이 형성되어 소망하는 접합강도를 얻을 수 있다. 이 땜납의 융점은 Sn계 땜납의 융점보다도 높고, 제1땜납돌출부를 형성한 후 그 이외의 다른 납땜공정에서의 땜납재료의 선택 및 온도제어를 비교적 용이하게 할 수 있게 된다.
본 발명의 제1의 반도체장치의 제조방법은, Zn을 함유하고 Sn, Pb 및 Aℓ중에서 선택된 원소로 이루어진 땜납조성을 갖는 용융땜납을 상기 Aℓ전극에 접촉시키고, 이 용융땜납에 초음파를 인가해서 Aℓ전극상에 직접 제1땜납돌출부를 형성하는 공정을 구비한 땜납돌출형 반도체장치의 제조방법이다.
제1땜납돌출부를 형성하는 공정에 있어서, 용융땜납에 초음파진동을 인가함으로써 이 용융땜납에 접속하는 Aℓ전극상의 자연산화막 등의 오염피막을 상술한 바와 같이 초음파의 작용에 의해 파괴 또는 박리(剝籬)시켜 Aℓ신생면을 노출시키고, 이 신생면에 Aℓ-Zn층을 형성하고 땜납접합을 행하여 Aℓ전극상에 직접 제1땜납돌출부를 형성할 수 있게 된다.
본 발명의 제2의 반도체장치의 제조방법은, 상기 제1의 반도체장치의 제조방법에 있어서, 제1땜납돌출부의 형성공정후, 제1땜납돌출부상에 땜납조성이 Zn을 함유하지 않는 제2땜납돌출부를 적층시키는 공정을 더 포함한 땜납돌출형 반도체장치의 제조방법이다.
이 제2땜납돌출부를 적층시키는 공정에서 Zn을 함유하지 않은 땜납을 사용함으로써, 후공정에서의 전극인출용 금속콘넥터와의 납땜에서 콘넥터금속으로의 땜납의 유성을 양호하게 하고, 신뢰성 높은 땜납접합을 얻을 수 있게 된다.
본 발명의 제3의 반도체장치의 제조방법은, 제2의 반도체장치의 제조방법에 있어서, 제2땜납돌출부를 형성하는 공정에서 제1땜납돌출부의 융점보다 낮은 온도에서 제1땜납돌출부를 실질적으로 재용융하지 않으면서 제2땜납돌출부를 적층시키는 땜납돌출형 반도체장치의 제조방법이다.
이 적층공정중에서 제1땜납돌출부는 재용융되지 않고 고체상태를 유지하므로, 제1땜납돌출부에 의한 Aℓ전극의 용식현상이 진행되지 않고, 또 Aℓ전극과 제1땜납돌출부간의 접합강도도 유지된다. 더욱이, 후공정의 금속콘넥터접합시에도 제1땜납돌출부를 재용융하지 않고 제2땜납돌출부와 금속콘넥터를 접합할 수 있게 된다.
[실시예]
이하, 제1도 내지 제4도를 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 땜납돌출형 전력용 바이플라 트랜지스터 칩의 모식적인 단면도이다. 공지의 방법에 의해 콜렉터영역으로 되는 실리콘 반도체기관(11)의 한쪽의 주면(主面)에 불순물 선택확산기술을 이용하여 베이스영역(12) 및 에미터영역(13)을 형성한다. 본 실시예에서는 칩크기가 10mm×10mm로 큰 대전력용 트렌지스터이고, 대면적의 칩내를 흐르는 전류를 균일화할 목적으로 에미터(13)를 복수개의 영역으로 분할하여 형성하는 구조로 되어 있다. 상기 베이스영역(12)과 에미터영역(13) 및 반도체기판(11)의 표면을 열산화막(14)으로 덮고, 각각의 영역으로부터 전극을 인출하기 위한 접속구멍을 광식각법을 이용하여 형성한다. 이 때, 분할된 복수개의 에미터에 대해 각각 개공(開孔)이 설치되고 있다. 이어, Aℓ을 증착시키고 에미터전극 배선패턴(15E) 및 베이스전극 배선패턴(15B)을 형성한다. 다음으로, 절연피막(SiN막; 17)으로 상기 Aℓ전극배선패턴[이하, Aℓ배선이라 약칭한다; 15(15E,15B)]을 덮은 후, Aℓ전극의 인출예정부분의 절연피막(17)을 광식각법에 의해 선택적으로 제거·개구(開口)하여 Aℓ전극(15)의 일부를 노출시킨다. 한편, 반도체기판(11)의 다른쪽의 주면 (도면에서는 아래쪽 면)에는 콜렉터전극을 인출할 목적으로 콜렉터·니켈층(16)을 반도체기판(11)과 저항성 접촉(ohmic contact)하도록 형성한다.
이상과 같이 공지의 방법에 의해 준비된 실리콘 웨이퍼(61)의 Aℓ전극의 노출부분에 제4도에 도시된 바와 같은 초음파납땜장치를 이용하여 직접 제1땜납돌출부(18; 18E,18B)를 형성한다. 제4도에서 땜납용기(51)내에는 환류로(環流路;52)가 형성되어 있고, 용융땜납(53)이 수용되어 있다. 이 용융땜납(53)은 도시하지 않은 모터에 의해 회전되는 교반기(攪拌器; 54)에 의해 환류로(52)내를 통해서 액면(液面)보다 위로 분출되면서 환류하게 된다.
상기 실리콘 웨이퍼(61)는 도시하지 않은 지지기구에 의해 지지되어, 분출되고 있는 용융땜납(53)에 담기게 된다. 또, 실리콘 웨이퍼(61) 근방의 용융땜납(53)중에 초음파진동자(55)를 삽입해서 용융땜납(53)에 초음파를 인가한다.
본 실시예에서는 Zn 5%, Sn 5%, Pb 90%로 이루어진 땜납을 사용한다.
또, 초음파진동자(55)에 의해 주파수20㎑, 출력 80W의 초음파를 인가하고, 실리콘 웨이퍼(61)를 용융땜납(53)에 담그는 시간은 1초로 하였다. 이 납땜작업중 주위에 질소가스를 10리터/분의 유량으로 흘려서 전극의 구성요소인 Aℓ 및 땜납성분인 Sn, Zn의 산화를 방지한다. 특히, Zn은 용융땜납용기의 액면에서 쉽게 산화되는데, 실리콘웨이퍼(61)를 땜납용기(51)로부터 끌어올릴 때에 땜납돌출부의 표면에 산화물이 부착되어 버리면 후공정의 납땜에 장애가 되므로 주위할 필요가 있다.
이 초음파납땜에 의해 Aℓ전극상에 약 80㎛의 높이의 제1땜납돌출부(18; 18E,18B)가 형성되고, 동시에 기판의 다른쪽 주면의 콜렉터·니켈층(16)상에도 땜납층(19)이 형성된다. 콜렉터·니켈층(16)상에 땜납층을 형성하지않은 쪽이 바람직한 경우에는 땜납용기(51)에 실리콘 웨이퍼(61)를 담그기 전에 미리 콜렉터·니켈층(16)상에 폴리이미드(polyimide) 등을 이용한 마스크막을 형성해도 좋다.
이와 같이 해서, 땜납돌출부(18; 18E,18B)가 형성된 실리콘웨이퍼(61)를 다이싱(dicing)하여 제1과에 나타낸 바와 같은 반도체칩(11')을 얻는다. 다이싱에는 통상의 브레이드 다이싱법(blade dicing method)이 적용되지만, 다른쪽 주면의 콜렉터·니켈층(16)상에도 땜납층을 동시에 형성한 경우에는 이 땜납층의 평탄도가 좋지 않으므로 실리콘 웨이퍼(61)을 점탁시트에 부착한 후에 브레이드 다이싱을 행하는 것이 좋다.
다음으로, 제2도를 참조해서 상기 반도체 칩(11')및 전극인출을 위한 금속부재를 세라막기판(21)에 탑재하는 조립공정에 대해 설명한다.
제2도에 나타낸 바와 같이, 미리 세라믹기판(21)상에 3개의 금속(Cu)판(22,23,24)을 고착시킨 부품을 준비한다. 이어서, 반도체 칩(11')의 콜렉터·니켈층(16)을 땜납층(19) 또는 별도의 땜납을 새롭게 개재시켜서 금속판(22)에 납땜한다. 다음으로, 반도체 칩(11')의 에미터·제1땜납돌출부(18E)와 금속판(23) 및 베이스·제1땜납돌출부(18B)와 금속판(24)을 각각 금속컨넥터(Cu; 25,26)에 의해 땜납접속한다. 계속해서, 금속판(22,23,24)의 각각에 외부리드 금속판(28,29,30)의 한쪽 단부를 납땜함과 더불어, 세라믹기판(21)의 아랫쪽 면을 방열용 금속판(31; 제3도 참조)에 납땜한다. 이들 일련의 납땜작업을 리플로우 로(reflow 로: 열처리로)에서 동시에 행할 수도 있다. 그런 다음에 제3도에 나타낸 바와 같이, 수지케이스(resincase; 32)를 부착시켜서 외부리드 금속판(28,29,30)의 다른쪽 단부가 밖으로 노출되도록 한 후, 수지케이스[32] 내에 수지[33]를 채우고 이를 가열경화시켜 밀봉함으로써, 땜납돌출형 반도체장치(50)를 완성한다.
상기 본 발명의 반도체장치(50)에 있어서는, 용융땜납에 초음파를 인가하여 Aℓ전극에 직접 땜납돌출부를 형성하므로, 종래의 기초금속막을 매개해서 땜납돌출부를 형성하는 경우에 비해 공정이 간단하면서도 용이해지게된다. 또, 종래의 Sn계 용융땜납에 초음파를 인가하여 Aℓ전극에 직접 땜납돌출부를 형성하는 경우의 Aℓ-Sn합금층의 형성 및 그에 따른 공정전지의 생성이라는 종래기술의 문제점은, 땜납돌출부의 조성에 5%의 Zn을 함유시킴으로써 회피할 수 있게 된다. 또, 땜납돌출부를 형성한 후, 금속콘넥터의 접속을 위한 재용융 등으로 인한 과열에 의해 Aℓ-Sn합금층이 성장되어 접합강도를 열화시키거나, 용융된 땜납에 의한 Aℓ전극의 용식현상을 진행시키는 문제점도, 땜납조성에 Zn을 함유시킴으로써 대폭적으로 억제할 수 있게 된다. 이는 Aℓ 전극과 땜납돌출부간의 경계면에 Aℓ-Zn합금층이 형성되고, 이 합금층에 의해 Aℓ전극과 용융땜납간의 상호작용이 억제되기 때문이라고 추정된다. 또, Aℓ-Sn합금층의 생성을 방지하기 위해 Ag를 함유한 Sn계 땜납을 사용하여 경계면에 접합강도가 약한 Aℓ-Ag합금층을 형성하는 경우에 비해, Aℓ-Zn합금층을 형성하는 본 발명에서는 충분한 접합강도를 얻을 수 있게 된다, 그에 따라, 생산성이 좋고, 신뢰성이 놓은 반도체장치를 제조할 수 있게 된다.
상기 실시예의 반도체장치는 이른바 대전력 트랜지스터 모듈이라 일컬어지는 것으로, 통상 수십암페어의 전류를 스위칭하기 위한 스위칭소자로서 사용되는 것이다. 종래, 이러한 종류의 대전력 트랜지스터에서는 초음파와이어본딩에 의해 다수의 Aℓ금속세선(細線; ≤500㎛ψ)을 에미터·Aℓ전극과 전극인출을 위한 금속판간에 접속하고 수십암페어의 통전능력을 얻었다. 그렇지만, 고장발생시에는 상기 접속부에 수백암페어의 대전류가 흐르게 되는데, 이 대전류에 의해 반도체 칩의 Aℓ전극과 상기 Aℓ금속세선간의 초음파 와이어본딩 접속부는 쉽게 떨어져 버리게 된다. 통상적으로 이 트랜지스터는 에미터접지되어 있고, 더욱이 콜렉터와 에미터간에는 수백볼트가 인가되어 사용되므로, 에미터의 Aℓ금속세선이 상기 접속부로부터 떨어지면, 거기에 아크(arc)가 발생하여 Aℓ금속세선은 쉽게 녹아서 끊어져 버리게 된다. 더욱이, 이 녹아서 끊어진 Aℓ금속세선과 칩의 Aℓ전극간에서 아크가 발생하면, 케이스내의 온도가 비정상적으로 높아져서 케이스가 폭발비산(爆發飛散)되는 문제점이 발생하게 된다.
이러한 종래의 금속세선 와이어본딩법을 이용하여 제조된 대전력 트랜지스터 모듈에서의 문제점은 본 발명의 실시예에 따른 대전력 트랜지스터모듈을 사용하면 해소된다. 즉, 땜납돌출부를 매개해서 반도체 칩의 Aℓ전극과 금속콘넥터를 접속(땜납전극화라 약기함)함으로써, 그 접합이 강하고 간단해지게 되어 상술한 고장발생시의 대전류에 의해서도 떨어지지 않기 때문에 아크발생을 막을 수 있게 된다. 일반적으로, Aℓ전극은 실리콘기판과 양호한 저항성 접촉특성을 갖고, 또 선택식각(選擇蝕刻)특성이 좋아서 미세한 전극배선패턴을 형성하기에 용이하다는 장점을 갖고 있지만, 상술한 본 발명의 반도체장치에서는 이러한 뛰어난 특징을 갖는 Aℓ전극을 형성함에 있어 종래의 반도체 칩 제조공정을 그대로 이용하여 이후의 기초금속의 도금 혹은 증착 그리고 어려운 선택식각 등의 번잡한 공정을 취하지 않고도 용이하게 고신뢰성의 땜납전극화를 달성할 수 있게 된다.
다음으로, 본 발명의 가장 중요한 기술내용중 하나인 땜납조성에 대해 좀더 상세히 설명한다.
상기 실시예에서는 Zn 5% Sn 5%, Pb 90%의 조성으로 된 땜납을 사용하였지만, 반드시 이 조성으로 할 필요는 없다.
본 발명자들의 실험에 의하면, 제1땜납돌출부의 땜납조성이 Sn(5∼95)%, Zn (1∼10)%, Pb (나머지)%이면, Aℓ전극상에는 땜납돌출부를 형성할 수 있고, 땜납돌출부의 재용융후에도 Aℓ전극과 땜납돌출부간의 접합강도는 충분한 값을 유지하고 있음이 학인되었다. 또, 이러한 접합강도는 땜납돌출부를 재용융하여 금속콘넥터를 부착한 후, Aℓ전극과 땜납돌출부의 접합면에 대해 수직방향으로 인장(引張)시험을 행해 확인하였다. 여기서, 접합강도가 충분한 값을 유지한다는 것은 땜납중의 합금층 경계면에서의 박리(剝離)라던지 땜납의 선단(線斷)이 생기지 않고, 다만 실리콘 칩의 기판표면이 쉘 크랙(shell crack)을 일으키는 상태를 의미하는 것이다. 그리고, Zn이 10%이상인 경우에는 금속콘넥터를 부착시키기 위한 재용융시에 땜납의 유동성이 약화되어 콘넥터금속과 땜납간의 유성이 약화되므로 바람직하지 않다.
또 Sn이 5%이상 함유되어 있으면, Pb는 상기 접합강도의 면에서는 함유되어 있지 않아도 좋지만, Zn-Sn땜납을 사용한 경우에는 용융땜납에 의한 Aℓ전극의 용식속도가 약간 빨라지므로 재용융시간과 온도의 엄밀한 제어가 필요하게 된다. 또, Pb의 조성비를 증가시킴에 따라 Aℓ전극의 용식속도가 빨라지는 경향이 있는데, Pb의 조성비를 50%이상, 즉 Zn (1∼10%), Sn (5∼45%), Pb (50%이상으로 하되, Zn 및 Sn의 조성비를 제외한 나머지)%로 하는 것이 이후의 재용융공정의 제어에 용이하다.
다음으로, 본 발명의 제2실시예를 제5도를 참조하여 설명한다. 제5도에서 제 1도와 동일한 부분에 대해서는 동일한 참조부호를 붙였다. 제5도는 땜납돌출부를 제1 및 제2땜납돌출부의 2단으로 적층한 예를 도시해 놓은 반도체 칩의 모식적인 단면도이다. 반도체 실리콘 웨이퍼에 Aℓ전극(15; 15B,15E)을 형성하고, 땜납조성이 Pb 90%, Sn 5%, Zn 5%의 제1땜납돌출부(18; 18E, 18B)를 형성하기까지는 상기 제1실시예와 동일하다. 제1땜납돌출부(18)를 형성한 후, 제1땜납돌출부(18)보다 융점이 낮은 Pb-Sn공정땜납을 제1땜납돌출부(18)상에 적층하여 제2땜납돌출부(41; 41E,41B)를 형성하고, 동시에 칩 이면(裏面)의 콜렉터전극측에 땜납층(42)을 형성한다. 본 실시예에서는 1㎜×2.5㎜의 Aℓ전극 노출면상에 제1땜납돌출부(18)를 약 30㎛의 높이로 형성하고, 제2땜납돌출부(41)의 높이를 약 150㎛로 형성하였다.
제2땜납돌출부(41)의 형성온도를 제1땜납돌출부(18)의 융점 이하로 하고 있기 때문에, 제2땜납돌출부(41)의 형성공정중에 제1땜납돌출부(18)는 재용융되지 않고, 그에 따라 제1땜돌출부(18)의 용융으로 인한 Aℓ전극의 용식현상은 진행되지 않게 된다. 이 때문에, 제2땜납돌출부(41)를 약 150㎛라는 충분한 두께로 형성할 수 있으므로 후공정에서의 금속콘넥터의 부착이 용이해진다.
이후의 조립공정은 거의 제1실시예와 마찬가지로 하여 행한다. 특히 제2땜납돌출부(41)에 금속콘넥터를 부착할 때, 부착공정을 제1땜납돌출부(18)의 융점 이하의 온도에서 행할 수 있고, 이 때 제2땜납돌출부(41)는 그 조성에 Zn을 함유하지 않는 구성으로 하고 있으므로 제2땜납돌출부(41)의 유동성이 극히 양호해지며, 또한 그 표면에 Zn의 산화물이 생성될 염려가 없으므로 분위기에 각별한 유의를 할 필요도 없다. 결과적으로 양호한 납땜접합을 플럭스(flux)등을 이용하지 않고 용이한 작업으로 행할 수 있게 된다.
다음으로 본 발명의 제3실시예로서, 상기 제2실시예의 제2땜납돌출부(41)의 땜납조성을 Ag를 함유한 Pb-Sn땜납으로 한 예에 대해 제6도를 참조하여 설명한다.
제1실시예에서 나타낸 바와 같이, 반도체칩이 10㎜×10㎜의 대면적인 경우에는, 칩 이면의 콜렉터·니켈층(16)과, 이 칩을 땜납을 매개해서 지지하는 금속관(22; 제2도 참조)의 열팽창의 차이로 인해 땜납에 스트레스가 가해지게 되는데, 이 스트레스의 반복에 의해 땜납의 접합강도가 약화되는 경우가 있다. 이 때문에, 특히 대면적의 칩을 금속판상에 납땜하여 지지하는 경우에는, 그 땜납조성에 유의해야만 한다. 일반적으로는, Ag 또는 Cu를 함유한 Pb-Sn땜납을 사용함으로써, 상기한 땜납의 접합강도의 약화에 대한 내성을 향상시킬 수 있음이 알려져 있다.
제3실시예는 이 내성향상에도 배려를 한 것이다. 즉 제2실시예에 있어서, 제1땜납돌출부(18)의 형성시에 미리 콜렉터전극으로 되는 콜렉터·니켈층(16)을 폴리이미드(polyimide) 등의 수지로 피복해 두어 제1땜납돌출부(18)의 형성공정에서 땜납이 부착되는 것을 방지한다. 이어서, 상기 마스크용 수지를 제거한 후, 제2땜납돌출부(43; 43E,43B)를 형성하고, 동시에 클렉터전극측의 콜렉터·니켈층(16)상에 제2땜납돌출부(43)와 땜납조성이 같은 Ag 1.5%, Sn 5%, Pb 93.5%의 땜납층(44)을 부착시킨다.
다음으로 본 발명의 제4실시예로서, 제1땜납돌출부(18)의 땜납조성을 Aℓ-Zn으로 한 경우에 대해 제7도를 참조하여 설명한다.
본 실시예에서는 Zn (1∼10)%, Aℓ (나머지)%의 땜납을 사용했지만, 이 땜납의 융점은 380℃로 약간 높으므로, 땜납용기(51)의 온도를 400℃로 설정함으로써 초음파납땜법으로 Aℓ전극(15)상에 직접 제1땜납돌출부(48; 48E,48B)를 형성할 수 있다. 여기서, 균일성 좋게 제어할 수 있는 땜납의 높이는 10㎛정도였다. 이 때, 콜렉터전극측에 Aℓ-Zn땜납이 부착되지 않도록 콜렉터·니켈층(16)을 형성하기 이전, 즉 실리콘면의 상태에서 제1땜납돌출부(18)를 형성한다. 그런 다음에, 칩 이면의 콜렉터전극측에 스퍼터링법에 의해 콜렉터·니켈층(16)을 형성하고, 계속해서 제2땜납돌출부(45; 45E,45B)형성한다. 본 실시예에서는 , 땜납조성이 Ag 1.5%, Sn 5%, Pb(나머지)%인 땜납을 사용해서 제2땜납돌출부(45)를 형성하였다. 그에 따라 베이스, 에미터 Aℓ전극상에는 Aℓ-Zn 및 Pb-Sn-Ag의 땜납조성을 갖는2개의 적층된 땜납돌출부가 형성되고, 콜렉터·니켈층(16)상에는 Pb-Sn-Ag땜납층(46)이 형성된다. 이하의 공정은 제1실시예와 거의 마찬가지로 하여 반도체장치가 조립된다.
이상 설명한 바와 같이 본 발명의 반도체장치에서는, 제1땜납돌출부(18)의 땜납조성에 Zn을 함유하고 있으므로, Aℓ전극과 제1땜납돌출부(18)간의 접합의 신뢰성이 높고, 125℃에서 1000시간 방치한 후에서도 Aℓ전극과 땜납돌출부간의 접합강도는 충분한 값으로 유지되고 있음이 실험에 의해 확인되었다.
제1 내지 제4실시예에서는 반도체장치로서 전력용 바이폴라 트랜지스터를 예를 들어 설명하였지만, 본 발명은 이에 한정되지 않는다. 즉, 반도체기판의 주면상의 Aℓ전극은 일반적인 수법으로 형성되는 것으로, Aℓ전극부만 형성되어 있으면 다이오드, 싸이리스터, GTO, 더 나아가서는 IC 등 어느것이어도 좋다. 또, Aℓ전극의 아래쪽에 Ti막 등이 적층되어 있거나, Aℓ중에 Si라던지 Cu등이 첨가된 것이어도 좋은 것은 물론이다.
또 상기 실시예에 있어서는 제1땜납돌출부의 땜납조성이 Zn-Sn-Pb 및 Zn-Aℓ인 경우에 대해 설명했지만, 제1땜납돌출부의 조성이 Zn을 함유하고 Sn, Pb, Aℓ중에서 선택된 원소로 이루어진 예컨대 Zn-Sn 등이더라도 본 발명을 적용할 수 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명의 땜납돌출형 반도제장치와 그 제조방법에 의하면, 반도체기판상의 Aℓ전극에 Zn을 함유한 상기 조성의 용융땜납을 접촉시키고, 이 용융땜납에 초음파를 인가하여 납땜하므로, 충분한 접합강도를 갖는 제1땜납돌출부를 Aℓ전극상에 직접 또한 용이하게 형성할 수 있으며, 그런 다음에 금속콘넥터 혹은 내부리드의 땜납접속이 가능하고, 더욱이 고온상태로 유지되더라도 땜납돌출부와 Aℓ전극간의 접합강도를 충분히 유지할 수 있게 된다.
더욱이 소망에 따라, 땜납돌출부가 Zn을 함유하지 않고 융점이 제1땜납돌출부보다 낮은 제2땜납돌출부를 적층한 구조의 경우에는, 상기 본 발명의 효과는 배가(倍加)되어 보다 확실하게 된다. 본 발명에 의해, 높은 신뢰성과 뛰어난 생산성을 갖는 땜납돌출형 반도체장치와 그 제조방법을 제공할 수 있게 된다.

Claims (9)

  1. 반도체기판의 한쪽의 주면상에 형성된Aℓ을 주성분으로 하는 전극배선패턴(1%E)과, 이 전극배선패턴(15E)상에 직접 형성된 제1땜납돌출부(18E)를 갖추고 있으며,
    상기 제1땜납돌추부(18E)의 땜납조성이 Zn을 함유하고 Sn과 Pb 및 Aℓ중에서 선택된 원소로 이루어진 것을 특징으로 하는 땜납돌출형 반도체장치
  2. 제1항에 있어서, 상기 제1땜납돌출부(18E)의 땜납조성에 함유된 Zn이 1질량% 내지 10질량%인 것을 특징으로 하는 땜납돌출형 반도체장치
  3. 제1항 또는 제2항에 있어서, 상기 제1땜납돌출부(18E)의 땜납조성이 Pb와 Sn및 Zn으로 이루어지고, Pb가 50질량%이상 함유되어 있는 것을 특징으로 하는 땜납돌출형 반도체장치.
  4. 반도체기판의 한쪽의 주면상에 형성된 Aℓ을 주성분으로 하는 전극배선패턴(15E)과, 이 전극배선패턴(15E)상에 직접 형성된 제1땜납돌출부(18E) 및, 이 제1땜납돌출부(18E)상에 적층된 제2땜납돌출부(41E)를 갖추고 있으며,
    상기 제1땜납돌출부(18E)의 땜납조성이 Zn을 함유하고 Sn과 Pb 및 Aℓ중에서 선택된 원소로 이루어지고,
    상기 제2땜납돌출부(41E)의 융점은 상기 제1땜납돌출부(18E)의 융점보다 낮고, 또한 상기 제2땜납돌출부(41E)의 땜납조성에 Zn을 함유하지 않은 것을 특징으로 한는 땜납돌출형 반도체장치.
  5. 제4항에 있어서, 상기 제1땜납돌출부(18E)의 땜납조성이 Aℓ및 Zn으로 이루어진 것을 특징으로 하는 땜납돌출형 반도체장치.
  6. 반도체기판의 한쪽의 주면상에 Aℓ을 주성분으로 하는 전극배선패턴(15E)을 형성하는 공정과, 이 전극배선패턴(15E)을 절연피막(17)으로 덮는 공정, 이 절연피막(17)을 선택적으로 식각·개공해서 상기 전극배선패턴(15E)을 노출시키는 공정 및, 땜납조성이 Zn을 함유하고 Sn과 Pb 및 Aℓ중에서 선택된 원소로 이루어진 제1땜납돌출부(18E)를 상기 노출된 전극배선패턴(15E)상에 용융땜납에 초음파를 인가하여 직접 형성하는 공정을 갖춘것을 특징으로 하는 땜납돌출형 반도체장치의 제조방법.
  7. 반도체기판의 한쪽의 주면상에 Aℓ을 주성분으로 하는 전극배선패턴(15E)을 형성하는 공정과, 이 전극배선패턴(15E)을 절연피막(17)으로 덮는 공정, 이 절연피막(17)을 선택적으로 식각·개공해서 상기 전극배선패턴(15E)을 노출시키는 공정, 땜납조성이 Zn을 함유하고 Sn과 Pb및 Aℓ중에서 선택된 원소로 이루어진 제1땜납돌출부(18E)를 상기 노출된 전극배선패턴(15E)상에 용융땜납에 초음파를 인가하여 직접 형성하는 공정 및, 상기 제1땜납돌출부(18E)상에 땜납조성이 Zn을 함유하지 않는 제2땜납돌출부(41E)를 적층하는 공정을 갖춘 것을 특징으로 하는 땜납돌출형 반도체장치의 제조방법.
  8. 제9항에 있어서, 제2땜납돌출부(41E)를 적층하는 공정에서, 제1땜납돌출부(18E)의 융점보다 낮은 온도에서 제1땜납돌출부(18E)를 실질적으로 재용융하지 않고 제2땜돌출부(41E)를 적층하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제1항 또는 제2항에 있어서, 상기 제1땜납돌출부(18E)의 땜납조성이 Aℓ 및 Zn으로 이루어진 것을 특징으로 하는 땜납돌출형 반도체장치
KR1019890012709A 1988-09-02 1989-09-02 땜납돌출형 반도체장치와 그 제조방법 KR0143086B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63219726A JPH0267731A (ja) 1988-09-02 1988-09-02 はんだバンプ形半導体装置とその製造方法
JP88-219726 1988-09-02

Publications (2)

Publication Number Publication Date
KR900005585A KR900005585A (ko) 1990-04-14
KR0143086B1 true KR0143086B1 (ko) 1998-07-01

Family

ID=16740009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012709A KR0143086B1 (ko) 1988-09-02 1989-09-02 땜납돌출형 반도체장치와 그 제조방법

Country Status (5)

Country Link
US (1) US5143865A (ko)
EP (1) EP0357064B1 (ko)
JP (1) JPH0267731A (ko)
KR (1) KR0143086B1 (ko)
DE (1) DE68905267T2 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
JP2839795B2 (ja) * 1991-08-09 1998-12-16 シャープ株式会社 半導体装置
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
DE4316175A1 (de) * 1993-05-14 1994-11-17 Daimler Benz Ag Lötverbindung und Lötverfahren
US5766972A (en) * 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JPH08191104A (ja) 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
EP0763853A1 (en) * 1995-09-18 1997-03-19 Texas Instruments Incorporated Improvements in or relating to integrated circuits
US5668058A (en) * 1995-12-28 1997-09-16 Nec Corporation Method of producing a flip chip
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
WO1998002919A1 (fr) * 1996-07-12 1998-01-22 Fujitsu Limited Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif
JP3409598B2 (ja) * 1996-08-29 2003-05-26 ソニー株式会社 半導体装置の製造方法
US6127735A (en) * 1996-09-25 2000-10-03 International Business Machines Corporation Interconnect for low temperature chip attachment
WO1998040912A1 (de) * 1997-03-10 1998-09-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und verfahren zur herstellung einer chipanordnung
JP3796016B2 (ja) * 1997-03-28 2006-07-12 三洋電機株式会社 半導体装置
US6082610A (en) 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
TW453137B (en) * 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US20070102827A1 (en) * 1997-12-08 2007-05-10 3M Innovative Properties Company Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding
US6423623B1 (en) * 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6251765B1 (en) * 1998-07-10 2001-06-26 Ball Semiconductor, Inc. Manufacturing metal dip solder bumps for semiconductor devices
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP2000216184A (ja) * 1999-01-25 2000-08-04 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US7214566B1 (en) 2000-06-16 2007-05-08 Micron Technology, Inc. Semiconductor device package and method
US6737301B2 (en) 2000-07-13 2004-05-18 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
JP4143478B2 (ja) * 2002-10-02 2008-09-03 アルプス電気株式会社 はんだ接続構造および電子部品のはんだ接続方法
US7868472B2 (en) * 2004-04-08 2011-01-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Thermal dissipation in integrated circuit systems
US7109583B2 (en) * 2004-05-06 2006-09-19 Endwave Corporation Mounting with auxiliary bumps
US20060038302A1 (en) * 2004-08-19 2006-02-23 Kejun Zeng Thermal fatigue resistant tin-lead-silver solder
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
CN101903802B (zh) * 2007-12-20 2013-09-11 皇家飞利浦电子股份有限公司 直接转换探测器
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101055485B1 (ko) * 2008-10-02 2011-08-08 삼성전기주식회사 범프볼을 갖는 반도체 패키지
US20150001706A1 (en) * 2013-06-27 2015-01-01 Kabirkumar Mirpuri Systems and methods for avoiding protrusions in injection molded solder

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5344176A (en) * 1976-10-04 1978-04-20 Hitachi Cable Ltd Clad solder for semiconductor device
JPS5389368A (en) * 1977-01-17 1978-08-05 Seiko Epson Corp Production of semiconductor integrated circuit
JPS5426675A (en) * 1977-07-29 1979-02-28 Matsushita Electric Ind Co Ltd Manufacture for semiconductor device
NL7810942A (nl) * 1978-11-03 1980-05-07 Philips Nv Ondersteunde microstriplijn voor de propagatie van een oneven golfmodus.
JPS55163830A (en) * 1979-06-07 1980-12-20 Marukon Denshi Kk Condenser
JPS592142B2 (ja) * 1980-01-18 1984-01-17 松下電子工業株式会社 直視形蓄積管
US4351180A (en) * 1980-06-30 1982-09-28 The National Machinery Company Workpiece turning transfer
JPS5778173A (en) * 1980-11-04 1982-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
JPS5851511A (ja) * 1981-09-22 1983-03-26 Mitsubishi Electric Corp 半導体装置の電極形成方法
JPS5942197A (ja) * 1982-08-31 1984-03-08 Matsushita Electric Works Ltd 半田
JPS5977244U (ja) * 1982-11-15 1984-05-25 日本電気株式会社 半導体装置
JPS5990941A (ja) * 1982-11-17 1984-05-25 Nec Home Electronics Ltd バンプメツキ方法
JPS59178778A (ja) * 1983-03-30 1984-10-11 Toshiba Corp 太陽電池及びその製造方法
JPS59181627A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置の製造方法
JPS592142U (ja) * 1983-04-20 1984-01-09 セイコーエプソン株式会社 半導体集積回路
JPS6159548A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd 論理シミユレ−シヨンプロセツサ
JPS62104143A (ja) * 1985-10-31 1987-05-14 Toshiba Corp はんだバンプの形成方法
IT1191977B (it) * 1986-06-30 1988-03-31 Selenia Ind Elettroniche Tecnica per allineare con fotolitografia convenzionale una struttura sul retro di un campione con alta precisione di registrazione
DE3785720T2 (de) * 1986-09-25 1993-08-12 Toshiba Kawasaki Kk Verfahren zum herstellen eines filmtraegers.
JPH01220460A (ja) * 1988-02-29 1989-09-04 Omron Tateisi Electron Co 半導体装置のバンプ形成用ハンダ

Also Published As

Publication number Publication date
DE68905267T2 (de) 1993-09-09
EP0357064A3 (en) 1990-09-26
EP0357064A2 (en) 1990-03-07
KR900005585A (ko) 1990-04-14
DE68905267D1 (de) 1993-04-15
JPH054809B2 (ko) 1993-01-20
EP0357064B1 (en) 1993-03-10
US5143865A (en) 1992-09-01
JPH0267731A (ja) 1990-03-07

Similar Documents

Publication Publication Date Title
KR0143086B1 (ko) 땜납돌출형 반도체장치와 그 제조방법
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
EP0532297B1 (en) Process for flip-chip connection of a semiconductor chip
US6378758B1 (en) Conductive leads with non-wettable surfaces
US6440835B1 (en) Method of connecting a conductive trace to a semiconductor chip
TW200839964A (en) Functional device package
JPH04326534A (ja) 半導体装置のチップボンディング方法
US6350632B1 (en) Semiconductor chip assembly with ball bond connection joint
JP3356649B2 (ja) 半導体装置及びその製造方法
JPH0378230A (ja) 集積回路装置用バンプ電極の製造方法
WO1998009332A1 (en) Semiconductor device provided with low melting point metal bumps and process for producing same
JP3868766B2 (ja) 半導体装置
US6511865B1 (en) Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JP3412969B2 (ja) 半導体装置及びその製造方法
JP4795112B2 (ja) 接合基材の製造方法
JP3836449B2 (ja) 半導体装置の製造方法
JP2002327279A (ja) 電子部品の接合方法
JP2003297874A (ja) 電子部品の接続構造及び接続方法
JPH1174298A (ja) はんだバンプの形成方法
JPH01227458A (ja) バンプ電極形成方法
JPH08236575A (ja) 半導体装置及びその製造方法
JPH0837188A (ja) 接合電極およびその形成方法
JP2848373B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060331

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee