JPH1174298A - はんだバンプの形成方法 - Google Patents
はんだバンプの形成方法Info
- Publication number
- JPH1174298A JPH1174298A JP9230903A JP23090397A JPH1174298A JP H1174298 A JPH1174298 A JP H1174298A JP 9230903 A JP9230903 A JP 9230903A JP 23090397 A JP23090397 A JP 23090397A JP H1174298 A JPH1174298 A JP H1174298A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- solder
- opening
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ボイドのないはんだバンプを形成する。
【解決手段】 基体１上に電極５を形成する工程と，電
極５を覆う表面保護膜６を形成する工程と，表面保護膜
６上に電極５の一部領域上に開口７ａが開設された絶縁
性マスク７を形成する工程と，マスク７を用いて開口７
ａ底面に表出する表面保護膜６を選択的に除去して開口
７ａ底面に電極５を表出する工程と，電極５を陰極とす
る電気めっきにより開口７ａ底面に表出する電極５の表
出面上にはんだ９をめっきする工程と，マスク７をエッ
チングして除去する工程と，開口７ａの外側に延在する
表面保護膜６をエッチング除去する工程と，はんだ９を
溶融して電極５上にはんだバンプ９ａを形成する工程と
を有する。
極５を覆う表面保護膜６を形成する工程と，表面保護膜
６上に電極５の一部領域上に開口７ａが開設された絶縁
性マスク７を形成する工程と，マスク７を用いて開口７
ａ底面に表出する表面保護膜６を選択的に除去して開口
７ａ底面に電極５を表出する工程と，電極５を陰極とす
る電気めっきにより開口７ａ底面に表出する電極５の表
出面上にはんだ９をめっきする工程と，マスク７をエッ
チングして除去する工程と，開口７ａの外側に延在する
表面保護膜６をエッチング除去する工程と，はんだ９を
溶融して電極５上にはんだバンプ９ａを形成する工程と
を有する。
Description
【０００１】
【発明の属する技術分野】本発明は，基体表面に設けら
れた電極上にはんだをメッキし，そのメッキされたはん
だを溶融して形成するはんだバンプの形成方法に関す
る。
れた電極上にはんだをメッキし，そのメッキされたはん
だを溶融して形成するはんだバンプの形成方法に関す
る。
【０００２】はんだバンプは，半導体チップのフリップ
ボンデングあるいはボールアレイパッケージ等の半導体
装置の実装技術に広く利用されている。かかるはんだバ
ンプは，半導体チップ或いはパッケージの一面に設けら
れた電極の上に，その電極を表出する開口を有するレジ
ストをマスクとしてその開口を埋め込むはんだめっきを
行い，その後，レジストマスクをエッチング除去したの
ち，はんだを溶融して電極上に溶着したはんだバンプと
する工程により形成される。
ボンデングあるいはボールアレイパッケージ等の半導体
装置の実装技術に広く利用されている。かかるはんだバ
ンプは，半導体チップ或いはパッケージの一面に設けら
れた電極の上に，その電極を表出する開口を有するレジ
ストをマスクとしてその開口を埋め込むはんだめっきを
行い，その後，レジストマスクをエッチング除去したの
ち，はんだを溶融して電極上に溶着したはんだバンプと
する工程により形成される。
【０００３】このような電極とはんだバンプとの溶着に
は，半導体装置の信頼性を担保するために，十分な接着
強度と十分に低い接触抵抗が要求される。そのため，電
極とはんだバンプとを大きな接着強度と低い接触抵抗と
をもって接着できるはんだバンプの形成方法が必要とさ
れている。
は，半導体装置の信頼性を担保するために，十分な接着
強度と十分に低い接触抵抗が要求される。そのため，電
極とはんだバンプとを大きな接着強度と低い接触抵抗と
をもって接着できるはんだバンプの形成方法が必要とさ
れている。
【０００４】
【従来の技術】以下，従来のはんだバンプの形成方法に
ついて，フリップチップにはんだバンプを形成する実施
例を参照して説明する。図３及び図４は，それぞれ本発
明の従来例断面工程図（その１）及び（その２）であ
り，半導体チップ上へのはんだバンプの形成工程を表し
ている。
ついて，フリップチップにはんだバンプを形成する実施
例を参照して説明する。図３及び図４は，それぞれ本発
明の従来例断面工程図（その１）及び（その２）であ
り，半導体チップ上へのはんだバンプの形成工程を表し
ている。
【０００５】図３（ａ）を参照して，半導体チップを基
体１とし，その表面に半導体チップの内部回路の引出し
用アルミニウム配線２が形成されている。さらに，基体
１及び配線２上に，配線２の上面を表出する開口３ａを
有する例えばシリコン酸化膜からなる絶縁膜３が設けら
れている。
体１とし，その表面に半導体チップの内部回路の引出し
用アルミニウム配線２が形成されている。さらに，基体
１及び配線２上に，配線２の上面を表出する開口３ａを
有する例えばシリコン酸化膜からなる絶縁膜３が設けら
れている。
【０００６】はんだバンプ形成は，先ず，図３（ｂ）を
参照して，絶縁膜３及び絶縁膜３の開口３ａを被覆する
Ｔｉからなる密着層４，及びＮｉ層を順次スパッタによ
り堆積する。その後，開口３ａの底面及び開口３ａ周辺
近傍の絶縁膜３上に延在するＮｉ層を残して，Ｎｉ層を
エッチング除去し，めっき用のＮｉ電極５を形成する。
参照して，絶縁膜３及び絶縁膜３の開口３ａを被覆する
Ｔｉからなる密着層４，及びＮｉ層を順次スパッタによ
り堆積する。その後，開口３ａの底面及び開口３ａ周辺
近傍の絶縁膜３上に延在するＮｉ層を残して，Ｎｉ層を
エッチング除去し，めっき用のＮｉ電極５を形成する。
【０００７】次いで，図３（ｃ）を参照して，基体１上
全面にレジストを塗布し，フォトリソグラフイにより電
極５を表出する開口７ａをレジストに開設し，めっき用
のマスク７を形成する。この開口７ａは，電極５の外側
にはんだめっきがなされないように電極５上面の内部領
域に設けられる。従って，電極５周辺部の電極上面５ａ
はレジストマスク７に被覆される。次いで，密着層４に
負電圧を印加し，電極５を陰極とする電気めっきによ
り，開口７ａ底面に表出する電極５の表出面を被覆する
Ｎｉメッキ層８を堆積する。
全面にレジストを塗布し，フォトリソグラフイにより電
極５を表出する開口７ａをレジストに開設し，めっき用
のマスク７を形成する。この開口７ａは，電極５の外側
にはんだめっきがなされないように電極５上面の内部領
域に設けられる。従って，電極５周辺部の電極上面５ａ
はレジストマスク７に被覆される。次いで，密着層４に
負電圧を印加し，電極５を陰極とする電気めっきによ
り，開口７ａ底面に表出する電極５の表出面を被覆する
Ｎｉメッキ層８を堆積する。
【０００８】次いで，図３（ｄ）を参照して，密着層４
に負電圧を印加し，電極５を陰極とする電気めっきによ
りＮｉメッキ層８上にはんだめっきを施し，開口７ａを
埋め込み開口７ａ周辺のマスク７上面に達するはんだ９
を堆積する。
に負電圧を印加し，電極５を陰極とする電気めっきによ
りＮｉメッキ層８上にはんだめっきを施し，開口７ａを
埋め込み開口７ａ周辺のマスク７上面に達するはんだ９
を堆積する。
【０００９】次いで，図３（ｅ）を参照して，マスク７
をエッチング除去すると，電極５上面にマッシュルーム
形状のはんだ９が形成される。次いで，図４（ｆ）を参
照して，Ｎｉ電極５及びはんだ９をマスクとして，Ｔｉ
からなる密着層４の電極５の外側に表出する部分をエッ
チング除去する。
をエッチング除去すると，電極５上面にマッシュルーム
形状のはんだ９が形成される。次いで，図４（ｆ）を参
照して，Ｎｉ電極５及びはんだ９をマスクとして，Ｔｉ
からなる密着層４の電極５の外側に表出する部分をエッ
チング除去する。
【００１０】次いで，図４（ｇ）を参照して，昇温して
はんだ９を溶融し，電極５上に溶着されたはんだバンプ
９ａを形成する。しかし，レジストマスク７により覆わ
れていた電極５周辺部の電極上面５ａはマスク除去後も
十分に清浄化されないため，はんだの濡れ性が劣化し，
はんだ９溶融時にこの部分にトラップされたガスが効果
的に排除されず，はんだバンプ形成後に電極５周辺部の
電極上面５ａにボイド１０として残留する。
はんだ９を溶融し，電極５上に溶着されたはんだバンプ
９ａを形成する。しかし，レジストマスク７により覆わ
れていた電極５周辺部の電極上面５ａはマスク除去後も
十分に清浄化されないため，はんだの濡れ性が劣化し，
はんだ９溶融時にこの部分にトラップされたガスが効果
的に排除されず，はんだバンプ形成後に電極５周辺部の
電極上面５ａにボイド１０として残留する。
【００１１】かかるボイド１０の存在は，はんだバンプ
の接合強度を低下させ，またはんだバンプを用いた半導
体装置の実装工程でボイドが膨張するため，はんだバン
プの接合を破断させることがある。
の接合強度を低下させ，またはんだバンプを用いた半導
体装置の実装工程でボイドが膨張するため，はんだバン
プの接合を破断させることがある。
【００１２】
【発明が解決しようとする課題】上述したように，電極
上に直接マスクを形成してはんだめっきする従来のはん
だバンプの形成方法では，マスク７により覆われていた
電極５周辺部の電極上面５ａにボイドが発生し，はんだ
バンプの接合強度及びはんだバンプによる接合の信頼性
を劣化させるという問題がある。
上に直接マスクを形成してはんだめっきする従来のはん
だバンプの形成方法では，マスク７により覆われていた
電極５周辺部の電極上面５ａにボイドが発生し，はんだ
バンプの接合強度及びはんだバンプによる接合の信頼性
を劣化させるという問題がある。
【００１３】本発明は，電極とマスクの間に表面保護膜
を設けることで，マスク材料による電極表面の汚染を防
止し，電極上でのボイドの発生を防止するはんだバンプ
の形成方法を提供することを目的とする。
を設けることで，マスク材料による電極表面の汚染を防
止し，電極上でのボイドの発生を防止するはんだバンプ
の形成方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】図１は本発明の原理説明
図であり，半導体装置のはんだバンプの形成工程を表し
ている。図２は本発明の実施形態例断面工程図であり，
半導体装置のはんだバンプ形成領域近傍の断面を表して
いる。
図であり，半導体装置のはんだバンプの形成工程を表し
ている。図２は本発明の実施形態例断面工程図であり，
半導体装置のはんだバンプ形成領域近傍の断面を表して
いる。
【００１５】本発明の第一の構成のはんだバンプの形成
方法は，図１及び図２を参照して，基体１上に電極５を
形成する工程と，次いで，少なくとも該電極５を覆う表
面保護膜６を形成する工程と，次いで，該表面保護膜６
上に，該電極５の一部領域上に開口７ａが開設された絶
縁性マスク７を形成する工程と，次いで，該マスク７を
エッチングマスクとする該表面保護膜６のエッチングに
より，該開口７ａ底面に表出する該表面保護膜６を選択
的に除去して，該開口７ａ底面に該電極５を表出する工
程と，次いで，該電極５を陰極とする電気めっきによ
り，該開口７ａ底面に表出する該電極５の表出面上には
んだ９をめっきする工程と，次いで，該マスク７をエッ
チングして除去する工程と，次いで，該開口７ａの外側
に延在する該表面保護膜６をエッチング除去する工程
と，次いで，該はんだ９を溶融して，該電極５上にはん
だバンプ９ａを形成する工程とを有することを特徴とし
て構成し，及び，第二の構成のはんだバンプの形成方法
は，図１を参照して，基体１上に電極５を形成する工程
と，次いで，少なくとも該電極５を覆う導電性の表面保
護膜６を形成する工程と，次いで，該表面保護膜６上
に，該電極５の一部領域上に開口７ａが開設された絶縁
性マスク７を形成する工程と，次いで，該電極５を陰極
とする電気めっきにより，該開口７ａ底面に表出する該
表面保護膜６の表出面上にはんだ９をめっきする工程
と，次いで，該マスク７をエッチングして除去する工程
と，次いで，該開口７ａの外側に延在する該表面保護膜
６をエッチング除去する工程と，次いで，該はんだ９を
溶融して，該電極５上にはんだバンプ９ａを形成する工
程とを有することを特徴として構成し，及び，第三の構
成は，第一又は第二の構成のはんだバンプの形成方法に
おいて，該マスク７は，レジストからなることを特徴と
して構成し，及び，第四の構成は，第一，第二又は第三
の構成のはんだバンプの形成方法において，該表面保護
膜６は，銅又は銅合金からなり，該電極５は，ニッケル
又はニッケル合金からなることを特徴として構成する。
方法は，図１及び図２を参照して，基体１上に電極５を
形成する工程と，次いで，少なくとも該電極５を覆う表
面保護膜６を形成する工程と，次いで，該表面保護膜６
上に，該電極５の一部領域上に開口７ａが開設された絶
縁性マスク７を形成する工程と，次いで，該マスク７を
エッチングマスクとする該表面保護膜６のエッチングに
より，該開口７ａ底面に表出する該表面保護膜６を選択
的に除去して，該開口７ａ底面に該電極５を表出する工
程と，次いで，該電極５を陰極とする電気めっきによ
り，該開口７ａ底面に表出する該電極５の表出面上には
んだ９をめっきする工程と，次いで，該マスク７をエッ
チングして除去する工程と，次いで，該開口７ａの外側
に延在する該表面保護膜６をエッチング除去する工程
と，次いで，該はんだ９を溶融して，該電極５上にはん
だバンプ９ａを形成する工程とを有することを特徴とし
て構成し，及び，第二の構成のはんだバンプの形成方法
は，図１を参照して，基体１上に電極５を形成する工程
と，次いで，少なくとも該電極５を覆う導電性の表面保
護膜６を形成する工程と，次いで，該表面保護膜６上
に，該電極５の一部領域上に開口７ａが開設された絶縁
性マスク７を形成する工程と，次いで，該電極５を陰極
とする電気めっきにより，該開口７ａ底面に表出する該
表面保護膜６の表出面上にはんだ９をめっきする工程
と，次いで，該マスク７をエッチングして除去する工程
と，次いで，該開口７ａの外側に延在する該表面保護膜
６をエッチング除去する工程と，次いで，該はんだ９を
溶融して，該電極５上にはんだバンプ９ａを形成する工
程とを有することを特徴として構成し，及び，第三の構
成は，第一又は第二の構成のはんだバンプの形成方法に
おいて，該マスク７は，レジストからなることを特徴と
して構成し，及び，第四の構成は，第一，第二又は第三
の構成のはんだバンプの形成方法において，該表面保護
膜６は，銅又は銅合金からなり，該電極５は，ニッケル
又はニッケル合金からなることを特徴として構成する。
【００１６】本発明では，図１（ａ）を参照して，先
ず，基体１上に電極５を形成する。次いで，図１（ｂ）
を参照して，電極５を覆う表面保護膜６を基体１上に形
成する。この表面保護膜６は，少なくとも電極５上全面
に形成されるが，必要があれば電極５の外側の基体１上
に延在しなくてもよい。また，表面保護膜６の材料は，
電極５材料とエッチングの選択性を有し，かつ表面保護
膜６をエッチング除去した後の電極５表面がはんだに対
する十分な濡れ性を有する物質から選択される。かかる
表面保護膜６は，例えばＴｉ若しくはＮｉ又はこれらの
合金からなる電極５に対して，Ｃｕ又はＣｕ合金から構
成することができる。また，表面保護膜６を樹脂，例え
ばレジストとすることもできる。なお，表面保護膜６の
マスク７に対するエッチング選択性は，必ずしも必須で
はない。
ず，基体１上に電極５を形成する。次いで，図１（ｂ）
を参照して，電極５を覆う表面保護膜６を基体１上に形
成する。この表面保護膜６は，少なくとも電極５上全面
に形成されるが，必要があれば電極５の外側の基体１上
に延在しなくてもよい。また，表面保護膜６の材料は，
電極５材料とエッチングの選択性を有し，かつ表面保護
膜６をエッチング除去した後の電極５表面がはんだに対
する十分な濡れ性を有する物質から選択される。かかる
表面保護膜６は，例えばＴｉ若しくはＮｉ又はこれらの
合金からなる電極５に対して，Ｃｕ又はＣｕ合金から構
成することができる。また，表面保護膜６を樹脂，例え
ばレジストとすることもできる。なお，表面保護膜６の
マスク７に対するエッチング選択性は，必ずしも必須で
はない。
【００１７】次いで，図１（ｃ）を参照して，絶縁性の
マスク材料，例えばレジストを基体１上全面に堆積し，
電極５上に開口７ａを開設して選択めっき用のマスク７
を形成する。この開口は，電極５の外側に開口７ａがは
み出さないように，電極５上面の内部領域に形成する。
次いで，表面保護膜６が絶縁性の場合及び必要に応じ
て，開口７ａ底面に表出する表面保護膜６をエッチング
して除去する。なお，表面保護膜６が導電性でありかつ
除去する必要がなければ，図１（ｃ）に示すように開口
７ａ底面の表面保護膜６をエッチングすることなく残し
ておくこともできる。次いで，電極５を陰極としてはん
だ９をめっきする。
マスク材料，例えばレジストを基体１上全面に堆積し，
電極５上に開口７ａを開設して選択めっき用のマスク７
を形成する。この開口は，電極５の外側に開口７ａがは
み出さないように，電極５上面の内部領域に形成する。
次いで，表面保護膜６が絶縁性の場合及び必要に応じ
て，開口７ａ底面に表出する表面保護膜６をエッチング
して除去する。なお，表面保護膜６が導電性でありかつ
除去する必要がなければ，図１（ｃ）に示すように開口
７ａ底面の表面保護膜６をエッチングすることなく残し
ておくこともできる。次いで，電極５を陰極としてはん
だ９をめっきする。
【００１８】次いで，図１（ｄ）を参照して，マスク７
をエッチングして除去する。このエッチングは，マスク
材料に応じて適切なエッチング方法が選択され，例えば
レジストの灰化又は薬液への溶解によりなされる。
をエッチングして除去する。このエッチングは，マスク
材料に応じて適切なエッチング方法が選択され，例えば
レジストの灰化又は薬液への溶解によりなされる。
【００１９】次いで，図１（ｅ）を参照して，はんだ９
をエッチングマスクとして，マスク７除去後にはんだ９
形成領域の外側に表出する表面保護膜６をエッチングし
て除去する。次いで図１（ｆ）を参照して，加熱昇温し
てはんだ９を溶融し，電極５上にはんだバンプ９ａを形
成する。
をエッチングマスクとして，マスク７除去後にはんだ９
形成領域の外側に表出する表面保護膜６をエッチングし
て除去する。次いで図１（ｆ）を参照して，加熱昇温し
てはんだ９を溶融し，電極５上にはんだバンプ９ａを形
成する。
【００２０】上述した本発明の構成では，電極５とマス
クとの間に表面保護膜６が介在しており電極５表面が直
接マスク７に接することがないから，電極５表面がマス
ク７あるいはマスク除去後の残渣により汚染されること
がない。また，表面保護膜６を除去した後の電極５表面
ははんだに対する濡れ性が良好である。従って，溶融し
たはんだ９は電極５の表出面全面を確実に流れて覆い，
電極５表面にガスを停留させない。このため，電極５表
面にボイドが発生しない。
クとの間に表面保護膜６が介在しており電極５表面が直
接マスク７に接することがないから，電極５表面がマス
ク７あるいはマスク除去後の残渣により汚染されること
がない。また，表面保護膜６を除去した後の電極５表面
ははんだに対する濡れ性が良好である。従って，溶融し
たはんだ９は電極５の表出面全面を確実に流れて覆い，
電極５表面にガスを停留させない。このため，電極５表
面にボイドが発生しない。
【００２１】
【発明の実施の形態】以下，本発明を，フリップチップ
のはんだバンプ形成に適用した実施形態例を参照して説
明する。
のはんだバンプ形成に適用した実施形態例を参照して説
明する。
【００２２】図２（ａ）を参照して，チップは，シリコ
ンチップを基体１とし，その表面にチップ内部回路の引
出し用配線であるアルミニウム配線２が形成されてお
り，その上を覆うチップ保護用のＳｉＯ2 膜からなる絶
縁膜３が設けられている。先ず，配線２上の絶縁膜３
に，底面に配線２上面を表出する直径８０μｍの開口３
ａを開設する。次いで，厚さ３００nmのＴｉ層からなる
密着層４，及び厚さ３００nmのＮｉ層を順次スパッタに
より堆積する。次いで，スパッタで堆積したＮｉ層を図
外のレジストマスクを用いて２０重量％硝酸水溶液によ
りエッチングして，開口３ａと同心円状のＮｉ層からな
る直径１００μｍのめっき用の電極５を形成する。な
お，密着層４はＮｉ電極５の密着性を向上するため，及
び電極５へのめっき用電流の供給路とするために設けら
れる。また，スパッタにより堆積したＮｉ層からなる電
極５は，はんだめっき電極に供するため，及び，その上
に堆積するＮｉめっきの接着強度を向上するために設け
られる。
ンチップを基体１とし，その表面にチップ内部回路の引
出し用配線であるアルミニウム配線２が形成されてお
り，その上を覆うチップ保護用のＳｉＯ2 膜からなる絶
縁膜３が設けられている。先ず，配線２上の絶縁膜３
に，底面に配線２上面を表出する直径８０μｍの開口３
ａを開設する。次いで，厚さ３００nmのＴｉ層からなる
密着層４，及び厚さ３００nmのＮｉ層を順次スパッタに
より堆積する。次いで，スパッタで堆積したＮｉ層を図
外のレジストマスクを用いて２０重量％硝酸水溶液によ
りエッチングして，開口３ａと同心円状のＮｉ層からな
る直径１００μｍのめっき用の電極５を形成する。な
お，密着層４はＮｉ電極５の密着性を向上するため，及
び電極５へのめっき用電流の供給路とするために設けら
れる。また，スパッタにより堆積したＮｉ層からなる電
極５は，はんだめっき電極に供するため，及び，その上
に堆積するＮｉめっきの接着強度を向上するために設け
られる。
【００２３】次いで，基体１上全面に，スパッタにより
厚さ１００nmのＣｕ層からなる表面保護膜６を堆積す
る。次いで，図２（ｂ）を参照して，基体１上全面にレ
ジストを塗布し，フォトリソグラフイを用いて電極５と
同心円状に直径８０μｍの開口７ａをそのレジストに開
設して，めっき用のレジストマスク７とする。次いで，
開口７ａの底面に表出する表面保護膜６を，２０重量％
の過硫酸アンモニュウム水溶液をエッチャントとし室温
で２０秒間エッチングして除去する。この表面保護膜６
を除去するのは，表面保護膜６の成分であるＣｕがはん
だバンプ形成領域に残ると，Ｃｕがはんだと化合物を形
成して接合強度を低下させ，また電気抵抗を上昇させる
からである。従って，かかる問題が生じない場合には表
面保護膜６を除去する必要はない。
厚さ１００nmのＣｕ層からなる表面保護膜６を堆積す
る。次いで，図２（ｂ）を参照して，基体１上全面にレ
ジストを塗布し，フォトリソグラフイを用いて電極５と
同心円状に直径８０μｍの開口７ａをそのレジストに開
設して，めっき用のレジストマスク７とする。次いで，
開口７ａの底面に表出する表面保護膜６を，２０重量％
の過硫酸アンモニュウム水溶液をエッチャントとし室温
で２０秒間エッチングして除去する。この表面保護膜６
を除去するのは，表面保護膜６の成分であるＣｕがはん
だバンプ形成領域に残ると，Ｃｕがはんだと化合物を形
成して接合強度を低下させ，また電気抵抗を上昇させる
からである。従って，かかる問題が生じない場合には表
面保護膜６を除去する必要はない。
【００２４】次いで，図２（ｃ）を参照して，電極５を
陰極とする電気めっきにより，開口７ａ底面に表出する
電極５の表出面上に厚さ２μｍのＮｉめっき層８を堆積
する。このＮｉめっき層８は，はんだの拡散障壁として
設けられる。なお，電極５への電圧はＴｉ密着層４を電
流経路として供給される。
陰極とする電気めっきにより，開口７ａ底面に表出する
電極５の表出面上に厚さ２μｍのＮｉめっき層８を堆積
する。このＮｉめっき層８は，はんだの拡散障壁として
設けられる。なお，電極５への電圧はＴｉ密着層４を電
流経路として供給される。
【００２５】次いで，電極５を陰極とする電気めっきに
より，Ｎｉめっき層８の上に厚さ４０μｍのＰｂ−５重
量％Ｓｎはんだ９をめっきする。このはんだ開口７ａを
完全に埋め込み，その後開口７ａ近傍のマスク７上面に
延在して半円状に堆積し，その結果，マッシュルーム状
の断面を呈する。
より，Ｎｉめっき層８の上に厚さ４０μｍのＰｂ−５重
量％Ｓｎはんだ９をめっきする。このはんだ開口７ａを
完全に埋め込み，その後開口７ａ近傍のマスク７上面に
延在して半円状に堆積し，その結果，マッシュルーム状
の断面を呈する。
【００２６】次いで，図２（ｄ）を参照して，レジスト
マスク７をエッチング除去する。次いで，レジストマス
ク７の除去により表出する表面保護膜６を，２０重量％
の過硫酸アンモニュウム水溶液をエッチャントとし室温
で２０秒間のエッチングにより除去する。その結果，電
極５周辺部の電極上面５ａ及び密着層４上面が表出す
る。
マスク７をエッチング除去する。次いで，レジストマス
ク７の除去により表出する表面保護膜６を，２０重量％
の過硫酸アンモニュウム水溶液をエッチャントとし室温
で２０秒間のエッチングにより除去する。その結果，電
極５周辺部の電極上面５ａ及び密着層４上面が表出す
る。
【００２７】次いで，図２（ｅ）を参照して，電極５の
外側に表出する密着層４を，０．５％弗酸水溶液をエッ
チャントとする５分間のエッチングにより除去する。こ
のときエッチングされる絶縁膜３の厚さは，絶縁膜３全
体の厚さに較べて通常は無視できる程度である。次い
で，２５０℃に昇温してはんだ９を溶融し，電極５上に
直径７０〜１００μｍのはんだバンプ９ａを形成する。
外側に表出する密着層４を，０．５％弗酸水溶液をエッ
チャントとする５分間のエッチングにより除去する。こ
のときエッチングされる絶縁膜３の厚さは，絶縁膜３全
体の厚さに較べて通常は無視できる程度である。次い
で，２５０℃に昇温してはんだ９を溶融し，電極５上に
直径７０〜１００μｍのはんだバンプ９ａを形成する。
【００２８】本実施形態例により形成されたはんだバン
プ９ａでは，透過Ｘ線法では電極５周辺部の電極上面５
ａにボイドは観察されなかった。これに対して，表面保
護膜６を設けなかった他は同様の条件，寸法で形成した
従来例のはんだバンプでは，電極５周辺部の電極上面５
ａに数十μｍのボイドがしばしば観測された。
プ９ａでは，透過Ｘ線法では電極５周辺部の電極上面５
ａにボイドは観察されなかった。これに対して，表面保
護膜６を設けなかった他は同様の条件，寸法で形成した
従来例のはんだバンプでは，電極５周辺部の電極上面５
ａに数十μｍのボイドがしばしば観測された。
【００２９】
【発明の効果】上述したように本発明によれば，電極と
マスクの間に設けた表面保護膜により，マスク材料によ
る電極表面のはんだの濡れ性の劣化を防止することがで
きるので，電極上でのボイドの発生が回避でき，接着強
度が大きくかつ電気抵抗が小さなはんだバンプの形成方
法を提供できるので，半導体装置の信頼性の向上に寄与
するところが大きい。
マスクの間に設けた表面保護膜により，マスク材料によ
る電極表面のはんだの濡れ性の劣化を防止することがで
きるので，電極上でのボイドの発生が回避でき，接着強
度が大きくかつ電気抵抗が小さなはんだバンプの形成方
法を提供できるので，半導体装置の信頼性の向上に寄与
するところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の実施形態例断面工程図
【図３】 従来例断面工程図（その１）
【図４】 従来例断面工程図（その２）
１ 基体 ２ 配線 ３ 絶縁膜 ３ａ，７ａ 開口 ４ 密着層 ５ 電極 ５ａ 周辺部の電極上面 ６ 表面保護膜 ７ マスク ８ Ｎｉめっき層 ９ はんだ ９ａ はんだバンプ １０ ボイド
Claims (4)
- 【請求項１】 基体上に電極を形成する工程と，次い
で，少なくとも該電極を覆う表面保護膜を形成する工程
と，次いで，該表面保護膜上に，該電極の一部領域上に
開口が開設された絶縁性マスクを形成する工程と，次い
で，該マスクをエッチングマスクとする該表面保護膜の
エッチングにより，該開口底面に表出する該表面保護膜
を選択的に除去して，該開口底面に該電極を表出する工
程と，次いで，該電極を陰極とする電気めっきにより，
該開口底面に表出する該電極の表出面上にはんだをめっ
きする工程と，次いで，該マスクをエッチングして除去
する工程と，次いで，該開口の外側に延在する該表面保
護膜をエッチング除去する工程と，次いで，該はんだを
溶融して，該電極上にはんだバンプを形成する工程とを
有することを特徴とするはんだバンプの形成方法。 - 【請求項２】 基体上に電極を形成する工程と，次い
で，少なくとも該電極を覆う導電性の表面保護膜を形成
する工程と，次いで，該表面保護膜上に，該電極の一部
領域上に開口が開設された絶縁性マスクを形成する工程
と，次いで，該電極を陰極とする電気めっきにより，該
開口底面に表出する該表面保護膜の表出面上にはんだを
めっきする工程と，次いで，該マスクをエッチングして
除去する工程と，次いで，該開口の外側に延在する該表
面保護膜をエッチング除去する工程と，次いで，該はん
だを溶融して，該電極上にはんだバンプを形成する工程
とを有することを特徴とするはんだバンプの形成方法。 - 【請求項３】 請求項１又は２記載のはんだバンプの形
成方法において，該マスクは，レジストからなることを
特徴とするはんだバンプの形成方法。 - 【請求項４】 請求項１，２又は３記載のはんだバンプ
の形成方法において，該表面保護膜は，銅又は銅合金か
らなり，該電極は，ニッケル又はニッケル合金からなる
ことを特徴とするはんだバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9230903A JPH1174298A (ja) | 1997-08-27 | 1997-08-27 | はんだバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9230903A JPH1174298A (ja) | 1997-08-27 | 1997-08-27 | はんだバンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174298A true JPH1174298A (ja) | 1999-03-16 |
Family
ID=16915110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9230903A Withdrawn JPH1174298A (ja) | 1997-08-27 | 1997-08-27 | はんだバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174298A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613663B2 (en) | 2000-12-08 | 2003-09-02 | Nec Electronics Corporation | Method for forming barrier layers for solder bumps |
| JP2007294899A (ja) * | 2006-03-31 | 2007-11-08 | Dowa Electronics Materials Co Ltd | 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント |
| US7601625B2 (en) | 2004-04-20 | 2009-10-13 | Denso Corporation | Method for manufacturing semiconductor device having solder layer |
| US9461008B2 (en) | 2012-08-16 | 2016-10-04 | Qualcomm Incorporated | Solder on trace technology for interconnect attachment |
-
1997
- 1997-08-27 JP JP9230903A patent/JPH1174298A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613663B2 (en) | 2000-12-08 | 2003-09-02 | Nec Electronics Corporation | Method for forming barrier layers for solder bumps |
| US7601625B2 (en) | 2004-04-20 | 2009-10-13 | Denso Corporation | Method for manufacturing semiconductor device having solder layer |
| JP2007294899A (ja) * | 2006-03-31 | 2007-11-08 | Dowa Electronics Materials Co Ltd | 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント |
| US8404359B2 (en) | 2006-03-31 | 2013-03-26 | Dowa Electronics Materials Co., Ltd. | Solder layer and electronic device bonding substrate and submount using the same |
| US9461008B2 (en) | 2012-08-16 | 2016-10-04 | Qualcomm Incorporated | Solder on trace technology for interconnect attachment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100658543B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6593222B2 (en) | Method to improve the reliability of thermosonic gold to aluminum wire bonds | |
| JP2001351940A (ja) | Ｉｃチップにおいて銅相互接続配線 | |
| JPH11340265A (ja) | 半導体装置及びその製造方法 | |
| JP2001093928A (ja) | 半導体装置及びその製造方法 | |
| JPH0267731A (ja) | はんだバンプ形半導体装置とその製造方法 | |
| JP2003188313A (ja) | 半導体装置およびその製造方法 | |
| JP3868766B2 (ja) | 半導体装置 | |
| JP2006114827A (ja) | 半導体装置 | |
| JP3171477B2 (ja) | 半導体装置 | |
| JP2019087644A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10154670A (ja) | 半導体装置の製造方法 | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| JP3564311B2 (ja) | 柱状電極付き半導体ウエハの製造方法及び半導体装置の製造方法 | |
| JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| JP3836449B2 (ja) | 半導体装置の製造方法 | |
| JP7382170B2 (ja) | 半導体装置 | |
| JP3638085B2 (ja) | 半導体装置 | |
| JP3544340B2 (ja) | 半導体装置の製造方法 | |
| JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
| JP2725611B2 (ja) | 半導体装置 | |
| US6995082B2 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |