JPS59181627A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59181627A
JPS59181627A JP58055984A JP5598483A JPS59181627A JP S59181627 A JPS59181627 A JP S59181627A JP 58055984 A JP58055984 A JP 58055984A JP 5598483 A JP5598483 A JP 5598483A JP S59181627 A JPS59181627 A JP S59181627A
Authority
JP
Japan
Prior art keywords
temperature
silicone gel
gel layer
resin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58055984A
Other languages
English (en)
Other versions
JPS646538B2 (ja
Inventor
Keizo Tani
谷　敬造
Masahiro Ogasawara
正博 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58055984A priority Critical patent/JPS59181627A/ja
Priority to US06/592,596 priority patent/US4558510A/en
Publication of JPS59181627A publication Critical patent/JPS59181627A/ja
Publication of JPS646538B2 publication Critical patent/JPS646538B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/005—Constructional details common to different types of electric apparatus arrangements of circuit components without supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体チップとこの半導体装ツブの゛電極取
り出しボンディングワイヤとを保護するためシリコーン
ゲル層で覆い、史にこのシリコーンゲル層を樹脂で封止
してなる半導体装置の製造方法に係り、特に電力変換部
の主回路を交換可能な１個の電気部品として集積化して
半導体チップした直方用半導体モジュールの組立製造方
法において有効な方法に関する。
〔発明の技術的背景〕
従来のこの種製造方法を、最も構造の簡単な絶縁放射板
付の樹脂封止トランジスタの組立製造方法を例にとり、
以下説明する。第１図はそのトランジスタの断面図を示
すものである。同図において、 （１）、先ず、表面にトランジスタのエミッタ、ベース
、コレクタ電極とすべき３個の分極された銅板Ｚａ、ｚ
ｂ、ｚｃ、ａ而に他部品゛と′半田付けするための銅板
Ｉｄが、例えば直接接合されたセラミック基板ｌｌを作
成する。
（２）、次に、表面のコレクタ′電極とすべき銅板Ｉａ
上ζこ半田１２を介してトランジスタチップＩ３をマウ
ントする。また、残る２ケ所の銅板ｌｂ、ｉｃと、トラ
ンジスタチップ１３のエミッタ、ヘース電極とを例えば
Ａｌ（アルミニウム）ワイヤ１４で結線する。これζこ
より、銅板１ｂはエミッタ成極、銅板ＺＣはベース成極
となる。
（３）、次に、あらかじめ所定の場所に半田１２より低
融点の半田ペーストを塗布した銅ベース１５、電極取り
出し端子１６，１７．１＆、及び上記トランジスタチッ
プ１３付きのセラミック基板１１とをアライメントする
。
（４）、次Ｏこ、チップマウントした半田１２が溶けな
い程度の低い温度ｌこ設足したりフロー炉内なこ上記に
３）でアライメントされた各部品を入れて、電極取り出
し端子１６，１７．１８とセラミック基４５−１１の表
面の銅板１ａ、ｌｂ、ＩＧ、及びセラミック基板１１の
裏面の銅板ｌｄと銅ベース１５とをそれぞれ半田１９付
けする。
（５）、次（こ、半田ペースト含有のフラックスを除去
した後、接着剤２ｏを塗布した筒状の樹脂ケース２Ｉを
上記リフロー済の銅ペース１５４こ取り付け、接着させ
る。この時、樹脂ケース２１はセラミック基板１１を一
定の距離を置いて取り囲んでいる。
（６）、次に、樹脂ケース２Ｉの開口部から十分ζこ脱
泡したシリコーンゲルを電極取り出し端子１６　、１．
７　、１８に触れないように注入し、シリコーンゲル層
２２を形成する。注入量は、前記ＡｌワイヤＺ４を少な
くとも完全ζこ埋込む量とする、注入後、１５０　’Ｃ
前後のオーブンに１時間以上この製品を入れ、シリコー
ンゲル層２２を硬化させる。なお、シリコーンゲル層２
２は−液性、あるいは二液性であることは問わない。
（７）、次に、上記硬化したシリコーンケル層２２の上
から粘度を低めるために約７０〜８０℃に予熱した封止
用のエポキシ樹脂を注入し、エポキシ樹脂層２３を形成
する。注入量（ま、樹脂ケースｚｒの上面から溢れ出な
い程すτとする。
ここで、エポキシ樹脂層２３を予熱して注入する理由を
説明するために、通常の二液性の熱硬化型エポキシ樹脂
の温度と粘度との関係図を第２図に示す。
同図において、硼化剤と主剤とを混合した後、便化反応
は時間と共に進行していくが、粘度は付近で粘度の最小
値になり、それ以上の呂度で応が進まないため、樹脂粘
度６ｆｆその雰囲気温度の粘度以下（こは、これ以上下
がらずに時間と共に除々ζこ硬化が進み、次第に粘度は
上昇していく。従って、通常、エポキシ樹脂の注入作条
は、中のａ（７０℃〜８０℃）の温度）にｍ脂温ｒｉｔ
を保ぢながら、富（晶に放置された一裂＾６に注入して
いく。
（８八次ζこ、エポキシ樹脂層２３を完全に硬化させる
ため、樹脂注入を終えた製品を１５０　”Ｃ前後のオー
ブンに入れ、８時間以上キュアする。
これにより、組立は光子する。
〔背景技術の問題点〕
従来の製造方法により製造した樹脂封止トランジスタを
信頼性確詔のため、実装条件に見合った一４０℃〜１２
５℃の温度サイクル先暎を行ってろたところ、第１図中
の′電極取り出し端子１６，１７．Ｉ’Ｓとセラミック
基ａｌｌ上の銅板１ａ、Ｚｂ、ｌｃとを接ノ靜する半田
１９にクラックが生じ、電極Ｊ収り出し端子１６　、１
７゜１８がオーブンしたり、更に著しい」鵡今に６ば、
樹脂ケース２１と銅ベース１５との間の接着剤２０が剥
離されることがわかった。また、エポキシ樹脂層２３の
厚さｈが小さい場合（ば、電極破り出し端子１６，１７
．１８とエポキシ樹脂層２３、樹脂ケース２１とエポキ
シ樹脂層２３との間からシリコーンゲルがは６出して欠
ることもあった。
原因を究明したところ、エポキシ樹脂層２３を完全硬化
させるために、常温状態にある製品を、１５０°Ｃのオ
ーブン中に入れるのであるが、そのときエポキシ４１月
旨Ｊ脅２３とシリコーンケル１ｍν２２との間に短時間
ではあるが、大きな温度履歴差があることがわかった。
例えば、前述のようにエポキシ４＠脂層２３は硬化促進
反応が始まる約１００℃を通過すると、３〜４分後（・
こげ粘度はほぼ固体化完了時の８０％程度にまで硬くな
っており、樹脂ケース２１と電極取り出し端子１６，１
７．１８としつかり固着している。
しかし、その時、内部のシリコーンケル層２２はまだ約
７０°Ｃ１’！ｌ１ｇｔであり、以降の温度上昇では他
部品の熱膨張係数が、シリコーンケル治２２の約２分の
１以下であるため、（温度上昇Ｘ熱膨張係数）分の体積
増加は見込めない。
従って、前述のように、製品保証温く巾の一４０°Ｃ〜
−１２５℃の温度サイクル試７．倹をすると、シリコー
ンゲル層２２は約７０℃以下では内圧を有しな（他に影
響を与えないが、それ以上の温度では圧力Ｘ体ｇ−一定
の法則にならい、内圧は非電に増加する。このため、構
造上弱い電極取り出し端子１’６，１７．１８の半田１
９部に引張り応力をかけることになる。この引張り応力
の繰り返しにより、半田クラック、半田オーブン、樹脂
ケース２１の接壇オーブンが発生していた。
このような半導体装置では、実装上、トランジスタ９）
オン−オフ動作によるトランジスタチップ１３の発熱温
度サイクル（２５℃〜１．５０℃）でも、容易に半田ク
ラックが発生し、使用に耐えないこきがわかる。
また、このような半田クラック発生において、固接Ｉ関
係する部品及び材料の電極取り出し端子１６．１７．１
８の長さ方向ζこおける熱ＰＭ張伸び量を２５°Ｃ〜１
２５℃の温度差で計算してみると次のようになる。
■ 温度差△Ｔ＝１００℃における呻び祷（電極取り出し端
子１６，１７．１８における半田１９の下面を基糸とす
る。）は、 （Ａ）　　半田十′砥・甑取り出し端子　２３．０６ｘ
ｌＯ−３ｗｔｂ（Ｂ）　　ケース十受着剤　　　　　３
６．４５ｘ１０　　ｆｆ１Ｉｙ（Ｃ）　　シリコーンゲ
ル＋エポキシ樹脂　　６２．００　Ｘ　］、　０　　”
　＊＋ノ半田クラックの発生少因となる熱膨張伸び量の
差は、 （Ｂ）−（Ａ）＝１　３．３９　ｘ　１０　”’　、　
（Ｃ）　　（Ａ）＝３８．９４ｘｌＯ妨・ 従って、半田クラックが発生する除の半田伸びで機械的
伸び着）２３％を考慮しても、（Ａ）＋０．１ｘ０．２
３＋４６ｘｌ　Ｏ”ｗｎ、以上Ｑこ他部品が熱膨張伸び
を示せば、半田は引張り破断されることになる。
次に、封止用のエポキシ樹脂１穆２３で固着された領棹
を無視して、シリコーンケル層２２の充填領域たけの長
さく５駄）で熱膨張伸び号の匙を見ると、△Ｔ＝１００
℃において、（Ａ）′　　半田十電極取り出し端子　］
　１．９４　Ｘ　１０−ｓｓ。
（Ｂ）”Ｔ−ス＋ｇ着斉’１　　　　　　１８．３　ｘ
　１．０　”ａｔ；ａ　。
ＩＣ）′　　シリコーンゲル　　　　　３７．５　Ｘ　
１．　Ｑ　　ｎノｒＣ）’　−（Ａ）’＝　２５．５６
　ｘ　１０　’　肋’トナｉ’）、上ｓａ　（７）　コ
とく機械的半田伸び（２３’ｘｌＯ’ηｌ）を考慮して
も、半田クラック発生の原因上なることがわかる。
〔発明の目的〕
この発明は上記実情に烈みてなされたもので、その目的
は、内部シリコーンゲルの熱膨張による応力発生を防止
し、他の構成部品に悪影響を与えることがなく、信腿性
を向上させることのできる半導体装置の製造方法を提供
することにある。
〔発明の概要、〕
この発明は、半導体チップとこの半導体チップの電極取
り出しボンディングワイヤとを覆い、これらを保ｈφす
るシリコーンゲル層と、前記シリコーンゲル層よりも熱
膨張係数が小さく、かつ少な（とも一部が前記シリコー
ンゲル層ト接する樹脂層とを具備する半導体装置の製造
方法Ｏこおいて、前記樹脂層が硬化促進反応を起こす以
前に、製品環境保証湯度（例えば１２５℃）までシリコ
ーンゲル層を熱膨張させておき、そのときのシリコーン
ゲル層の体積を維持したまま樹脂層を完全硬化させ、他
部品と固層させる。
従って、製品保証最高温度に製品を放置しても、シリコ
ーンゲル層の内部応力はほぼ零に近く、伺ら他の構成部
品に悪影響を与えることがない。
〔発明の実施例１〕 以下、図面を参照してこの発明の一実施例を説明する。
製品における温度差による熱膨張時の応力関係は、総合
的にはさらに複雑となるが、前述の（Ｃ）’−（Ａ）’
、すなわち、第１図のシリコーンゲル層２２の熱膨張伸
び量と（半田１９＋電極取り出し端子Ｉ６．Ｉ７，１８
）の熱膨張伸び看との差を零に近づければ、電極敗り出
し端子１６．１．７．１８の半田１９にかかる引張応力
を高温時でも紋小にできることがわかる。（Ｃ）’　−
姉＝　ｏ　ｃこするに（ハシリコーンゲル層２２を製品
保証最高温度の状態に保ち、シリコーンゲル層２２をそ
の温度状態で有する体積才で熱膨張させておいて、制止
用エポキシ樹脂２３で固めてしまう方法がある。常温ま
で冷却しても、製品内部では例えば１２５　’Ｃでのシ
リコーンゲル熱膨張時のスペースが保たれていること番
こなり、再び１２５℃（こ製品を昇温しでも、シリコー
ンゲル層２２は前記スペース以上にＩｆ＆張することは
なく、このため半田１９に引張応力を加えることはない
。
このような考察に基づき、次に本発明の具体的製造方法
を述べる。この方法は、従来例に示した方法の（７）　
、　（８）の工程を次のように改善したものであり、（
１）〜１６）の工程については同様であるのでその説明
は省略する。
（７）Ｉ　　シリコーンゲル層２２を硬化させた後、半
＃品を■（１２０℃〜１３０°Ｃ）の温度に設定したヒ
ータ上に乗せ、十分放置して半製品が■（１２０℃〜１
３０℃）の温度になったことを確認して（例えば、シリ
コーンゲルＪ＠２２の表面温度が１２０℃〜１３０℃で
あることを辿１定する。）、約７０〜８０℃に予熱した
制止用のエポキシ樹脂を注入する。すべての半製品に樹
脂を注入し終えたら、半製品を■（１２０℃〜１３０℃
）の温ｔｘから低下させることなく、１３０±５℃に設
定したオーブンに入れる。
（８）′　最後に、■の謡度のオーブンにて８時間以上
キュアして朝立を完了する。
上記工程において、従来工程のときエポキシ樹脂ノ脅２
３のキュア温度が１５０℃であったのを１３０°Ｃに変
更したのは、シリコーンゲル層２２の熱膨張が△Ｔ＝２
０℃の温度差により、エポキシ樹脂層２３の硬化キュア
中に半田１９に引張応力が力ｐわるのを１余外すること
を加味したものである。
また、■の温度を１２０℃〜１３０°Ｃにしたのは、半
製品をヒータ上に乗せ、下面の銅ベース１５からの熱伝
導によりシリコーンゲル層２２の昇温を計る方法を取っ
たため、ヒータ温度を半田Ｉ９の融点１８０℃以下にす
る制限からによる。製品をオーブン加熱方式により加熱
する場合には、■の温度はそれ以上昇温可能（例えば、
１５０℃）であるが、オーブンから出してのエポキシ樹
脂１ｆＪ２３注入時間経過前の製品温度保持が困難であ
り、作業性が悪くなる。
本発明の効果を実証するために、前記■温度、■温度を
各種変更したサンプルを製造し、温度限界サイクル試験
をしてみた。サンプル内科は下記の通りである。
第３図に温度サイクル試験（ＴＣＴ）（−２５°Ｃ〜１
２５℃）の結果を、第４図に通電オンーオフサイクル試
験（製品発熱ケース視度１２５℃〜２５℃）の結果を示
す。
この試験結果から、前記■、■の温度により半田クラッ
ク発生は大きく左右されることがわかる。そして、半田
クラック発生を防止するには、製品保証温度以上の温度
で、シリコーンゲル層２２を熱膨張させておき、封止用
のエポキシ樹脂層２３で固めることが必要である。また
、製品部品寸法、シリコーンゲル量、封と用エポキシ樹
脂量、他部品の熱膨張係数を製品製造、設計上変更した
サンプルでも同様の効果が認められた。
第１図に示した樹脂封止トランジスタ（こおいては、セ
ラミックと銅との直接接合基板を用いているが、直接接
合基板を用いることなく、第５図に示すような銅とメタ
ライズされたセラミック、を銀ろう付けした部品を使用
するようにした樹脂封止トランジスタにおいても同様の
効果が得られる。同図において、３１は両面メタライズ
されたセラミック基板、３２（−５半田、３３はセラミ
ックであり、その他第１図と同一構成部分は同一符号を
付してその説明を省略する。
このように本発明の製造方法によれば、実使用上非常に
信頼性の高い大電力用半導体モジュール製品の製造が容
易にできる。
尚、上記実施例においては、大電力用半導体モジュール
製品について説明したが、これに限定するものではなく
、シリコーンゲル使用のすべての樹脂刺止製品製造に適
用できるものである。例えば、本発明は、樹脂封止した
個別半導体においても、シリコーンゲルを使用した場合
あるいは熱膨張係数の大きい材質を使用した場合の内部
材料の熱膨張による樹脂とステムのはがれ防止にも適用
できるものである。
〔発明の効果〕
以上のように本発明によれば、内部シリコーンゲルの熱
膨張による応力発生を防止し、他の構成部品に悪影響を
与えることがなく、半導体装置の信頼性か著しく向上す
る。
【図面の簡単な説明】
第１図は直接接合基板を使用した樹脂封止トランジスタ
の構成を示す断面図、第２図はエポキシ樹脂の温度と粘
度との関係を示す特性図、第３図は温度サイクル試験時
の半田クラックの発生状況を従来製品と本発明製品とを
比較して示す特性図、第４図は通電オン−オフサイクル
試験時の半田クラック発生状況を従来製品と本発明製品
とを比較して示す特性図、第５図は直接接合基’４ｆｆ
ｌ”を使用しない樹脂封止トランジスタの構成を示す断
面図である。 ｌａ、Ｊｂ、Ｉｃ、１’ｄ”・ｙ狗板、１１・・−セラ
ミック基板、１２・・・半田、１３・・・トランジスタ
チップ、１４・・・Ａ／ワイヤ、１５・・・銅ベース、
１６．１７．１８・・・電極取り出し端子、Ｉ９・・・
半田、２０・・・接着剤、２１・・・樹脂ケース、２２
・・・シリコーンゲル層、２３・・・エポキシ樹脂層。 出願人代理人　弁理士　鈴　江　武　彦第３図 第５図

Claims (2)

    【特許請求の範囲】
  1. （１）　　半導体チップとこの半導体チップの電極取り
    出しボンディングワイヤとを榎い、これらを保護するシ
    リコーンゲル層と、前記シリコーンゲルｊ輌上りも熱膨
    張係数が小さく、かつ少なくとも一部が前記シリコーン
    ゲル層と接する樹脂とを具備する半導体装置の製造方法
    において、前記シリコーンゲル層を熱硬化させた後の半
    製品を常温よりも高い温度に保った状態で、前記樹脂を
    注入した後、轟該温度よりも前記半製品の温度を低下さ
    せることなく、更に高温で熱処理を行い前記樹力旨層を
    硬化させることを特徴とする半導体装置の製造方法。
  2. （２）前記半製品を、製品環境保証最高温度より少なく
    とも２５℃低い温度以上に保つ特許請求の範囲第１項記
    載の半導体装置の製造方法。
JP58055984A 1983-03-31 1983-03-31 半導体装置の製造方法 Granted JPS59181627A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58055984A JPS59181627A (ja) 1983-03-31 1983-03-31 半導体装置の製造方法
US06/592,596 US4558510A (en) 1983-03-31 1984-03-23 Method of producing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58055984A JPS59181627A (ja) 1983-03-31 1983-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59181627A true JPS59181627A (ja) 1984-10-16
JPS646538B2 JPS646538B2 (ja) 1989-02-03

Family

ID=13014343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58055984A Granted JPS59181627A (ja) 1983-03-31 1983-03-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4558510A (ja)
JP (1) JPS59181627A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3616226A1 (de) * 1985-05-15 1986-11-20 Mitsubishi Denki K.K., Tokio/Tokyo Halbleitereinrichtung
JPH03225943A (ja) * 1990-01-31 1991-10-04 Nippondenso Co Ltd 混成集積回路装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769744A (en) * 1983-08-04 1988-09-06 General Electric Company Semiconductor chip packages having solder layers of enhanced durability
JPS60239051A (ja) * 1984-05-11 1985-11-27 Mitsubishi Electric Corp 半導体装置
DE3521572A1 (de) * 1985-06-15 1986-12-18 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul mit keramiksubstrat
JPH07120733B2 (ja) * 1985-09-27 1995-12-20 日本電装株式会社 車両用半導体素子パッケージ構造とその製造方法
WO1988006348A1 (en) * 1987-02-20 1988-08-25 Lsi Logic Corporation Integrated circuit package assembly
IT1202657B (it) * 1987-03-09 1989-02-09 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo modulare di potenza a semiconduttore e dispositivo con esso ottenento
FR2614494B1 (fr) * 1987-04-22 1989-07-07 Power Compact Procede d'assemblage de circuits de puissance et de circuits de commande sur plusieurs niveaux sur un meme module et module ainsi obtenu
DE3717489A1 (de) * 1987-05-23 1988-12-01 Asea Brown Boveri Leistungshalbleitermodul und verfahren zur herstellung des moduls
US5026667A (en) * 1987-12-29 1991-06-25 Analog Devices, Incorporated Producing integrated circuit chips with reduced stress effects
US4903118A (en) * 1988-03-30 1990-02-20 Director General, Agency Of Industrial Science And Technology Semiconductor device including a resilient bonding resin
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5243217A (en) * 1990-11-03 1993-09-07 Fuji Electric Co., Ltd. Sealed semiconductor device with protruding portion
FR2678773B1 (fr) * 1991-07-05 1997-03-14 Thomson Csf Procede de cablage entre des sorties de boitier et des elements d'hybride.
IT1259370B (it) * 1992-03-27 1996-03-12 Marelli Autronica Unita' elettronica, particolarmente per il controllo di funzioni di un motore a combustione interna
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
FR2719157B1 (fr) * 1994-04-20 1996-08-09 Rv Electronique Dispositif de puissance à semiconducteur à double isolation.
DE4446527A1 (de) * 1994-12-24 1996-06-27 Ixys Semiconductor Gmbh Leistungshalbleitermodul
US5972738A (en) * 1997-05-07 1999-10-26 Lsi Logic Corporation PBGA stiffener package
US5837558A (en) * 1997-11-04 1998-11-17 Texas Instruments Incorporated Integrated circuit chip packaging method
JP3257500B2 (ja) * 1998-02-27 2002-02-18 ティーディーケイ株式会社 磁気ヘッド装置
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
JP4442833B2 (ja) * 1998-08-04 2010-03-31 キヤノン株式会社 光電変換装置
US6087200A (en) * 1998-08-13 2000-07-11 Clear Logic, Inc. Using microspheres as a stress buffer for integrated circuit prototypes
KR20010058771A (ko) * 1999-12-30 2001-07-06 구자홍 전기/전자 제품용 원 시스템 모듈
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
JP2008141122A (ja) * 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
US7851267B2 (en) * 2007-10-18 2010-12-14 Infineon Technologies Ag Power semiconductor module method
US7944033B2 (en) * 2007-10-18 2011-05-17 Infineon Technologies Ag Power semiconductor module
DE112008003425B4 (de) 2007-12-20 2023-08-31 Aisin Aw Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauelements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824328A (en) * 1972-10-24 1974-07-16 Texas Instruments Inc Encapsulated ptc heater packages
US3839660A (en) * 1973-02-05 1974-10-01 Gen Motors Corp Power semiconductor device package
JPS5435666B2 (ja) * 1975-02-11 1979-11-05
US4163072A (en) * 1977-06-07 1979-07-31 Bell Telephone Laboratories, Incorporated Encapsulation of circuits
JPS5591150A (en) * 1978-12-28 1980-07-10 Hitachi Ltd Manufacture of resin-sealed semiconductor device
JPS58128755A (ja) * 1982-01-27 1983-08-01 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3616226A1 (de) * 1985-05-15 1986-11-20 Mitsubishi Denki K.K., Tokio/Tokyo Halbleitereinrichtung
JPH03225943A (ja) * 1990-01-31 1991-10-04 Nippondenso Co Ltd 混成集積回路装置

Also Published As

Publication number Publication date
JPS646538B2 (ja) 1989-02-03
US4558510A (en) 1985-12-17

Similar Documents

Publication Publication Date Title
JPS59181627A (ja) 半導体装置の製造方法
US6208519B1 (en) Thermally enhanced semiconductor package
EP0860871A2 (en) Method of manufacturing semiconductor device
JPH01278755A (ja) リードフレームおよびこれを用いた樹脂封止型半導体装置
US2888736A (en) Transistor packages
JPS616833A (ja) 実装体の製造方法
US4910581A (en) Internally molded isolated package
JP3140330B2 (ja) 半導体装置の製造方法
JP2982971B2 (ja) インターナル・ダム・バーを有する集積回路用ポスト・モールド・キャビティ型パッケージ
JPH10242385A (ja) 電力用混合集積回路装置
JPH11168122A (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP3338473B2 (ja) 光学装置の製造方法
JPH09237869A (ja) 樹脂封止型パワーモジュール装置及びその製造方法
JPH0864759A (ja) 樹脂封止型パワーモジュール装置及びその製法
JPS62202544A (ja) 半導体装置
JP2526183B2 (ja) 電力用半導体モジュ―ル
US20230163049A1 (en) Semiconductor device and method for manufacturing the same
JPH05315397A (ja) 半導体装置の封止方法と封止構造
JPS62205635A (ja) ハイブリツド集積回路の製造方法
JPS63193549A (ja) 半導体装置の製造方法
JPH11224883A (ja) 樹脂封止半導体装置の製造方法および樹脂封止半導体装置
JPH06232208A (ja) 半導体装置の封止方法と封止構造
JPH07302863A (ja) 樹脂封止半導体装置及びその製造方法
JPH06232207A (ja) 半導体装置の封止方法と封止構造
JPH08288441A (ja) 電力半導体装置