JPH0745664A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0745664A JPH0745664A JP18594493A JP18594493A JPH0745664A JP H0745664 A JPH0745664 A JP H0745664A JP 18594493 A JP18594493 A JP 18594493A JP 18594493 A JP18594493 A JP 18594493A JP H0745664 A JPH0745664 A JP H0745664A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- solder
- electrodes
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置に突起電極を形成することを不要
とし、個別に分割された半導体装置であっても容易に回
路基板へ実装する。 【構成】 半導体装置に金属膜を堆積し、回路基板には
半田ペーストを印刷し、その上に親半田性金属に覆れた
球を配置した後、半導体装置と回路基板とを対向させて
位置合せし、続いて半田を溶融することにより接続を行
い、その後、不要な金属膜を除去する。
とし、個別に分割された半導体装置であっても容易に回
路基板へ実装する。 【構成】 半導体装置に金属膜を堆積し、回路基板には
半田ペーストを印刷し、その上に親半田性金属に覆れた
球を配置した後、半導体装置と回路基板とを対向させて
位置合せし、続いて半田を溶融することにより接続を行
い、その後、不要な金属膜を除去する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の接続技
術、特に半導体装置を回路基板にフェイスダウン接続す
る技術に関するものである。
術、特に半導体装置を回路基板にフェイスダウン接続す
る技術に関するものである。
【０００２】
【従来の技術】従来のフェイスダウン接続法について説
明する。
明する。
【０００３】従来、半導体装置を回路基板上にフェイス
ダウン接続する際には、予め、半導体装置の電極上に突
起電極を形成する必要があった。半導体装置を自社で製
造しているメーカやウェハ状態で入手することが可能な
半導体装置であれば、ウェハ状態でメッキにより突起電
極を形成する方法が知られている。図４（ａ）に示すよ
うに、まず、逆スパッタにより半導体装置１１の電極１
４上の酸化膜からなる絶縁保護膜２１を除去し、続いて
半導体装置１１上に金属薄膜１２をスパッタにより積層
する。次に前記金属薄膜１２上にレジスト１３を塗布
し、電極１４上部の突起電極を形成する部分のみフォト
リソグラフィ法により開口する。次いで、金属薄膜１２
を陰極とし、電解メッキ法によりメッキ金属１５を形成
する。続いてレジスト１３を除去し、不要な金属薄膜１
２をメッキ金属１５をマスクとしてエッチング除去する
ことにより、金属薄膜１２、メッキ金属１５からなる突
起電極を形成することができる（図４（ｂ））。
ダウン接続する際には、予め、半導体装置の電極上に突
起電極を形成する必要があった。半導体装置を自社で製
造しているメーカやウェハ状態で入手することが可能な
半導体装置であれば、ウェハ状態でメッキにより突起電
極を形成する方法が知られている。図４（ａ）に示すよ
うに、まず、逆スパッタにより半導体装置１１の電極１
４上の酸化膜からなる絶縁保護膜２１を除去し、続いて
半導体装置１１上に金属薄膜１２をスパッタにより積層
する。次に前記金属薄膜１２上にレジスト１３を塗布
し、電極１４上部の突起電極を形成する部分のみフォト
リソグラフィ法により開口する。次いで、金属薄膜１２
を陰極とし、電解メッキ法によりメッキ金属１５を形成
する。続いてレジスト１３を除去し、不要な金属薄膜１
２をメッキ金属１５をマスクとしてエッチング除去する
ことにより、金属薄膜１２、メッキ金属１５からなる突
起電極を形成することができる（図４（ｂ））。
【０００４】この時、金属１５が半田の場合は、半田を
溶融することにより、半田の表面張力で図４（ｃ）の如
く、半球状の突起電極を得ることができる。
溶融することにより、半田の表面張力で図４（ｃ）の如
く、半球状の突起電極を得ることができる。
【０００５】また、図５に示すように、逆スパッタによ
り、半導体装置１１の電極１４上の酸化膜２１を除去
し、次にメタルマスク１６を用いて電極１４上に金属薄
膜１２を蒸着し、続いて半田を構成する金属１７ａ，ｂ
を順次蒸着する。最後に金属１７ａ，ｂを溶融し、図４
（ｃ）のような半球状の突起電極を得る。
り、半導体装置１１の電極１４上の酸化膜２１を除去
し、次にメタルマスク１６を用いて電極１４上に金属薄
膜１２を蒸着し、続いて半田を構成する金属１７ａ，ｂ
を順次蒸着する。最後に金属１７ａ，ｂを溶融し、図４
（ｃ）のような半球状の突起電極を得る。
【０００６】上述のような方法により突起電極を形成し
た後、ダイシングにより半導体装置を個別に分割する。
た後、ダイシングにより半導体装置を個別に分割する。
【０００７】一方、他社から納入される、予め個別に分
割された半導体装置１１の電極１４上には図６に示すよ
うに、金属細線を用いてワイヤボンディング技術を応用
したボールボンディング法により突起電極を形成する方
法が知られている。キャピラリ１９で供給、支持される
金属細線１８を溶融して金属ボール２０を形成し、半導
体装置１１の電極１４に加圧すると共に、加熱あるいは
超音波を印加、または両者を併用するなどし、半導体装
置１１の電極１４上の酸化膜を破壊して金属ボール２０
を接続し、この後、金属細線を切断して突起電極を形成
する。
割された半導体装置１１の電極１４上には図６に示すよ
うに、金属細線を用いてワイヤボンディング技術を応用
したボールボンディング法により突起電極を形成する方
法が知られている。キャピラリ１９で供給、支持される
金属細線１８を溶融して金属ボール２０を形成し、半導
体装置１１の電極１４に加圧すると共に、加熱あるいは
超音波を印加、または両者を併用するなどし、半導体装
置１１の電極１４上の酸化膜を破壊して金属ボール２０
を接続し、この後、金属細線を切断して突起電極を形成
する。
【０００８】このように突起電極を形成した後、半導体
装置を個別に分割し、予め分割された半導体装置に突起
電極を形成して、ひき続きフェイスダウン接続方法を用
いて回路基板に接続する。
装置を個別に分割し、予め分割された半導体装置に突起
電極を形成して、ひき続きフェイスダウン接続方法を用
いて回路基板に接続する。
【０００９】前記突起電極がＡｕの場合、突起電極にＡ
ｇ−Ｐｄを含む導電性ペーストを転写し、回路基板の接
続パッド上に位置合せし押し当て、その後前記導電性ペ
ースト加熱硬化することにより接続を行う方法が知られ
ている。
ｇ−Ｐｄを含む導電性ペーストを転写し、回路基板の接
続パッド上に位置合せし押し当て、その後前記導電性ペ
ースト加熱硬化することにより接続を行う方法が知られ
ている。
【００１０】また、突起電極が半田の場合、回路基板上
に予めフラックスを塗布して、回路基板の接続パッドと
前記突起電極とを位置合せし、押し当てる。次にこの状
態でリフロー炉を通すなどの方法により半田を溶融して
接続を行う方法が知られている。
に予めフラックスを塗布して、回路基板の接続パッドと
前記突起電極とを位置合せし、押し当てる。次にこの状
態でリフロー炉を通すなどの方法により半田を溶融して
接続を行う方法が知られている。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
技術には次のような問題点があった。半導体装置をウェ
ハ状態で入手することは、半導体装置の製造メーカが自
社の半導体装置を用いる場合には可能であるが、他社の
半導体装置を購入する場合、通常個別に分割された状態
で納入され、ウェハ状態で入手することは不可能であ
る。個別に分割された半導体装置に電解メッキや蒸着法
により突起電極を形成するのは、コストが大幅に増加
し、効率が悪く現実的ではない。また、たとえ、ウェハ
状態で入手できたとしても、電解メッキ法により突起電
極を形成するプロセスは工程が多く複雑であり、半導体
装置のコストを大幅に増加させてしまう。
技術には次のような問題点があった。半導体装置をウェ
ハ状態で入手することは、半導体装置の製造メーカが自
社の半導体装置を用いる場合には可能であるが、他社の
半導体装置を購入する場合、通常個別に分割された状態
で納入され、ウェハ状態で入手することは不可能であ
る。個別に分割された半導体装置に電解メッキや蒸着法
により突起電極を形成するのは、コストが大幅に増加
し、効率が悪く現実的ではない。また、たとえ、ウェハ
状態で入手できたとしても、電解メッキ法により突起電
極を形成するプロセスは工程が多く複雑であり、半導体
装置のコストを大幅に増加させてしまう。
【００１２】一方、個別に分割された半導体装置にボー
ルボンディング法により突起電極を形成する場合、電極
数が増加するに従い、突起電極の形成時間が大幅に伸
び、歩留りも低下する。また、突起電極の高さのばらつ
きも大きいため、フェイスダウン接続の際に接続不良を
生じ易く、信頼性が劣るなど問題も多い。更に、半導体
装置の電極として多く用いられるＡｌ上には、広く一般
的に用いられるＳｎ／Ｐｂ半田をボールボンディング法
で形成することができない。上述のような理由から、個
別に分割されて入手した半導体装置に安価に且つ容易に
突起電極を形成することは困難である。
ルボンディング法により突起電極を形成する場合、電極
数が増加するに従い、突起電極の形成時間が大幅に伸
び、歩留りも低下する。また、突起電極の高さのばらつ
きも大きいため、フェイスダウン接続の際に接続不良を
生じ易く、信頼性が劣るなど問題も多い。更に、半導体
装置の電極として多く用いられるＡｌ上には、広く一般
的に用いられるＳｎ／Ｐｂ半田をボールボンディング法
で形成することができない。上述のような理由から、個
別に分割されて入手した半導体装置に安価に且つ容易に
突起電極を形成することは困難である。
【００１３】以上のようなことから、半導体装置に突起
電極を形成することは、半導体装置をフェイスダウン接
続して構成される回路モジュールのコストアップを招
き、問題となっている。
電極を形成することは、半導体装置をフェイスダウン接
続して構成される回路モジュールのコストアップを招
き、問題となっている。
【００１４】
【課題を解決するための手段】本発明は上述する課題を
解決するためになされたもので、回路基板上に半導体装
置を実装させる方法において、半導体装置の電極を露出
させる工程と、前記半導体装置の電極露出面側に金属膜
を形成する工程と、回路基板の接続パッド上に半田ペー
ストを供給する工程と、前記回路基板の半田ペースト上
に親半田性の金属に覆われた球を配置する工程と、前記
金属膜を形成した半導体装置と、前記球を配置した回路
基板とを位置合せした後、前記回路基板上の半田ペース
トを溶融加熱させて回路基板の接続パッドと半導体装置
の電極とを電気的に接続させる工程と、前記半導体装置
の金属膜の、半田ペースト非接着領域をエッチング除去
する工程と、からなる半導体装置の実装方法を提供する
ものである。
解決するためになされたもので、回路基板上に半導体装
置を実装させる方法において、半導体装置の電極を露出
させる工程と、前記半導体装置の電極露出面側に金属膜
を形成する工程と、回路基板の接続パッド上に半田ペー
ストを供給する工程と、前記回路基板の半田ペースト上
に親半田性の金属に覆われた球を配置する工程と、前記
金属膜を形成した半導体装置と、前記球を配置した回路
基板とを位置合せした後、前記回路基板上の半田ペース
トを溶融加熱させて回路基板の接続パッドと半導体装置
の電極とを電気的に接続させる工程と、前記半導体装置
の金属膜の、半田ペースト非接着領域をエッチング除去
する工程と、からなる半導体装置の実装方法を提供する
ものである。
【００１５】
【作用】このように、個別に分割された半導体装置であ
れば、一度に大量の半導体装置上に、また、ウェハ状態
の半導体装置であれば、ウェハ状態のままで、逆スパッ
タを行って電極上の酸化膜を除去し、引き続き、金属膜
を堆積することにより、半導体装置に突起電極を形成す
ることが不要となる。また、工程数を減ずることが可能
となる。
れば、一度に大量の半導体装置上に、また、ウェハ状態
の半導体装置であれば、ウェハ状態のままで、逆スパッ
タを行って電極上の酸化膜を除去し、引き続き、金属膜
を堆積することにより、半導体装置に突起電極を形成す
ることが不要となる。また、工程数を減ずることが可能
となる。
【００１６】
【実施例】図１〜図３を用いて本発明の第１の実施例、
及び第２の実施例を説明する。
及び第２の実施例を説明する。
【００１７】（第１の実施例）個別に分割して納入され
た半導体装置１を多数個同時にスパッタ装置のチャンバ
内に入れて、まず逆スパッタを行い、半導体装置１に形
成された絶縁酸化膜２１のうち、Ａｌ電極２表面に形成
された酸化膜を選択的に除去する。引き続き、Ｔｉから
なる金属膜３、ＣｕＮｉからなる第２の金属膜４を各々
０．１〜０．３μｍ程度スパッタする。この時、個別に
分割された半導体装置でなく、ウェハ状態の半導体装置
に同様の方法により、酸化膜の除去、金属膜の形成を行
い、その後、ダイシングにより個別に分割してもよい。
通常、半導体装置１のＡｌ電極２表面には強固な酸化膜
２１が形成されており、逆スパッタによる酸化膜の選択
的除去を行わずに金属膜を堆積すると、良好な導通を得
ることができない。また、第１の金属膜３としてＴｉを
用いたが、これは電極２と第２の金属膜（ＣｕＮｉ）４
との密着力を得るためのもので、この目的を達するもの
ならば、Ｔｉに限られるものではなく、ＴｉＷを用いて
もよい。
た半導体装置１を多数個同時にスパッタ装置のチャンバ
内に入れて、まず逆スパッタを行い、半導体装置１に形
成された絶縁酸化膜２１のうち、Ａｌ電極２表面に形成
された酸化膜を選択的に除去する。引き続き、Ｔｉから
なる金属膜３、ＣｕＮｉからなる第２の金属膜４を各々
０．１〜０．３μｍ程度スパッタする。この時、個別に
分割された半導体装置でなく、ウェハ状態の半導体装置
に同様の方法により、酸化膜の除去、金属膜の形成を行
い、その後、ダイシングにより個別に分割してもよい。
通常、半導体装置１のＡｌ電極２表面には強固な酸化膜
２１が形成されており、逆スパッタによる酸化膜の選択
的除去を行わずに金属膜を堆積すると、良好な導通を得
ることができない。また、第１の金属膜３としてＴｉを
用いたが、これは電極２と第２の金属膜（ＣｕＮｉ）４
との密着力を得るためのもので、この目的を達するもの
ならば、Ｔｉに限られるものではなく、ＴｉＷを用いて
もよい。
【００１８】一方、半導体装置１を接続する回路基板５
の表面にはＣｕからなる配線材料７が形成され、半導体
装置接続領域である接続パッド部以外は、ほとんどソル
ダーレジスト８で覆われている。ソルダーレジスト８の
形成方法としては、必要な形状にスクリーン印刷する方
法や、更に精度を向上するには感光性のソルダーレジス
トを用いてホトリソグラフイ法により接続パッド部分の
みを開口させる方法もある。また、接続パッドの最表面
に、Ａｕメッキ或いはＮｉメッキ＋Ａｕメッキを施すこ
とにより、後行程で半田を溶融する際に、半田の濡れ性
を向上することもできる。
の表面にはＣｕからなる配線材料７が形成され、半導体
装置接続領域である接続パッド部以外は、ほとんどソル
ダーレジスト８で覆われている。ソルダーレジスト８の
形成方法としては、必要な形状にスクリーン印刷する方
法や、更に精度を向上するには感光性のソルダーレジス
トを用いてホトリソグラフイ法により接続パッド部分の
みを開口させる方法もある。また、接続パッドの最表面
に、Ａｕメッキ或いはＮｉメッキ＋Ａｕメッキを施すこ
とにより、後行程で半田を溶融する際に、半田の濡れ性
を向上することもできる。
【００１９】次に、ソルダーレジスト８で覆れた回路基
板５上に、スクリーン印刷によりＳｎ／Ｐｂ＝６０／４
０の共晶半田半田ペースト６を供給する。次いで、印刷
された半田ペースト６上に親半田性の金属９に被覆され
た球１０を配置する。球の材質としては、Ａｕ，Ｃｕ，
Ｎｉ，Ｓｎ／Ｐｂの高融点半田などの親半田性の金属を
単体で用いたり、金属、セラミック、或いは樹脂などの
表面に親半田金属をコーティングしたものを用いてもよ
い。ここではセラミック球にＮｉメッキ及びＡｕメッキ
を施した球を用いた。
板５上に、スクリーン印刷によりＳｎ／Ｐｂ＝６０／４
０の共晶半田半田ペースト６を供給する。次いで、印刷
された半田ペースト６上に親半田性の金属９に被覆され
た球１０を配置する。球の材質としては、Ａｕ，Ｃｕ，
Ｎｉ，Ｓｎ／Ｐｂの高融点半田などの親半田性の金属を
単体で用いたり、金属、セラミック、或いは樹脂などの
表面に親半田金属をコーティングしたものを用いてもよ
い。ここではセラミック球にＮｉメッキ及びＡｕメッキ
を施した球を用いた。
【００２０】図１に示すように、半導体装置１と回路基
板５を対向させ、半導体装置１の電極２と回路基板５の
接続パッド上に配置された球１０とを位置合せし、両者
を押し当てる。この状態で半導体装置１及び／または回
路基板５を半田ペースト６の融点以上に加熱することに
より半田が溶融して、球１０の表面、回路基板５の接続
パッド、及び半導体装置１の金属膜４に濡れ広がり、図
２の如く、半導体装置１と回路基板５は電気的、機械的
に接続される。このとき、球１０により半導体装置１と
回路基板５は一定の距離を保持され、また、半田の表面
張力により、半田の濡れ広がり量が制限される。
板５を対向させ、半導体装置１の電極２と回路基板５の
接続パッド上に配置された球１０とを位置合せし、両者
を押し当てる。この状態で半導体装置１及び／または回
路基板５を半田ペースト６の融点以上に加熱することに
より半田が溶融して、球１０の表面、回路基板５の接続
パッド、及び半導体装置１の金属膜４に濡れ広がり、図
２の如く、半導体装置１と回路基板５は電気的、機械的
に接続される。このとき、球１０により半導体装置１と
回路基板５は一定の距離を保持され、また、半田の表面
張力により、半田の濡れ広がり量が制限される。
【００２１】続いて、半導体装置１が回路基板５に接続
された回路モジュールをＣｕＮｉのエッチング液に浸漬
し、ＣｕＮｉからなる第２の金属膜４を選択的に除去す
る。エッチング液としては、ヤマト屋商会から販売され
ているアルカエッチ液（商品名）を水で５倍程度に薄め
たものや、硝酸を水で薄めたものなどがある。半導体装
置１の表面に形成されたＣｕＮｉからなる金属膜４は非
常に薄く、エッチング時間が短いこと、及び、接続部分
に形成されたＣｕとＳｎの合金層はこのエッチング液に
は溶解しにくいことから選択的に不要なＣｕＮｉのみ除
去することができる。次にＴｉからなる第１の金属膜３
を、ＥＤＴＡ、過酸化水素水、及びアンモニア水の混合
液により、選択的にエッチング除去する。こうして図３
の如く半導体装置１が実装された回路モジュールが得ら
れる。
された回路モジュールをＣｕＮｉのエッチング液に浸漬
し、ＣｕＮｉからなる第２の金属膜４を選択的に除去す
る。エッチング液としては、ヤマト屋商会から販売され
ているアルカエッチ液（商品名）を水で５倍程度に薄め
たものや、硝酸を水で薄めたものなどがある。半導体装
置１の表面に形成されたＣｕＮｉからなる金属膜４は非
常に薄く、エッチング時間が短いこと、及び、接続部分
に形成されたＣｕとＳｎの合金層はこのエッチング液に
は溶解しにくいことから選択的に不要なＣｕＮｉのみ除
去することができる。次にＴｉからなる第１の金属膜３
を、ＥＤＴＡ、過酸化水素水、及びアンモニア水の混合
液により、選択的にエッチング除去する。こうして図３
の如く半導体装置１が実装された回路モジュールが得ら
れる。
【００２２】（第２の実施例）個別に分割して納入され
た半導体装置１を多数個同時にスパッタ装置のチャンバ
内に入れて、まず、逆スパッタを行い、半導体装置１に
形成された絶縁酸化膜２１のうち、Ａｌ電極２表面に形
成された酸化膜を選択的に除去する。引き続き、ＴｉＷ
からなる第１の金属膜３、Ｃｕからなる第２の金属膜４
を各々０．１〜１μｍ程度スパッタする。この時第１の
実施例と同様にウェハ状態の半導体装置を用いてもよ
い。
た半導体装置１を多数個同時にスパッタ装置のチャンバ
内に入れて、まず、逆スパッタを行い、半導体装置１に
形成された絶縁酸化膜２１のうち、Ａｌ電極２表面に形
成された酸化膜を選択的に除去する。引き続き、ＴｉＷ
からなる第１の金属膜３、Ｃｕからなる第２の金属膜４
を各々０．１〜１μｍ程度スパッタする。この時第１の
実施例と同様にウェハ状態の半導体装置を用いてもよ
い。
【００２３】一方、半導体装置１を接続する回路基板５
の表面にはＣｕからなる配線材料７が形成され、半導体
装置接続領域である接続パッド部以外は、第１の実施例
と同様にソルダーレジスト８で覆われている。また、接
続パッドの最表面に、Ａｕメッキを施すことにより、後
工程で半田を溶融する際に、半田の濡れ性を向上させる
こともできる。
の表面にはＣｕからなる配線材料７が形成され、半導体
装置接続領域である接続パッド部以外は、第１の実施例
と同様にソルダーレジスト８で覆われている。また、接
続パッドの最表面に、Ａｕメッキを施すことにより、後
工程で半田を溶融する際に、半田の濡れ性を向上させる
こともできる。
【００２４】次に、ソルダーレジスト８で覆われた回路
基板５上にスクリーン印刷により、Ｓｎ／Ｐｂ＝６０／
４０の共晶半田からなる半田ペースト６を供給する。次
いで、印刷された半田ペースト６上に親半田性の金属９
に被覆された球１０を配置する。ここではＮｉ球の表面
にＡｕメッキを施したものを用いた。
基板５上にスクリーン印刷により、Ｓｎ／Ｐｂ＝６０／
４０の共晶半田からなる半田ペースト６を供給する。次
いで、印刷された半田ペースト６上に親半田性の金属９
に被覆された球１０を配置する。ここではＮｉ球の表面
にＡｕメッキを施したものを用いた。
【００２５】図１に示すように半導体装置１と回路基板
５を対向させ、第１の実施例と同様のプロセスにより図
２の如く、半導体装置１と回路基板５とを電気的機械的
に接続する。
５を対向させ、第１の実施例と同様のプロセスにより図
２の如く、半導体装置１と回路基板５とを電気的機械的
に接続する。
【００２６】続いて、半導体装置１が回路基板５に接続
された回路モジュールをＣｕのエッチング液に浸漬し、
Ｃｕからなる第２の金属膜４を選択的に除去する。エッ
チング液としては、ヤマト屋商会から販売されているア
ルカエッチ液（商品名）を水で１０倍程度に薄めたもの
や、硝酸を水で薄めたものがある。次にＴｉＷからなる
第１の金属膜３を、ＥＤＴＡ、過酸化水素水、及びアン
モニア水の混合液により、選択的にエッチング除去す
る。こうして図３の如く、半導体装置１が実装された回
路モジュールが得られる。
された回路モジュールをＣｕのエッチング液に浸漬し、
Ｃｕからなる第２の金属膜４を選択的に除去する。エッ
チング液としては、ヤマト屋商会から販売されているア
ルカエッチ液（商品名）を水で１０倍程度に薄めたもの
や、硝酸を水で薄めたものがある。次にＴｉＷからなる
第１の金属膜３を、ＥＤＴＡ、過酸化水素水、及びアン
モニア水の混合液により、選択的にエッチング除去す
る。こうして図３の如く、半導体装置１が実装された回
路モジュールが得られる。
【００２７】
【発明の効果】以上のように、本発明により、半導体装
置が個別に分割されているかウェハ状態であるかに係わ
りなく、半導体装置に突起電極を形成することが不要と
なり、大幅に工程数を減少させたフェイスダウン接続が
可能となるため、信頼性の高い回路モジュールを安価か
つ容易に得ることが可能となる。
置が個別に分割されているかウェハ状態であるかに係わ
りなく、半導体装置に突起電極を形成することが不要と
なり、大幅に工程数を減少させたフェイスダウン接続が
可能となるため、信頼性の高い回路モジュールを安価か
つ容易に得ることが可能となる。
【図１】本発明の実施例を説明するための要部断面図で
ある。
ある。
【図２】本発明の実施例を説明するための要部断面図で
ある。
ある。
【図３】本発明の実施例を説明するための要部断面図で
ある。
ある。
【図４】従来例を示す断面図である。
【図５】従来例を示す断面図である。
【図６】従来例を示す断面図である。
１ 半導体装置 ２ Ａｌ電極 ３ 第１の金属膜 ４ 第２の金属膜 ５ 回路基板 ６ 半田ペースト ７ 配線 ８ ソルダーレジスト ９ 親半田性金属 １０ 球
Claims (1)
- 【請求項１】 回路基板上に半導体装置を実装させる方
法において、 半導体装置の電極を露出させる工程と、 前記半導体装置の電極露出面側に金属膜を形成する工程
と、 回路基板の接続パッド上に半田ペーストを供給する工程
と、 前記回路基板の半田ペースト上に親半田性の金属に覆わ
れた球を配置する工程と、 前記金属膜を形成した半導体装置と、前記球を配置した
回路基板とを位置合わせした後、前記回路基板上の半田
ペーストを溶融加熱させて回路基板の接続パッドと半導
体装置の電極とを電気的に接続させる工程と、 前記半導体装置の金属膜の、半田ペースト非接着領域を
エッチング除去する工程と、 からなることを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18594493A JPH0745664A (ja) | 1993-07-28 | 1993-07-28 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18594493A JPH0745664A (ja) | 1993-07-28 | 1993-07-28 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745664A true JPH0745664A (ja) | 1995-02-14 |
Family
ID=16179619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18594493A Pending JPH0745664A (ja) | 1993-07-28 | 1993-07-28 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745664A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038144B2 (en) | 2000-11-08 | 2006-05-02 | Sharp Kabushiki Kaisha | Electronic component and method and structure for mounting semiconductor device |
| JP2007287712A (ja) * | 2006-04-12 | 2007-11-01 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の実装構造、及びそれらの製造方法 |
-
1993
- 1993-07-28 JP JP18594493A patent/JPH0745664A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038144B2 (en) | 2000-11-08 | 2006-05-02 | Sharp Kabushiki Kaisha | Electronic component and method and structure for mounting semiconductor device |
| JP2007287712A (ja) * | 2006-04-12 | 2007-11-01 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の実装構造、及びそれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3859403B2 (ja) | 半導体装置及びその製造方法 | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US6809020B2 (en) | Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| EP1032030B1 (en) | Flip chip bump bonding | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| JP5064632B2 (ja) | 相互接続構造を形成するための方法及び装置 | |
| WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
| US5646068A (en) | Solder bump transfer for microelectronics packaging and assembly | |
| JP2003017531A (ja) | 半導体装置 | |
| JP3267167B2 (ja) | 半導体装置とその製造方法 | |
| WO2004056162A1 (ja) | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 | |
| JP3297177B2 (ja) | 半導体装置の製造方法 | |
| JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JP2811741B2 (ja) | 半導体装置の製造方法 | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPH09148693A (ja) | フリップチップ実装用基板及びその製造方法 | |
| JPH06295938A (ja) | 半導体装置の実装方法 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH05136143A (ja) | 半導体素子及びその製造方法 | |
| JP3748419B2 (ja) | フリップチップ型ｉｃの製造方法 | |
| JPH0864633A (ja) | 半導体素子及び半導体装置 |