JPH0262687A - Ｉｃカードの情報書込み方式及びｉｃカード - Google Patents
Ｉｃカードの情報書込み方式及びｉｃカードInfo
- Publication number
- JPH0262687A JPH0262687A JP63214522A JP21452288A JPH0262687A JP H0262687 A JPH0262687 A JP H0262687A JP 63214522 A JP63214522 A JP 63214522A JP 21452288 A JP21452288 A JP 21452288A JP H0262687 A JPH0262687 A JP H0262687A
- Authority
- JP
- Japan
- Prior art keywords
- data
- writing
- bytes
- information
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 2
- 238000012546 transfer Methods 0.000 abstract description 4
- 238000013500 data storage Methods 0.000 description 23
- 230000005540 biological transmission Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K1/00—Methods or arrangements for marking the record carrier in digital fashion
- G06K1/12—Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching
- G06K1/128—Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching by electric registration, e.g. electrolytic, spark erosion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0833—Card having specific functional components
- G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Business, Economics & Management (AREA)
- Computer Networks & Wireless Communication (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、ＩＣカードの情報書込み方式に関゛し、詳
しくは、その処理プログラム等を記憶するＥＥＰＲＯＭ
へダウンロードでプログラム等を格納する場合にその書
込み処理が効率的にできるような情報書込み方式に関す
る。
しくは、その処理プログラム等を記憶するＥＥＰＲＯＭ
へダウンロードでプログラム等を格納する場合にその書
込み処理が効率的にできるような情報書込み方式に関す
る。
［従来の技術］
従来、ＩＣカードは、マイクロプロセッサの処理プログ
ラムがマスクＲＯＭ内に格納されていて、その内容を変
更することはできなかったが、最近では、電気的消去可
能な不揮発性メモＩＪ（ＥＥＰＲＯＭ）をプログラム用
メモリとして用いることによりプログラムが後から占込
め、その内容を後から変更することが可能となった。
ラムがマスクＲＯＭ内に格納されていて、その内容を変
更することはできなかったが、最近では、電気的消去可
能な不揮発性メモＩＪ（ＥＥＰＲＯＭ）をプログラム用
メモリとして用いることによりプログラムが後から占込
め、その内容を後から変更することが可能となった。
また、ＩＣカードでは、このＥＥＰＲＯＭにプログラム
のほかに各種のＩ Ｉ）情報（識別情報或いは照合情報
）などの登録データについて後から書込むことが行われ
、このようなメモリと、−時的なデータの記憶等に使用
されるワークメモリとしてＳＲＡＭ等のメモリとが用い
られている。
のほかに各種のＩ Ｉ）情報（識別情報或いは照合情報
）などの登録データについて後から書込むことが行われ
、このようなメモリと、−時的なデータの記憶等に使用
されるワークメモリとしてＳＲＡＭ等のメモリとが用い
られている。
［解決しようとする課題］
一般に、ＳＲＡＭは、ＥＥＰＲＯＭに対してその鼾込み
時間が比較的速い利点があるが電源を切ると記憶データ
が揮発する欠点がある。一方、ＥＥＰＲＯＭは、書換え
可能な不揮発性メモリとして使用できるが、１バイト当
たりの書込み時間がＳＲＡＭのμＳオーダーに対してｍ
ｓオーダーとその書込み時間に多く時間を要する欠点が
ある。
時間が比較的速い利点があるが電源を切ると記憶データ
が揮発する欠点がある。一方、ＥＥＰＲＯＭは、書換え
可能な不揮発性メモリとして使用できるが、１バイト当
たりの書込み時間がＳＲＡＭのμＳオーダーに対してｍ
ｓオーダーとその書込み時間に多く時間を要する欠点が
ある。
そこで、従来は、大量のデータをＥＥＰＲＯＭに書込む
際には、−、ｕｓＲＡＭにデータを書込んでから、それ
をＥＥＰＲＯＭに書込むようにしている。しかし、ＩＣ
カードではＳＲＡＭ部分の容量をあまり大きく採らない
ので、通信バッファとして利用されるＳＲＡＭの領域の
サイズに制限があって、−度に限定された大きさのデー
タしか伝送できず、少量のデータ群に分割して大川デー
タを伝送して書込みを行っているのが現状である。
際には、−、ｕｓＲＡＭにデータを書込んでから、それ
をＥＥＰＲＯＭに書込むようにしている。しかし、ＩＣ
カードではＳＲＡＭ部分の容量をあまり大きく採らない
ので、通信バッファとして利用されるＳＲＡＭの領域の
サイズに制限があって、−度に限定された大きさのデー
タしか伝送できず、少量のデータ群に分割して大川デー
タを伝送して書込みを行っているのが現状である。
その結果、開始コード、コマンド、識別コード、終ｒコ
ード等のｆｆｉ？Ｍするデータを含む書込みデータを何
回も伝送しなければならず、データ書込み及びその伝送
処理に手間がかかる。しかも、ＩＣカードでは、書込み
処理が受信、書込み、確認の直列処理となっているため
に、前記のようなデータの分割は高速書込み処理の障害
となる。
ード等のｆｆｉ？Ｍするデータを含む書込みデータを何
回も伝送しなければならず、データ書込み及びその伝送
処理に手間がかかる。しかも、ＩＣカードでは、書込み
処理が受信、書込み、確認の直列処理となっているため
に、前記のようなデータの分割は高速書込み処理の障害
となる。
この発明は、このような従来技術の問題点を解決するも
のであって、ＩＣカードに情報を書込む場合に高速な書
込みが行えるＩＣカードの情報書込み方式を提供するこ
とを［１的とする。
のであって、ＩＣカードに情報を書込む場合に高速な書
込みが行えるＩＣカードの情報書込み方式を提供するこ
とを［１的とする。
［課題を解決するための手段］
このような目的を達成するためのこの発明のＩＣカード
の情報書込み方式における構成は、プロセッサと、この
プロセッサのシステムプログラムを格納する第１の不揮
発性メモリ部と、アプリケーションプログラム又は登録
データ等を格納するａ換え可能な第２の不揮発性メモリ
部と、各種の処理データを記憶する書換え可能な不揮発
性メモリ又は揮発性メモリからなる第３のメモリ部とを
有し、外部装置との間でデータの授受を行うＩＣカード
において、第２のメモリ部はｎバイト（ｎは２以上の整
数）の単位情報長を４１１位として指定された記憶位置
に情報を記憶するものであって、中位情報長の情報につ
いて外部からの書込み時間Ｈとその内部での書込み時間
ｔｚ （ただし、ｔｚ＞ｔｔ）とを有し、第３のメモ
リは単位情報長を記憶する領域を複数有し、ｍバイ）
（ｍはｎより小さい整数）のデータを複数の領域の１つ
に書込む処理時間ｔ３と時間ｔｌ との和がｍバイトの
受信時間と等しいか°これよりも短いものであって、プ
ロセッサがシステムプログラム又はアプリケーションプ
ログラムに従って外部装置から転送された冴込み情報の
うちｍバイトのデータを受信したときにｍバイトの受信
に応じてそれを複数の前記領域の１つに順次書込む処理
をし、単位情報長分の情報の書込みが前記領域の少なく
とも１以上に完ｒしていて、かつ転送された書込み情報
のｍバイトの情報を受信しているときに単位情報長の書
込みが完了している領域の単位情報長分の情報を第２の
メモリに書・込む処理をするものである。
の情報書込み方式における構成は、プロセッサと、この
プロセッサのシステムプログラムを格納する第１の不揮
発性メモリ部と、アプリケーションプログラム又は登録
データ等を格納するａ換え可能な第２の不揮発性メモリ
部と、各種の処理データを記憶する書換え可能な不揮発
性メモリ又は揮発性メモリからなる第３のメモリ部とを
有し、外部装置との間でデータの授受を行うＩＣカード
において、第２のメモリ部はｎバイト（ｎは２以上の整
数）の単位情報長を４１１位として指定された記憶位置
に情報を記憶するものであって、中位情報長の情報につ
いて外部からの書込み時間Ｈとその内部での書込み時間
ｔｚ （ただし、ｔｚ＞ｔｔ）とを有し、第３のメモ
リは単位情報長を記憶する領域を複数有し、ｍバイ）
（ｍはｎより小さい整数）のデータを複数の領域の１つ
に書込む処理時間ｔ３と時間ｔｌ との和がｍバイトの
受信時間と等しいか°これよりも短いものであって、プ
ロセッサがシステムプログラム又はアプリケーションプ
ログラムに従って外部装置から転送された冴込み情報の
うちｍバイトのデータを受信したときにｍバイトの受信
に応じてそれを複数の前記領域の１つに順次書込む処理
をし、単位情報長分の情報の書込みが前記領域の少なく
とも１以上に完ｒしていて、かつ転送された書込み情報
のｍバイトの情報を受信しているときに単位情報長の書
込みが完了している領域の単位情報長分の情報を第２の
メモリに書・込む処理をするものである。
［作用］
このように、第２のメモリを、例えば、内部に、・定の
単位情報長（例えば、３２バイト、６４バイト等）のラ
ッチ回路を内蔵した高速書込みｌ−１Ｊ能なＥＥＰＲＯ
Ｍを用いて構成し、ラッチされる前記の単位情報長（以
下必要に応じてページという）と等しい長さを単位とし
て外部装置から転送されてくる書込み情報をＳＲＡＭ−
１に複数記憶し、外部装置からの書込みデータのＳ Ｒ
Ａ Ｍ 士、への６込み処理と、ＳＲＡＭＪ−のデータ
のＥＥＰＲＯＭへの書込み処理とを１ページの転送時間
の中で４６行して行うようにしているので、外部装置か
らの情報の伝送中に転送情報のＥＥＰＲＯＭへの書込み
を実行させることができ、転送データの井込み処理速度
を向」二させることができる。
単位情報長（例えば、３２バイト、６４バイト等）のラ
ッチ回路を内蔵した高速書込みｌ−１Ｊ能なＥＥＰＲＯ
Ｍを用いて構成し、ラッチされる前記の単位情報長（以
下必要に応じてページという）と等しい長さを単位とし
て外部装置から転送されてくる書込み情報をＳＲＡＭ−
１に複数記憶し、外部装置からの書込みデータのＳ Ｒ
Ａ Ｍ 士、への６込み処理と、ＳＲＡＭＪ−のデータ
のＥＥＰＲＯＭへの書込み処理とを１ページの転送時間
の中で４６行して行うようにしているので、外部装置か
らの情報の伝送中に転送情報のＥＥＰＲＯＭへの書込み
を実行させることができ、転送データの井込み処理速度
を向」二させることができる。
［実施例コ
以下、この発明の一実施例について図面を参照して詳細
に説明する。
に説明する。
第１図は、この発明のＩＣカードの情報書込み方式を適
用した一実施例のブロック図、第２図は、その書込み処
理のタイミングチャート、第３図は、そのＳＲＡＭから
ＥＥＰＲＯＭへデータを書込む場合の説明図である。
用した一実施例のブロック図、第２図は、その書込み処
理のタイミングチャート、第３図は、そのＳＲＡＭから
ＥＥＰＲＯＭへデータを書込む場合の説明図である。
■は、ＩＣカードであり、その内部にプログラムを格納
したマスクＲＯＭ６と、アプリケーションプログラム又
は登録データ等を格納するＥＥＦＲＯＭ４と、通信バッ
ファ及び作業用として用いるＳＲＡＭ５の各メモリと、
外部との信号の授受を行う人出力インタフェース２と、
各部を制御するプロセッサ（ＭＰＵ）３とを有している
。
したマスクＲＯＭ６と、アプリケーションプログラム又
は登録データ等を格納するＥＥＦＲＯＭ４と、通信バッ
ファ及び作業用として用いるＳＲＡＭ５の各メモリと、
外部との信号の授受を行う人出力インタフェース２と、
各部を制御するプロセッサ（ＭＰＵ）３とを有している
。
ここで、ＥＥＦＲＯＭ４は、例えば、３２バイトの情報
長り１１位で高速書込みができるラッチ回路４ａを内蔵
し、このラッチ回路４ａとＥＥＰＲＯＭのメモリ部４ｂ
とをイｆしている。そして、第２図に示すように、外部
からご込み時間ｔＲで単位情報長（１ペ一ジ分、ここで
は３２バイト）のデータを高速に書込むことができ、そ
の内部では、ＥＥＦＲＯＭ４のメモリ部４ｂに、通常の
ＥＥＰＲＯＭとほぼ同様な書込み時間ｊｖでその後に占
込みが行われる。この書込みは、ラッチ回路４ａ内に外
部からデータの格納が終了したことを判定して行われ、
自動的にラッチした１ページ（単位情報長）分のデータ
（３２バイト）をそのメモリ部４ｂへ書込むものである
。なお、メモリ部４ｂのＥＥＦＲＯＭは、ここでは、ラ
ッチ回路４ａのラッチ情報長、３２バイトを単位とする
ページ単位で各記憶領域が管理されるように構成されて
いる。
長り１１位で高速書込みができるラッチ回路４ａを内蔵
し、このラッチ回路４ａとＥＥＰＲＯＭのメモリ部４ｂ
とをイｆしている。そして、第２図に示すように、外部
からご込み時間ｔＲで単位情報長（１ペ一ジ分、ここで
は３２バイト）のデータを高速に書込むことができ、そ
の内部では、ＥＥＦＲＯＭ４のメモリ部４ｂに、通常の
ＥＥＰＲＯＭとほぼ同様な書込み時間ｊｖでその後に占
込みが行われる。この書込みは、ラッチ回路４ａ内に外
部からデータの格納が終了したことを判定して行われ、
自動的にラッチした１ページ（単位情報長）分のデータ
（３２バイト）をそのメモリ部４ｂへ書込むものである
。なお、メモリ部４ｂのＥＥＦＲＯＭは、ここでは、ラ
ッチ回路４ａのラッチ情報長、３２バイトを単位とする
ページ単位で各記憶領域が管理されるように構成されて
いる。
一方、第３図に示すように、ＳＲＡＭ５の領域には、１
ページの記憶長と同様の情報長（３２バイト）を持つ受
信データ記憶領域Ａと受信データ記憶領域Ｂとからなる
通信バッファ５ｂが設けられている。
ページの記憶長と同様の情報長（３２バイト）を持つ受
信データ記憶領域Ａと受信データ記憶領域Ｂとからなる
通信バッファ５ｂが設けられている。
そこで、第２図及び第３図に従って１ページ長を３２バ
イトとした場合のデータ９込み手順について次に説明す
る。なお、以下の処理は、基本的には、外部装置から受
けたデータ書込みコマンドに応じてマスクＲＯＭＢに記
憶されたシステムプログラム或いはＥＥＰＲＯＭ４に記
憶されたアプリケーションプログラムのうちのデータ書
込み処理プログラムが起動され、ＭＰＵ３がそれを実行
することで行われるものとする。そして、入出力インタ
フェース２或いはＭＰＵ３の内部の１バイト分のレジス
タ等を有していて、ＭＰＵ３は、ｌバイ） ｊｌｌ−位
で受信データを受けてＳＲＡＭ５側へ寿込むものであっ
て、受信データの受信と書込み処理とが並行して独立に
行えるものとする。
イトとした場合のデータ９込み手順について次に説明す
る。なお、以下の処理は、基本的には、外部装置から受
けたデータ書込みコマンドに応じてマスクＲＯＭＢに記
憶されたシステムプログラム或いはＥＥＰＲＯＭ４に記
憶されたアプリケーションプログラムのうちのデータ書
込み処理プログラムが起動され、ＭＰＵ３がそれを実行
することで行われるものとする。そして、入出力インタ
フェース２或いはＭＰＵ３の内部の１バイト分のレジス
タ等を有していて、ＭＰＵ３は、ｌバイ） ｊｌｌ−位
で受信データを受けてＳＲＡＭ５側へ寿込むものであっ
て、受信データの受信と書込み処理とが並行して独立に
行えるものとする。
なお、この明細書におけるアプリケーションプログラム
とは、基本的な制御を行うシステムプログラムに対する
ものであって、ＩＣカードの仕様に応じて特定の機能付
けを行う処理プログラム或いはそのための動作プログラ
ムをいう。
とは、基本的な制御を行うシステムプログラムに対する
ものであって、ＩＣカードの仕様に応じて特定の機能付
けを行う処理プログラム或いはそのための動作プログラ
ムをいう。
さて、ＩＣカード１は、外部装置から書込みコマンドと
ともに又はこれとは別に書込みデータの転送を受けたと
きに、これを前記の１ページの単位である３２バイト単
位でＥＥＰＲＯＭ４に書込む処理を行う。ここで、外部
装置から伝送されるデータのバイト単位での受信順位を
、第２図に示すように、ｎ（ｎは、１〜３２）とし、１
バイトの伝送時間をｔＴ、ＳＲＡＭ５への１バイト書込
み時間をｔｓ 、ＥＥＰＲＯＭ４の内部のラッチ回路４
ａへの１ページ書込み時間をｔＲ，ラ、ソチ回路りａ内
の１ペ一ジ分のデータのＥＥＰＲＯＭ４への書込み時間
をｔｗとすると、これらの関係が次の条件を滴定するも
のである。
ともに又はこれとは別に書込みデータの転送を受けたと
きに、これを前記の１ページの単位である３２バイト単
位でＥＥＰＲＯＭ４に書込む処理を行う。ここで、外部
装置から伝送されるデータのバイト単位での受信順位を
、第２図に示すように、ｎ（ｎは、１〜３２）とし、１
バイトの伝送時間をｔＴ、ＳＲＡＭ５への１バイト書込
み時間をｔｓ 、ＥＥＰＲＯＭ４の内部のラッチ回路４
ａへの１ページ書込み時間をｔＲ，ラ、ソチ回路りａ内
の１ペ一ジ分のデータのＥＥＰＲＯＭ４への書込み時間
をｔｗとすると、これらの関係が次の条件を滴定するも
のである。
ｔＴ ＞ｔｓ ＋ｔＲ・・・・・・・・・■３２・ｔＴ
≧ｔｓ ＋ｔＲ＋ｔｗ ・・・・・・・・・■ただし
、３２・ｔＴは、１ペ一ジ分（単位情報長）を受信する
トータル受信時間である。
≧ｔｓ ＋ｔＲ＋ｔｗ ・・・・・・・・・■ただし
、３２・ｔＴは、１ペ一ジ分（単位情報長）を受信する
トータル受信時間である。
その書込み動作としては、ＭＰＵ３が入出力インタフェ
ース２を介して書込みデータとしての伝送データを１バ
イト受信してそのデータをＳＲＡＭ５へ一旦書込み、そ
の動作を１ページ長（３２バイト）分くり返し、ＥＥＰ
ＲＯＭ４の記憶長単位である１ペ一ジ分（３２バイト分
）のデータを受信した後、受信した最後の１バイト分の
データをＳＲＡＭ５へ暦込み、さらに、次の１ペ一ジ分
の最初の１バイト分のデータを受信しているときに、１
つ前に受信した１バイト分のデータのＳＲＡＭ５への書
込みが完了すると、その後に次の１バイトの受信が完了
するまでの残りの時間において、続いてすでに受信済み
の１ペ一ジ分のデータをＳＲＡＭ５から読出してＥＥＰ
ＲＯＭ４のラッチ回路４ａへ書込む処理をする。その後
にＭＰＵ３は、次に受信された受信データの１バイトを
ＳＲＡＭ５に書込む。
ース２を介して書込みデータとしての伝送データを１バ
イト受信してそのデータをＳＲＡＭ５へ一旦書込み、そ
の動作を１ページ長（３２バイト）分くり返し、ＥＥＰ
ＲＯＭ４の記憶長単位である１ペ一ジ分（３２バイト分
）のデータを受信した後、受信した最後の１バイト分の
データをＳＲＡＭ５へ暦込み、さらに、次の１ペ一ジ分
の最初の１バイト分のデータを受信しているときに、１
つ前に受信した１バイト分のデータのＳＲＡＭ５への書
込みが完了すると、その後に次の１バイトの受信が完了
するまでの残りの時間において、続いてすでに受信済み
の１ペ一ジ分のデータをＳＲＡＭ５から読出してＥＥＰ
ＲＯＭ４のラッチ回路４ａへ書込む処理をする。その後
にＭＰＵ３は、次に受信された受信データの１バイトを
ＳＲＡＭ５に書込む。
一方、ＭＰＵ３により１ペ一ジ分のデータが書込まれた
ＥＥＰＲＯＭ４は、その外部からの暑込みデータをラッ
チ回路４ａで受け、その書込みが終了すると、ＭＰＵ３
の動作とは独立に、ＥＥＰＲＯＭ４は、その内部におい
てラッチ回路４ａからＥＥＰＲＯＭのメモリ部４ｂの各
メモリセルへの冴込み動作に入る。そして、１ペ一ジ分
のデータの８込みを時間ｔｗ後にその１打込みを完了す
る。
ＥＥＰＲＯＭ４は、その外部からの暑込みデータをラッ
チ回路４ａで受け、その書込みが終了すると、ＭＰＵ３
の動作とは独立に、ＥＥＰＲＯＭ４は、その内部におい
てラッチ回路４ａからＥＥＰＲＯＭのメモリ部４ｂの各
メモリセルへの冴込み動作に入る。そして、１ペ一ジ分
のデータの８込みを時間ｔｗ後にその１打込みを完了す
る。
ＥＥＰＲＯＭ４がこの内部での１ペ一ジ分のデータの書
込みを行っている間、ＭＰＵ３は、その書込み時間ｊｗ
の期間に、次の１ペ一ジ分の受信データをＳＲＡＭ５の
受信データ記憶領域Ａ又はＢのいずれかに書込みむ処理
を継続しており、それが、前記の書込み終−ｒと同時か
、その後に完了する（０式参照）。そこで、この書込み
が完了した受信データ記憶領域Ｂ又はＡのいずれかに記
憶されている１ペ一ジ分のデータが次に受信した１バイ
ト分の受信中にＥＥＰＲＯＭ４に再び書込まれる。この
ような繰り返しにより受信データが順次ＥＥＰＲＯＭ４
に１ペ一ジ分単位で書込まれていく。
込みを行っている間、ＭＰＵ３は、その書込み時間ｊｗ
の期間に、次の１ペ一ジ分の受信データをＳＲＡＭ５の
受信データ記憶領域Ａ又はＢのいずれかに書込みむ処理
を継続しており、それが、前記の書込み終−ｒと同時か
、その後に完了する（０式参照）。そこで、この書込み
が完了した受信データ記憶領域Ｂ又はＡのいずれかに記
憶されている１ペ一ジ分のデータが次に受信した１バイ
ト分の受信中にＥＥＰＲＯＭ４に再び書込まれる。この
ような繰り返しにより受信データが順次ＥＥＰＲＯＭ４
に１ペ一ジ分単位で書込まれていく。
この処理状態を具体的に示すのが第２図であって、仮に
、受信データ記憶領域Ｂ上に外部装置から転送された受
信データが書込まれるもの（第３図の実線矢印参照）と
し、第２図に示すように、やがて、１ペ一ジ分の最後の
受信データが受信されて１ペ一ジ分（３２バイト分）の
受信が終了すると、最後の１バイト分のデータのＳＲＡ
Ｍ５への占込みが続いて行われ、受信データ記憶領域Ｂ
に１ペ一ジ分のすべての受信データの書込みが終γする
。このときの処理の詳細を述べると、ＭＰＵ３は、ｎ
＝ ３２の１つ前の１ペ一ジ分の最後の１バイトの受信
から一定時間おいて（この一定時間は、転送方式とプロ
セッサの処理能力に応じて決まり、受信と占込みが同時
にできるものでは、この空き時間がほとんどな（でもよ
い）、次の１ペ一ジ分のｎ＝１の１番目の１バイトの受
信処理に移り、ｎ＝１の１バイト目のデータを受信中に
前記のｎ＝３２の最後の１バイト分の受信データを受信
データ記憶領域Ｂに書込む。その後、続いて受信データ
記憶領域Ｂに記憶されている１ペ一ジ分の受信データを
読出してＥＥＰＲＯＭ４へ書込む。そして、その後に受
信中の１バイト分の受信データ（ｎ ＝ １のデータ）
の受信が完了した時点でこれを受信データ記憶領域Ａの
最初（ｎ＝１の位置）に書込んで記憶しく第３図の点線
矢印参照）、このようにしてその領域の先頭から順次１
バイト単位に受信データを格納していく。
、受信データ記憶領域Ｂ上に外部装置から転送された受
信データが書込まれるもの（第３図の実線矢印参照）と
し、第２図に示すように、やがて、１ペ一ジ分の最後の
受信データが受信されて１ペ一ジ分（３２バイト分）の
受信が終了すると、最後の１バイト分のデータのＳＲＡ
Ｍ５への占込みが続いて行われ、受信データ記憶領域Ｂ
に１ペ一ジ分のすべての受信データの書込みが終γする
。このときの処理の詳細を述べると、ＭＰＵ３は、ｎ
＝ ３２の１つ前の１ペ一ジ分の最後の１バイトの受信
から一定時間おいて（この一定時間は、転送方式とプロ
セッサの処理能力に応じて決まり、受信と占込みが同時
にできるものでは、この空き時間がほとんどな（でもよ
い）、次の１ペ一ジ分のｎ＝１の１番目の１バイトの受
信処理に移り、ｎ＝１の１バイト目のデータを受信中に
前記のｎ＝３２の最後の１バイト分の受信データを受信
データ記憶領域Ｂに書込む。その後、続いて受信データ
記憶領域Ｂに記憶されている１ペ一ジ分の受信データを
読出してＥＥＰＲＯＭ４へ書込む。そして、その後に受
信中の１バイト分の受信データ（ｎ ＝ １のデータ）
の受信が完了した時点でこれを受信データ記憶領域Ａの
最初（ｎ＝１の位置）に書込んで記憶しく第３図の点線
矢印参照）、このようにしてその領域の先頭から順次１
バイト単位に受信データを格納していく。
この場合、１ペ一ジ分のデータのＥＥＰＲＯＭ４への古
込みは、ラッチ時間ｔＲで済む。そして、このときラッ
チされた１ペ一ジ分のデータは、Ｅ−ＥＰＲＯＭ４の内
部の書込み時間ｔｗでＥＥＰＲＯＭ４の内部の各メモリ
セルへ書き込まれてい（。
込みは、ラッチ時間ｔＲで済む。そして、このときラッ
チされた１ペ一ジ分のデータは、Ｅ−ＥＰＲＯＭ４の内
部の書込み時間ｔｗでＥＥＰＲＯＭ４の内部の各メモリ
セルへ書き込まれてい（。
この間にＭＰＵ３は、受信データ記憶領域Ａを利用して
受信した次の受信データをそこに順次書込む処理をして
いる。
受信した次の受信データをそこに順次書込む処理をして
いる。
そこで、第３図に示すように、ＳＲＡＭ５上に設けられ
た受信データ記憶領域Ａと受信データ記憶領域Ｂには、
１ベ一ソ分ごとに受信データが記憶され、これら領域が
交互に用いられる。このようにして−ＩＥＬＳＲＡＭＳ
上に受信データが１ベ一ジ分記憶され、次の１ペ一ジ分
の最初の１バイト分のデータの受信動作とすでに記憶さ
れたＳＲＡＭ ５−１−の１ペ一ジ分のデータのＥＥＰ
ＲＯＭ４への井込み動作が並行して行われることになる
。
た受信データ記憶領域Ａと受信データ記憶領域Ｂには、
１ベ一ソ分ごとに受信データが記憶され、これら領域が
交互に用いられる。このようにして−ＩＥＬＳＲＡＭＳ
上に受信データが１ベ一ジ分記憶され、次の１ペ一ジ分
の最初の１バイト分のデータの受信動作とすでに記憶さ
れたＳＲＡＭ ５−１−の１ペ一ジ分のデータのＥＥＰ
ＲＯＭ４への井込み動作が並行して行われることになる
。
以上は、１ペ一ジ分の後で、次の１ペ一ジ分の受信デー
タの最初の１バイトを受信中にＥＥＰＲＯＭ４への書込
みを行うものであるが、ＥＥＰＲＯＭ４のａ込み時間ｊ
ｗがさらに短ければ、ＥＥＰＲＯＭ４への書込みは、１
ペ一ジ分の受４ｇデータが受信データ記憶領域Ａ又はＢ
に記憶され、それが完了した後の次の１バイト受信中に
行われればよい。
タの最初の１バイトを受信中にＥＥＰＲＯＭ４への書込
みを行うものであるが、ＥＥＰＲＯＭ４のａ込み時間ｊ
ｗがさらに短ければ、ＥＥＰＲＯＭ４への書込みは、１
ペ一ジ分の受４ｇデータが受信データ記憶領域Ａ又はＢ
に記憶され、それが完了した後の次の１バイト受信中に
行われればよい。
ところで、ＥＥＰＲＯＭ４への受信データの書込みは、
前述の０式で示されるように、受信データ記憶領域Ａへ
の書込みが終γする以前にＥＥＰＲＯＭ４内の書込みが
終了するように設定されているため、以後同様に受信デ
ータ記憶領域Ａ、 Ｂを交互に用いたデータ９込みを行
うことができ、このことによって通信バッファサイズに
依存しない大徹データの連続的な伝送・書込み処理を行
うことがでる。
前述の０式で示されるように、受信データ記憶領域Ａへ
の書込みが終γする以前にＥＥＰＲＯＭ４内の書込みが
終了するように設定されているため、以後同様に受信デ
ータ記憶領域Ａ、 Ｂを交互に用いたデータ９込みを行
うことができ、このことによって通信バッファサイズに
依存しない大徹データの連続的な伝送・書込み処理を行
うことがでる。
なお、このような書込み処理を行うデータとしては、ダ
ウンロードで行うアプリケーションプログラムとか、各
種の登録データなどを挙げることができる。
ウンロードで行うアプリケーションプログラムとか、各
種の登録データなどを挙げることができる。
以」二説明してきたが、実施例では、ＳＲＡＭ５１ユに
２つの受信データ記憶領域ＡとＢを設けているが、伝送
時間とＥＥＰＲＯＭへのデータ書込み時間の関係によっ
ては、受信データ記憶領域数を３以」二としてもよい。
２つの受信データ記憶領域ＡとＢを設けているが、伝送
時間とＥＥＰＲＯＭへのデータ書込み時間の関係によっ
ては、受信データ記憶領域数を３以」二としてもよい。
このように複数の受信データ記憶領域を設けた場合には
、最も古い受信データから先に読出してＥＥＰＲＯＭに
書込むことになる。このように３以上の受信データ記憶
領域を設ければ、ＥＥＰＲＯＭ４における内部書込み時
間ｊｗが伸びたとき、或いは０式を滴定しないような条
件においてもデータの受信とその書込みとを行うことが
できる。このような場合には、実施例のように次の１ペ
一ジ分の最初の１バイトの受信データをＳＲＡＭに書込
んだ後にＥＥＰＲＯＭに書込むような限定はされず、１
ペ一ジ分のＳ込みが完了した後で、かつ次のデータの受
信中においてＥＥＰＲＯＭ４への書込みが行われればよ
い。
、最も古い受信データから先に読出してＥＥＰＲＯＭに
書込むことになる。このように３以上の受信データ記憶
領域を設ければ、ＥＥＰＲＯＭ４における内部書込み時
間ｊｗが伸びたとき、或いは０式を滴定しないような条
件においてもデータの受信とその書込みとを行うことが
できる。このような場合には、実施例のように次の１ペ
一ジ分の最初の１バイトの受信データをＳＲＡＭに書込
んだ後にＥＥＰＲＯＭに書込むような限定はされず、１
ペ一ジ分のＳ込みが完了した後で、かつ次のデータの受
信中においてＥＥＰＲＯＭ４への書込みが行われればよ
い。
実施例では、受信データを１バイトごとにＳＲＡＭに書
込んでいるが、数バイトを単位としてもよく、これは、
入出力インタフェース２或いはＭＰＵ３の内部のレジス
タ箋の容量とＭＰＵ３の受信データの処理能力とにより
決定されるものであって、受信データの受信と書込み処
理とが独立に行える最大バイト数まで可能である。
込んでいるが、数バイトを単位としてもよく、これは、
入出力インタフェース２或いはＭＰＵ３の内部のレジス
タ箋の容量とＭＰＵ３の受信データの処理能力とにより
決定されるものであって、受信データの受信と書込み処
理とが独立に行える最大バイト数まで可能である。
また、実施例では、ラッチ回路付きのＥＥＰＲＯＭが１
つ設けられているが、これは、複数個設けられていても
よく、このような場合には、データを受信するＳＲＡＭ
の受信データ記憶領域は、複数のＥＥＰＲＯＭに分配で
きるように対応する数の受信データ記憶領域を設けるこ
とができる。
つ設けられているが、これは、複数個設けられていても
よく、このような場合には、データを受信するＳＲＡＭ
の受信データ記憶領域は、複数のＥＥＰＲＯＭに分配で
きるように対応する数の受信データ記憶領域を設けるこ
とができる。
さらに、この発明におけるメモリの構成は、実施例では
ＳＲＡＭとＥＥＰＲＯＭの例を示しているが、ＳＲＡＭ
やＥＰＲＯＭ等のメモリに限定されるものではない。
ＳＲＡＭとＥＥＰＲＯＭの例を示しているが、ＳＲＡＭ
やＥＰＲＯＭ等のメモリに限定されるものではない。
［発明の効果コ
以上説明したように、この発明では、データの伝送時間
よりも書込み時間の短いメモリと、例えば、ラッチ回路
付きのＥＥＰＲＯＭのように外部からのデータの書込み
時間が短く、内部におけるデータ書込み時間が長いメモ
リとの２種を用い、書込み時間の長いメモリへのデータ
書込み処理時間内に伝送されるデータを格納するための
受信データ記憶領域を書込み時間の短いメモリ上に設け
て、かつその受信データ記憶領域のサイズを内部書込み
時間の長いメモリのアクセス単位長である情報長の整数
倍とすることにより、大量データの連続的書込みができ
、書込み処理能力を向上させることができる。
よりも書込み時間の短いメモリと、例えば、ラッチ回路
付きのＥＥＰＲＯＭのように外部からのデータの書込み
時間が短く、内部におけるデータ書込み時間が長いメモ
リとの２種を用い、書込み時間の長いメモリへのデータ
書込み処理時間内に伝送されるデータを格納するための
受信データ記憶領域を書込み時間の短いメモリ上に設け
て、かつその受信データ記憶領域のサイズを内部書込み
時間の長いメモリのアクセス単位長である情報長の整数
倍とすることにより、大量データの連続的書込みができ
、書込み処理能力を向上させることができる。
【図面の簡単な説明】
第１図は、この発明のＩＣカードの情報書込み方式を適
用した一実施例のブロック図、第２図は、その書込み処
理のタイミングチャート、第３図は、そのＳＲＡＭから
ＥＥＰＲＯＭへデータを書込む場合の説明図である。 １・・・ＩＣカード、 ２・・・入出力インタフェース、 ３・・・プロセッサ（ＭＰＵ） 、４・・・ＥＥＰＲＯ
Ｍ。 ４ａ・・・ラッチ回路、５・・・ＳＲＡＭ。 ６・・・マスクＲＯＭ。 特許出願人 日立マクセル株式会社 代理人 弁理士 梶 山 信 是
用した一実施例のブロック図、第２図は、その書込み処
理のタイミングチャート、第３図は、そのＳＲＡＭから
ＥＥＰＲＯＭへデータを書込む場合の説明図である。 １・・・ＩＣカード、 ２・・・入出力インタフェース、 ３・・・プロセッサ（ＭＰＵ） 、４・・・ＥＥＰＲＯ
Ｍ。 ４ａ・・・ラッチ回路、５・・・ＳＲＡＭ。 ６・・・マスクＲＯＭ。 特許出願人 日立マクセル株式会社 代理人 弁理士 梶 山 信 是
Claims (2)
- （１） プロセッサと、このプロセッサのシステムプロ
グラムを格納する第１の不揮発性メモリ部と、アプリケ
ーションプログラム又は登録データ等を格納する書換え
可能な第２の不揮発性メモリ部と、各種の処理データを
記憶する書換え可能な不揮発性メモリ又は揮発性メモリ
からなる第３のメモリ部とを有し、外部装置との間でデ
ータの授受を行うＩＣカードにおいて、第２のメモリ部
はｎバイト（ｎは２以上の整数）の単位情報長を単位と
して指定された記憶位置に情報を記憶するものであって
、前記単位情報長の情報について外部からの書込み時間
ｔ＿１とその内部での書込み時間ｔ＿２（ただし、ｔ＿
２＞ｔ＿１）とを有し、第３のメモリは前記単位情報長
を記憶する領域を複数有し、ｍバイト（ｍはｎより小さ
い整数）のデータを複数の前記領域の１つに書込む処理
時間ｔ＿３と前記時間ｔ＿１との和が前記ｍバイトの受
信時間と等しいかこれよりも短いものであって、前記プ
ロセッサは前記システムプログラム又は前記アプリケー
ションプログラムに従って前記外部装置から転送された
書込み情報のうち前記ｍバイトのデータを受信したとき
にｍバイトの受信に応じてそれを複数の前記領域の１つ
に順次書込む処理をし、前記単位情報長分の情報の書込
みが前記領域の少なくとも１以上に完了していて、かつ
前記転送された書込み情報のｍバイトの情報を受信して
いるときに前記単位情報長の書込みが完了している前記
領域の前記単位情報長分の情報を第２のメモリに書込む
処理をすることを特徴とするＩＣカードの情報書込み方
式。 - （２） プロセッサと、このプロセッサのシステムプロ
グラムを格納する第１の不揮発性メモリ部と、アプリケ
ーションプログラム又は登録データ等を格納する書換え
可能な第２の不揮発性メモリ部と、各種の処理データを
記憶する書換え可能な不揮発性メモリ又は揮発性メモリ
からなる第３のメモリ部とを有し、外部装置との間でデ
ータの授受を行うＩＣカードにおいて、第２のメモリ部
はｎバイト（ｎは２以上の整数）の単位情報長を単位と
して指定された記憶位置に情報を記憶するものであって
、前記単位情報長の情報について外部からの書込み時間
ｔ＿１とその内部での書込み時間ｔ＿２（ただし、ｔ＿
２＞ｔ＿１）とを有し、第３のメモリは前記単位情報長
を記憶する領域を複数有し、ｍバイト（ｍはｎより小さ
い整数）のデータを複数の前記領域の１つに書込む処理
時間ｔ＿３と前記時間ｔ＿１との和が前記ｍバイトの受
信時間と等しいかこれよりも短く、かつ前記単位情報長
の情報を受信する時間ｔ＿４がｔ＿４≧ｔ＿１＋ｔ＿２
＋ｔ＿３であって、前記プロセッサは前記システムプロ
グラム又は前記アプリケーションプログラムに従って前
記外部装置から入力された書込み情報のうち前記ｍバイ
トのデータを受信したときにｍバイトの受信に応じてそ
れを複数の前記領域の１つに順次書込む処理をし、前記
単位情報長分の情報の書込みが前記領域の少なくとも１
以上に完了していて、かつ前記転送された書込み情報の
ｍバイトの情報を受信しているときに前記単位情報長の
書込みが完了している前記領域のうち最も古い単位情報
長を記憶している領域の前記単位情報長分の情報を第２
のメモリに書込む処理をすることを特徴とするＩＣカー
ドの情報書込み方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21452288A JP2750704B2 (ja) | 1988-08-29 | 1988-08-29 | Ｉｃカードの情報書込み方式及びｉｃカード |
| DE1989615082 DE68915082T2 (de) | 1988-08-29 | 1989-08-29 | Chipkarte und Verfahren zum Einscheiben von Daten in diese. |
| EP19890308694 EP0357361B1 (en) | 1988-08-29 | 1989-08-29 | IC card and method for writing information therein |
| US07/925,416 US5200600A (en) | 1988-08-29 | 1992-08-10 | IC card and method for writing information therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21452288A JP2750704B2 (ja) | 1988-08-29 | 1988-08-29 | Ｉｃカードの情報書込み方式及びｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0262687A true JPH0262687A (ja) | 1990-03-02 |
| JP2750704B2 JP2750704B2 (ja) | 1998-05-13 |
Family
ID=16657117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21452288A Expired - Lifetime JP2750704B2 (ja) | 1988-08-29 | 1988-08-29 | Ｉｃカードの情報書込み方式及びｉｃカード |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0357361B1 (ja) |
| JP (1) | JP2750704B2 (ja) |
| DE (1) | DE68915082T2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484216A (ja) * | 1990-07-26 | 1992-03-17 | Toshiba Corp | 半導体ディスク装置のデータ消去方法 |
| JPH05242688A (ja) * | 1992-02-27 | 1993-09-21 | Hitachi Ltd | フラッシュｅｅｐｒｏｍを用いた記録再生装置 |
| JPH064399A (ja) * | 1992-06-22 | 1994-01-14 | Hitachi Ltd | 半導体記憶装置 |
| JP2000148583A (ja) * | 1992-06-22 | 2000-05-30 | Hitachi Ltd | 半導体記憶装置 |
| JP2000163314A (ja) * | 1992-06-22 | 2000-06-16 | Hitachi Ltd | 半導体記憶装置 |
| JP2002236612A (ja) * | 2002-01-21 | 2002-08-23 | Hitachi Ltd | 半導体記憶装置 |
| US6549974B2 (en) | 1992-06-22 | 2003-04-15 | Hitachi, Ltd. | Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner |
| US6731537B2 (en) | 2001-09-12 | 2004-05-04 | Renesas Technology Corp. | Non-volatile memory device and data storing method |
| US6766417B1 (en) | 1999-10-12 | 2004-07-20 | Sony Computer Entertainment Inc. | Entertainment apparatus, information processing unit and portable storage device |
| JP2004240993A (ja) * | 2004-04-12 | 2004-08-26 | Hitachi Ltd | 半導体記憶装置 |
| JP2005100470A (ja) * | 2004-12-28 | 2005-04-14 | Hitachi Ltd | 半導体記憶装置 |
| JP2005339581A (ja) * | 2005-08-08 | 2005-12-08 | Hitachi Ltd | 半導体記憶装置 |
| JP2008108281A (ja) * | 2008-01-10 | 2008-05-08 | Renesas Technology Corp | 半導体ディスク装置 |
| JP2011008790A (ja) * | 2009-06-29 | 2011-01-13 | Thomson Licensing | 情報データをフラッシュメモリデバイスに書き込む際のライトエラーを処理する方法及び装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2941361B2 (ja) * | 1990-06-07 | 1999-08-25 | 株式会社東芝 | 携帯可能電子装置 |
| US5410717A (en) * | 1991-03-22 | 1995-04-25 | Allen-Bradley Company, Inc. | Removable function card for a programmable controller processor |
| JP3471842B2 (ja) * | 1993-03-29 | 2003-12-02 | 株式会社東芝 | データ管理装置、データ記憶装置およびデータ管理方法 |
| FR2705811B1 (fr) * | 1993-05-26 | 1995-07-07 | Gemplus Card Int | Procédé de fonctionnement d'une carte à microcircuit et carte correspondante. |
| JP3782840B2 (ja) | 1995-07-14 | 2006-06-07 | 株式会社ルネサステクノロジ | 外部記憶装置およびそのメモリアクセス制御方法 |
| EP0978786A1 (de) | 1998-08-05 | 2000-02-09 | Siemens Aktiengesellschaft | Interface-Schaltung und Verfahren zur Übertragung von Daten zwischen einer seriellen Schnittstelle und einem Prozessor |
| JP2003015954A (ja) * | 2001-06-28 | 2003-01-17 | Sharp Corp | 半導体記憶装置および情報機器、半導体記憶装置のアクセス期間設定方法 |
| WO2005001694A1 (ja) * | 2003-06-27 | 2005-01-06 | Fujitsu Limited | データ転送方法及びシステム |
| DE10335612B3 (de) * | 2003-08-04 | 2005-01-27 | Giesecke & Devrient Gmbh | Speichern von Daten in einem nicht-flüchtigen Speicher eines tragbaren Datenträgers |
| EP2306416A1 (en) * | 2009-09-25 | 2011-04-06 | Incard SA | Improved method for pre-personalizing an IC Card |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001550A (en) * | 1975-12-04 | 1977-01-04 | Schatz Vernon L | Universal funds transfer and identification card |
| FR2401459A1 (fr) * | 1977-08-26 | 1979-03-23 | Cii Honeywell Bull | Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable |
| JPS6246483A (ja) * | 1985-08-22 | 1987-02-28 | Casio Comput Co Ltd | Ｉｃカ−ドにおけるデ−タ書込み方式 |
| DE3640238A1 (de) * | 1985-11-30 | 1987-06-25 | Toshiba Kawasaki Kk | Tragbare elektronische vorrichtung |
| US4816654A (en) * | 1986-05-16 | 1989-03-28 | American Telephone And Telegraph Company | Improved security system for a portable data carrier |
| US4766293A (en) * | 1986-06-26 | 1988-08-23 | Visa International Service Association | Portable financial transaction card capable of authorizing a transaction in foreign currencies |
| US4777355A (en) * | 1986-12-24 | 1988-10-11 | Mitsubishi Denki Kabushiki Kaisha | IC card and system for checking the functionality thereof |
| JPS63182795A (ja) * | 1987-01-20 | 1988-07-28 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ポータブル・カードとその製造方法 |
-
1988
- 1988-08-29 JP JP21452288A patent/JP2750704B2/ja not_active Expired - Lifetime
-
1989
- 1989-08-29 DE DE1989615082 patent/DE68915082T2/de not_active Expired - Fee Related
- 1989-08-29 EP EP19890308694 patent/EP0357361B1/en not_active Revoked
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484216A (ja) * | 1990-07-26 | 1992-03-17 | Toshiba Corp | 半導体ディスク装置のデータ消去方法 |
| JPH05242688A (ja) * | 1992-02-27 | 1993-09-21 | Hitachi Ltd | フラッシュｅｅｐｒｏｍを用いた記録再生装置 |
| US6598115B2 (en) | 1992-06-22 | 2003-07-22 | Hitachi, Ltd. | Semiconductor storage apparatus including a plurality of nonvolatile flash memories and utilizing logical to physical sector conversion |
| US6728826B2 (en) | 1992-06-22 | 2004-04-27 | Renesas Technology Corp. | Semiconductor storage device in which commands are sequentially fed to a plurality of flash memories to continuously write data |
| JP2000163314A (ja) * | 1992-06-22 | 2000-06-16 | Hitachi Ltd | 半導体記憶装置 |
| US8001319B2 (en) | 1992-06-22 | 2011-08-16 | Solid State Storage Solutions, Inc. | Semiconductor storage device |
| US6457092B1 (en) | 1992-06-22 | 2002-09-24 | Hitachi, Ltd. | Semiconductor disk storage apparatus including a plurality of flash memories and a buffer memory to continuously write data responsive to first and second write commands |
| US6549974B2 (en) | 1992-06-22 | 2003-04-15 | Hitachi, Ltd. | Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner |
| JPH064399A (ja) * | 1992-06-22 | 1994-01-14 | Hitachi Ltd | 半導体記憶装置 |
| JP2000148583A (ja) * | 1992-06-22 | 2000-05-30 | Hitachi Ltd | 半導体記憶装置 |
| US6766417B1 (en) | 1999-10-12 | 2004-07-20 | Sony Computer Entertainment Inc. | Entertainment apparatus, information processing unit and portable storage device |
| US6731537B2 (en) | 2001-09-12 | 2004-05-04 | Renesas Technology Corp. | Non-volatile memory device and data storing method |
| JP2002236612A (ja) * | 2002-01-21 | 2002-08-23 | Hitachi Ltd | 半導体記憶装置 |
| JP2004240993A (ja) * | 2004-04-12 | 2004-08-26 | Hitachi Ltd | 半導体記憶装置 |
| JP2005100470A (ja) * | 2004-12-28 | 2005-04-14 | Hitachi Ltd | 半導体記憶装置 |
| JP2005339581A (ja) * | 2005-08-08 | 2005-12-08 | Hitachi Ltd | 半導体記憶装置 |
| JP2008108281A (ja) * | 2008-01-10 | 2008-05-08 | Renesas Technology Corp | 半導体ディスク装置 |
| JP2011008790A (ja) * | 2009-06-29 | 2011-01-13 | Thomson Licensing | 情報データをフラッシュメモリデバイスに書き込む際のライトエラーを処理する方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2750704B2 (ja) | 1998-05-13 |
| EP0357361B1 (en) | 1994-05-04 |
| EP0357361A2 (en) | 1990-03-07 |
| EP0357361A3 (en) | 1990-10-31 |
| DE68915082T2 (de) | 1994-09-08 |
| DE68915082D1 (de) | 1994-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0262687A (ja) | Ｉｃカードの情報書込み方式及びｉｃカード | |
| US5200600A (en) | IC card and method for writing information therein | |
| KR930014577A (ko) | 반도체 기억장치 | |
| JPH0146892B2 (ja) | ||
| JP3656876B2 (ja) | マクロ命令機能を有する同期式半導体メモリ装置とマクロ命令の格納及び実行方法 | |
| US3480917A (en) | Arrangement for transferring between program sequences in a data processor | |
| CN108538332A (zh) | 与非门闪存的读取方法 | |
| JPH11110339A (ja) | Ｄｍａコントローラ | |
| US7600068B2 (en) | Programmable control interface device | |
| JPH07311708A (ja) | メモリカード | |
| JPH01197895A (ja) | 携帯可能電子装置のメモリ登録方式 | |
| JPS61211788A (ja) | Ｉｃカ−ド | |
| JPS6323581B2 (ja) | ||
| JPS63168720A (ja) | メモリバツフア装置 | |
| JP3030821B2 (ja) | Ｉｃカードデータ伝送システム | |
| JP2865476B2 (ja) | Ｉｃメモリカードにおけるデータ入出力方式およびｉｃメモリカードならびにｉｃメモリカードシステム | |
| SU1277129A1 (ru) | Многопроцессорна вычислительна система | |
| JPS59167734A (ja) | ダイレクト・メモリ・アクセス制御方式 | |
| JPS6230461B2 (ja) | ||
| JP2005018563A (ja) | マイクロコントローラ装置 | |
| JPH06214939A (ja) | Ｄｍａコントローラ | |
| SU1283760A1 (ru) | Устройство дл управлени микропроцессорной системой | |
| JPH04199228A (ja) | 半導体集積回路装置 | |
| JPS5562580A (en) | Buffer memory unit | |
| JPS59109933A (ja) | Ｄｍａ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |