HINTERGRUND DER ERFINDUNG
-
Diese Erfindung bezieht sich auf eine Chipkarte und ein
Verfahren zum Schreiben von Information in selbige.
Genauer bezieht sich die Erfindung auf eine Chipkarte und
ein Verfahren zum Schreiben von Information in die
Chipkarte, so daß ein Programm zur Informationsverarbeitung
etc. effektiv geschrieben werden kann, indem es in einen
elektrisch löschbaren und programmierbaren,
nichtflüchtigen Speicher (ein EEPROM) geladen wird, der zur
Speicherung eines solchen Programms etc. vorgesehen ist.
-
In einer in der Vergangenheit verwendeten, herkömmlichen
Chipkarte wurde ein Verarbeitungsprogramm für einen
Mikroprozessor in einem Masken-ROM gespeichert, wobei der
Inhalt des Verarbeitungprogramms nicht verändert werden
konnte. Seit kurzem wird ein EEPROM als Programmspeicher
in einer Chipkarte verwendet, so daß ein Programm später
in den Speicher geschrieben werden und sein Inhalt
verändert werden kann.
-
In der obenbeschriebenen modernen Chipkarte werden
verschiedene aufgezeichnete Daten wie etwa verschiedene
Arten von ID-Information (Identifizierungsinformation
oder Vergleichsinformation) später in das EEPROM
geschrieben, während zusätzlich zu solch einem Speicher
ein statischer Schreib-/Lesespeicher (ein SRAM) oder
ähnliches als Arbeitsspeicher zur zeitweiligen
Speicherung von Daten eingebaut ist.
-
Während das SRAM dem EEPROM im allgemeinen dahingehend
überlegen ist, daß die zum Schreiben benötigte Zeit (eine
Schreibzeit) relativ kurz ist, besitzt es den Nachteil,
daß die gespeicherten Daten verlorengehen, wenn die
Stromversorgung unterbrochen wird. Andererseits besitzt
das EEPROM, obwohl es als programmierbarer,
nichtflüchtiger Speicher verwendet werden kann, den Nachteil, daß es
eine längere Zeit, in der Größenordnung einer
Millisekunde, zum Schreiben der Daten eines Bytes in ein EEPROM
benötigt, während die erforderliche Schreibzeit zum
Schreiben der Daten eines Bytes in das SRAM lediglich in
der Größenordnung einer Mikrosekunde liegt.
-
Deshalb ist es Praxis des Standes der Technik, daß in dem
Fall, in dem eine große Menge von Daten in ein EEPROM
geschrieben werden müssen, diese Daten einmal in das SRAM
und dann in das EEPROM geschrieben werden. Da in der
Chipkarte dem SRAM jedoch kein sehr großer Bereich
zugeordnet ist, ist der Bereich des SRAM, der als
Informationsaustauschpuffer verwendet wird, hinsichtlich der
Größe beschränkt, so daß nur eine beschränkte Menge Daten
zugleich übertragen werden können. Somit ist die
derzeitige Sachlage so, daß eine große Datenmenge in Gruppen
unterteilt in das SRAM übertragen und geschrieben wird,
wobei jede Gruppe eine kleine Datenmenge umfaßt.
-
Folglich müssen Schreibdaten, die Wiederholungen von
Daten wie etwa einen Anfangscode, einen Befehl, einen
Identifizierungscode, einen Endcode etc. enthalten,
mehrmals übertragen werden, was zu einem anfälligen
Schreib- und Übertragungsverfahren der Daten führt. Weil
eine serielle Verarbeitung, die den Empfang, das
Schreiben und die Bestätigung der Daten umfaßt, üblicherweise
beim Schreiben von Daten in die Chipkarte durchgeführt
wird, behindert die Unterteilung der Daten in eine
Mehrzahl
von Gruppen wie oben beschrieben das gewünschte
Schreiben von Daten mit hoher Geschwindigkeit.
-
Im Hinblick auf die Lösung solcher Probleme des Standes
der Technik ist es ein Ziel der vorliegenden Erfindung,
eine Verfahren zu schaffen, das ein Schreiben von
Information in eine Chipkarte mit hoher Geschwindigkeit
gestattet.
-
Ein weiteres Ziel der vorliegenden Erfindung ist die
Schaffung eines Verfahrens zum Schreiben von Information
in eine Chipkarte, so daß eine große Datenmenge
kontinuierlich in die Chipkarte geschrieben werden kann, wodurch
die Leistung des Schreibens von Daten gesteigert werden
kann.
-
FR-A-2 609 175 offenbart eine Chipkarte, die die
Grundlage für den Oberbegriff von Anspruch 1 darstellt, und
ein Verfahren zum Schreiben von Information in eine
Chipkarte gemäß dem Oberbegriff von Anspruch 6. Die
vorliegende Erfindung, wie sie in den Ansprüchen 1 und 6
festgelegt ist, sieht die Verwendung eines
Zwischenspeichers im zweiten Speicher und in einem dritten Speicher
vor, durch den einzelne Bytes mit hoher Geschwindigkeit
seriell aufgezeichnet und dann als Gruppe in den zweiten
Speicher geschrieben werden können, um die
Schreiboperation zu beschleunigen.
-
Wie später im Detail beschrieben und dargestellt, umfaßt
eine Chipkarte zwei Arten von Speichern, d.h. einen
Speicher wie etwa ein SRAM, das eine Daten-Schreibzeit
besitzt, die kürzer als eine Datenübertragungszeit ist,
und einen Speicher wie etwa ein EEPROM mit einer
Zwischenspeicherschaltung, in der eine Daten-Schreibzeit zum
Schreiben von außen übertragenen Daten kurz, aber eine
Daten-Schreibzeit zum Schreiben von intern übertragenen
Daten lang ist. Speicherbereiche für empfangene Daten zum
Speichern von während der Daten-Schreibzeit zu dem
Speicher mit der langen Daten-Schreibzeit zu übertragenden
Daten sind in dem Speicher mit der kurzen
Daten-Schreibzeit vorgesehen, wobei die Größe dieser Speicherbereiche
für empfangene Daten p-mal (p: eine ganze Zahl) so groß
ist wie die Länge einer Informationseinheit, auf die
durch den Speicher mit der langen Daten-Schreibzeit
zugegriffen wird.
-
In ihrer bevorzugten Form schafft die vorliegende
Erfindung eine Chipkarte, die einen Prozessor, eine erste
nichtflüchtige Speichereinrichtung zum Speichern eines
Systemprogramms, das für den Betrieb des Prozessors
erforderlich ist, eine programmierbare, zweite,
nichtflüchtige Speichereinheit zum Speichern eines
Anwendungsprogramms, aufgezeichneter Daten oder ähnlichem, eine
dritte Speichereinrichtung in der Form eines
programmierbaren nichtflüchtigen oder flüchtigen Speichers zum
Speichern von verschiedenen Arten von verarbeiteten Daten
und eine Schnittstelle für den Empfang und die
Übertragung von und zu einer externen Endgeräteinheit umfaßt.
Die zweite Speichereinrichtung in der Chipkarte enthält
bestimmte Speicherbereiche, um Informationseinheiten zu
speichern, deren Länge n Bytes beträgt (n: eine ganze
Zahl größer oder gleich 2), und besitzt eine externe
Informationsschreibzeit tT sowie eine interne
Informationsschreibzeit tS (tS > tT), die zum Schreiben von
Information einer Einheitslänge erforderlich ist. Die
dritte Speichereinrichtung umfaßt eine Mehrzahl von
Speicherbereichen zum Speichern von Information der
Einheitslänge in jedem von ihnen und besitzt eine
Informations-Schreibzeit tR, um m Bytes (m: eine ganze Zahl
kleiner als n) in eine der mehreren Speicherbereiche zu
schreiben, wobei die Summe der Zeiten tR und tT gleich
oder kürzer als die Zeit gewählt ist, die zum Empfang der
Daten von m Bytes erforderlich ist. Die Gesamtzeit tW zum
Empfang der Information der Einheitslänge ist durch die
Beziehung tW > tT + tS + tR gegeben. Das Verfahren zum
Schreiben von Information umfaßt die Schritte des
aufeinanderfolgenden Schreibens von Daten aus m Bytes in einen
der mehreren Speicherbereiche gemäß dem Systemprogramm
oder Anwendungsprogramm als Antwort auf den Empfang der
Daten aus m Bytes aus der von der externen
Endgeräteinheit übertragenen Information sowie das Auslesen der als
erste von allen in den Speicherbereichen der dritten
Speichereinrichtung gespeicherten Information mit
Einheitslänge, wenn die Information mit Einheitslänge
bereits in mindestens einem der mehreren Speicherbereiche
der dritten Speichereinrichtung geschrieben wurde und die
zu schreibende übertragene Information aus m Bytes
empfangen wird, und das Schreiben derselben in die zweite
Speichereinrichtung.
-
In der Chipkarte gemäß der vorliegenden Erfindung ist die
zweite Speichereinrichtung zum Beispiel in Form eines mit
hoher Geschwindigkeit betreibbaren EEPROM mit einer
eingebauten Zwischenspeicher-Flipflopschaltung gegeben,
die Information von fester Einheitslänge von zum Beispiel
32 Bytes oder 64 Bytes zwischenspeichern kann, während
die dritte Speichereinrichtung in Form eines SRAMs mit
einer Mehrzahl von Speicherbereichen für empfangene
Information gegeben ist. Die obenbeschriebene
Einheitslänge der Information wird im folgenden, falls
erforderlich, als eine Seite bezeichnet. Wenn Informationen mit
Längen, die jeweils der obenbeschriebenen Einheitslänge
gleich sind, von der externen Endgeräteinheit übertragen
werden, um zwischengespeichert und dann in das EEPROM
geschrieben zu werden, wird die Information mit
Einheitslänge einmal in jeder der mehreren Speicherbereiche des
SRAM gespeichert und dann auf das EEPROM übertragen. In
der vorliegenden Erfindung werden die von der externen
Endgeräteinheit übertragenen Schreibdaten gleichzeitig in
das SRAM und Daten vom SRAM in das EEPROM geschrieben,
wobei eine solche Operation während der Übertragungszeit
einer Seite durchgeführt wird. Deshalb kann das Schreiben
von Daten in das EEPROM während der Übertragung von Daten
von der externen Endgeräteinheit durchgeführt werden,
wobei die Geschwindigkeit des Schreibens von übertragenen
Daten verbessert werden kann.
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Fig. 1 ist ein Blockschaltbild einer Chipkarte, auf die
eine bevorzugte Ausführungsform des Verfahrens zum
Schreiben von Information gemäß der vorliegenden
Erfindung angewandt wird.
-
Fig. 2 ist ein Zeitablaufdiagramm, das den Zeitablauf
beim Schreiben von Daten auf die Chipkarte zeigt.
-
Fig. 3 zeigt die Art und Weise, in der Daten vom SRAM in
das in Fig. 1 gezeigte EEPROM geschrieben werden.
-
Fig. 4a und 4b zeigen, wie sich der Betriebszustand in
einem EEPROM des Standes der Technik bzw. in dem in der
vorliegenden Erfindung verwendeten EEPROM ändert.
-
Fig. 5 zeigt den internen Aufbau des in Fig. 1 gezeigten
EEPROM.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Es werden nun bevorzugte Ausführungsformen des Verfahrens
zum Schreiben von Information gemäß der vorliegenden
Erfindung im Detail mit Bezug auf die Zeichnungen
beschrieben.
-
Fig. 1 ist ein Blockschaltbild einer Chipkarte, auf die
eine bevorzugte Ausführungsform des Verfahrens zum
Schreiben von Information gemäß der vorliegenden
Erfindung angewandt wird, Fig. 2 ist ein Zeitablaufdiagramm,
das den Zeitablauf beim Schreiben von Daten auf die
Chipkarte zeigt, und Fig. 3 zeigt die Art und Weise, wie
Daten vom SRAM in das in Fig. 1 gezeigte EEPROM
geschrieben werden.
-
Bezugnehmend auf Fig. 1 bezeichnet das Bezugszeichen 1
die Chipkarte, die ein Masken-ROM 6, welches ein
Systemprogramm gespeichert hat, ein EEPROM 4, welches ein
Anwendungsprogramm oder aufgezeichnete Daten oder
ähnliches gespeichert hat, ein SRAM 5, welches als
Informationsaustauschpuffer und Arbeitsspeicher dient, eine
Eingabe/Ausgabe-Schnittstelle 2 zum Empfangen und
Übertragen von Signalen von und zu einer externen
Endgeräteinheit (nicht gezeigt) sowie einen Mikroprozessor
(eine MPU) 3 umfaßt, der die obenbeschriebenen Einheiten
steuert.
-
Das EEPROM 4 ist auf einem Chip hergestellt und umfaßt
eine Zwischenspeicher-Flipflopschaltung 4a, die
Informationseinheiten mit einer Länge von jeweils zum Beispiel
32 Bytes mit hoher Geschwindigkeit zwischenspeichern
kann, und einen Speicherbereich 4b. Wie in Fig. 2
gezeigt, können von außen übertragene Daten mit einer
Informations-Einheitslänge (entsprechend einer Seite, das
heißt 32 Bytes) von der
Zwischenspeicher-Flipflopschaltung 4a mit einer hohen Geschwindigkeit von etwa 200
nsec/Byte in einer Daten-Schreibzeit TR
zwischengespeichert werden, wobei die zwischengespeicherten Daten dann
in den Speicherteil 4b des EEPROM 4 in einer Daten-
Schreibzeit tW von etwa 15 msec/Seite (1 Seite = 32
Bytes) geschrieben werden. Diese Schreibzeit tW ist
ziemlich kurz im Vergleich zu einer Schreibzeit von etwa 15
msec/Byte in einem in einer herkömmlichen Chipkarte
verwendeten EEPROM.
-
Fig. 4a zeigt, wie die Änderung des Betriebszustandes des
EEPROM in der herkömmlichen Chipkarte erfolgt, während
Fig. 4b zeigt, wie die Änderung des Betriebszustandes des
mit hoher Geschwindigkeit betreibbaren EEPROM 4 in der in
Fig. 1 gezeigten Chipkarte erfolgt. Fig. 5 zeigt eine
Form des internen Aufbaus des in Fig. 1 gezeigten, mit
hoher Geschwindigkeit betreibbaren EEPROM 4. Der Zustand
des EEPROM wird durch die Kombination eines
Chipanwahlsignals CE, eines Lesefreigabesignals OE und eines
Schreibfreigabesignals WE, die jeweils über drei Signalleitungen
in das EEPROM eingegeben werden, festgelegt. In dem Fall
des in der herkömmlichen Chipkarte eingebauten EEPROM ist
ein Byte die Einheit der geschriebenen, gelesenen
und/oder gelöschten Daten, wobei die auf einem Chip
gespeicherten Daten als eine Einheit gelöscht werden
können. In dem Fall des mit hoher Geschwindigkeit
betreibbaren EEPROM 4, das ein Speicherzellenfeld 41,
einen Zwischenspeicher 42, einen Zeitgeber 43, einen
Ausgangsdatenpuffer 44 und einen Eingangsdatenpuffer 45
wie in Fig. 5 gezeigt besitzt, ist ein Byte andererseits
auch die Einheit der geschriebenen, gelesenen und/oder
gelöschten Daten, wobei die zu einer Seite gehörenden
Daten als eine Einheit geschrieben werden können. Die
Seite ist durch die Länge des Datenzwischenspeichers 42
im EEPROM 4 festgelegt und beträgt in der Ausführungsform
der vorliegenden Erfindung 32 Bytes. Durch die Schaffung
dieses Datenzwischenspeichers 42, können Daten in das
EEPROM 4 in einer Zeit geschrieben werden, die derjenigen
zum Schreiben von Daten in das SRAM 5 äquivalent ist. Das
in einer herkömmlichen Chipkarte vorgesehene EEPROM
umfaßt keinen Datenzwischenspeicher wie etwa den
Datenzwischenspeicher 42, der die Daten einer Seite
zwischenspeichern
kann, weshalb seine
Daten-Schreibgeschwindigkeit niedriger ist als die des SRAM.
-
Die Zustandsänderung in einem mit hoher Geschwindigkeit
betreibbaren, in der Chipkarte 1 vorgesehenen EEPROM 4
kann in einen Lesemodus und einen Schreib-/Löschmodus
unterteilt werden. Das EEPROM 4 beginnt aufgrund der
Eingabe eines Chip-Auswahlsignales CE zusammen mit einem
Schreibfreigabesignal WE in seinem Schreib-/Löschmodus zu
arbeiten. Zuerst werden die bereits auf eine von den
Adreßsignalen ausgewählte Seite geschriebenen Daten vom
Speicherzellenfeld 41 in den Datenzwischenspeicher 42
geladen. Dann werden die zu ändernden und/oder zu
schreibenden Daten von dem Datenzwischenspeicher 42 extern
zwischengespeichert. Wenn die Anzahl von Bytes der zu
schreibenden Daten kleiner als 32 Bytes ist, werden die
bereits zwischengespeicherten Daten auf dem
Datenzwischenspeicher 42 nur von den zu ändernden Daten ersetzt.
Nachdem die Daten von dem Datenzwischenspeicher 42
zwischengespeichert sind, beginnt das EEPROM 4 in seinem
Schreib-/Löschmodus in einer vorgegebenen, vom Zeitgeber
43 bestimmten Zeit zu arbeiten. Zuerst werden Daten mit
einer Länge einer Seite aus dem Speicherzellenfeld 41
gelöscht, woraufhin die im Datenzwischenspeicher 42
zwischengespeicherten Daten von neuem in das
Speicherzellenfeld 41 geschrieben werden. Im Fall des Löschmodus
werden das externe Zwischenspeichern der Daten im
Datenzwischenspeicher 42 und das Schreiben der
zwischengespeicherten Daten aus dem Datenzwischenspeicher 42 in das
Speicherzellenfeld 41 nicht durchgeführt. In diesem Fall
entspricht die Zeit, die tatsächlich zum Schreiben der
einer Seite entsprechenden Daten in das
Speicherzellenfeld 41 erforderlich ist, im wesentlichen derjenigen
Zeit, die zum Schreiben der einem Byte entsprechenden
Daten in das in eine herkömmlichen Chipkarte integrierte
EEPROM erforderlich ist. Aufgrund der Verwendung des
Datenzwischenspeicher 42 kann die Zeit, die erforderlich
ist, um von außen übertragene Daten in das EEPROM 4 zu
schreiben, gleich derjenigen gemacht werden, die
erforderlich ist, um Daten in das SRAM zu schreiben, wobei
Daten einer Seite (zum Beispiel 32 Bytes) in das EEPROM 4
in einer Schreibzeit geschrieben werden können, die mit
derjenigen äquivalent ist, die bisher erforderlich war,
um Daten eines Bytes zu schreiben. Somit können Daten mit
hoher Geschwindigkeit geschrieben werden.
-
Bezugnehmend auf Fig. 3 umfaßt das SRAM 5 einen
Informationsaustauschpuffer 5a, der zum Beispiel in zwei
Speicherbereiche für empfangene Daten A und B unterteilt ist.
Jeder dieser Bereiche A und B besitzt eine Kapazität, die
Informationen der Länge von 32 Bytes speichern kann,
ähnlich der Kapazität des Datenzwischenspeichers 42, der
Informationen einer Seite zwischenspeichern kann.
-
Es wird nun mit Bezug auf die Fig. 2 und 3 ein
Datenschreibverfahren beschrieben, wenn eine Seite 32 Bytes
entspricht. In der Folge der Verarbeitungsschritte, die
nun beschrieben wird, wird grundsätzlich davon
ausgegangen, daß ein Datenschreibprogramm, das in einem im
Masken-ROM 6 gespeicherten Systemprogramm oder in einem im
EEPROM 4 gespeicherten Anwendungsprogramm enthalten ist,
aufgrund eines von der externen Endgeräteinheit
eingegebenen Daten-Schreibbefehles aktiviert wird und die MPU 3
das Datenschreibprogramm ausführt. Die I/O-Schnittstelle
2 oder die MPU 3 enthalten ein 1-Byte-Datenregister oder
ähnliches, wobei die MPU 3 beim Empfang von Daten, deren
Einheit ein Byte ist, diese Daten in das SRAM 5 schreibt.
Somit werden der Datenempfang und das Schreiben von Daten
unabhängig voneinander parallel ausgeführt.
-
Das Anwendungsprogramm, auf das in dieser Beschreibung
Bezug genommen wird, unterscheidet sich von dem für die
Grundsteuerung eingesetzten Systemprogramm und bezeichnet
ein Verarbeitungsprogramm, das zur Ausführung einer
bestimmten Funktion gemäß der Spezifikation der Chipkarte
1 vorbereitet wurde, oder bezeichnet ein
Betriebsprogramm, das zum Zweck der obenbeschriebenen Verarbeitung
läuft.
-
Wenn die zu schreibenden Daten von der externen
Endgeräteinheit zusammen mit oder getrennt von dem
Datenschreibbefehl zu der Chipkarte 1 übertragen werden,
werden die übertragenen Daten in das EEPROM 4 in Form
eines Paketes von 32 Bytes entsprechend einer Seite wie
bereits beschrieben übertragen. In Fig. 2 bezeichnet das
Symbol n (= 1, ..., 32) die Reihenfolge der von der
externen Endgeräteeinheit empfangenen Datenbytes. Die
Symbole tT, tS, tR und tW bezeichnen die Zeit, die zum
Übertragen der Daten eines Bytes, zum Schreiben der Daten
eines Bytes in das SRAM 5, zum Zwischenspeichern der
Daten einer Seite in der
Zwischenspeicher-Flipflopschaltung 4a des EEPROM 4 bzw. zum Schreiben der Daten einer
Seite aus der Zwischenspeicher-Flipflopschaltung 4a in
den Speicherbereich 4b des EEPROM 4 erforderlich ist.
Außerdem genügen die Zeiten tT, tS, tR und tW der
Beziehung
-
tT > tS + tR .....(1)
-
32×tT > tS + tR + tW .....(2)
-
wobei 32×tT die Gesamtzeit bezeichnet, die die MPU 3
benötigt, um die Daten einer Seite zu empfangen (d.h. die
Information einer Einheitslänge).
-
In der Folge des Schreibmodus werden die von der externen
Endgeräteinheit übertragenen Daten eines Bytes von der
MPU 3 durch die I/O-Schnittstelle 2 empfangen und die
empfangenen Daten einmal in das SRAM 5 geschrieben. Der
obige Vorgang wird wiederholt, bis die Daten einer Seite
(= 32 Bytes) empfangen worden sind. Nachdem die Daten
einer Seite (= 32 Bytes), die die Einheit der im EEPROM 4
gespeicherten Information ist, vollständig von der MPU 3
empfangen worden sind, wird damit begonnen, die zuletzt
erhaltenen Daten eines Bytes der Daten einer Seite in das
SRAM 5 zu schreiben, und, während die Daten des ersten
Bytes der nächsten Seite empfangen werden, werden die
Daten eines Bytes der vorher empfangenen Seite
vollständig in das SRAM 5 geschrieben. Nachdem die Daten eines
Bytes vollständig in das SRAM 5 geschrieben worden sind,
aber bevor die Daten des nächsten eines Bytes von der MPU
3 vollständig empfangen worden sind, werden die Daten
einer bereits empfangenen Seite aus dem SRAM 5 ausgelesen
und von der zwischenspeicher-Flipflopschaltung 4a des
EEPROM 4 zwischengespeichert. Dann werden die von der MPU
3 als nächstes empfangenen Daten eines Bytes in das SRAM
5 geschrieben.
-
Im EEPROM 4, in das die von außen übertragenen Daten
einer Seite von der MPU 3 geschrieben werden, werden die
Daten vollständig im Zwischenspeicher 4a des EEPROM 4
zwischengespeichert. Unabhängig vom Betrieb der MPU 3
werden dann die in der Zwischenspeicher-Flipflopschaltung
4a zwischengespeicherten Daten in die einzelnen
Speicherzellen des Speicherbereiches 4b des EEPROM 4 in der Art
geschrieben, wie sie bereits mit Bezug auf Fig. 5
beschrieben wurde. Am Ende der Schreibzeit tW werden die
Daten einer Seite vollständig in den Speicherbereich 4b
des EEPROM 4 geschrieben.
-
Während die Daten einer Seite in den Speicherbereich 4b
des EEPROM 4 geschrieben werden, fährt die MPU 3 in der
Dauer der Schreibzeit tW fort, die empfangenen Daten der
nächsten Seite in einen der Speicherbereiche für
empfangene Daten A und B des SRAM 5 zu schreiben, wobei dieser
Schreibvorgang gleichzeitig mit oder nach dem Ende des
Schreibvorganges der Daten einer Seite im Speicherbereich
4b des EEPROM 4 beendet wird, wie aus der Beziehung (2)
deutlich wird. Die Daten einer Seite, die bereits in
einem der Speicherbereiche für empfangene Daten A und B
des SRAM 5 gespeichert sind, werden dann wieder in das
EEPROM 4 geschrieben, während die MPU 3 die nächsten von
der externen Endgeräteinheit übertragenen Daten eines
Bytes empfängt. Durch die Wiederholung des
obenbeschriebenen Vorgangs werden die Daten seitenweise
aufeinanderfolgend in den Speicherbereich 4b des EEPROM 4
geschrieben.
-
Die obenbeschriebene Folge ist konkreter in Fig. 2
dargestellt. Es wird angenommen, daß die empfangenen Daten,
die von der externen Endgeräteinheit übertragen wurden,
in den Speicherbereich für empfangene Daten B des SRAM 5
geschrieben wurden, wie durch die durchgezogene Linie in
Fig. 3 angezeigt. Bezugnehmend auf Fig. 2 werden nach dem
Empfang der Daten des letzten einen Bytes einer Seite zur
Vervollständigung des Empfangs der Daten einer Seite (=
32 Bytes) die Daten des letzten einen Bytes sofort in den
Speicherbereich für empfangene Daten B des SRAM 5
geschrieben, um das Schreiben all der empfangenen Daten
einer Seite im Speicherbereich für empfangene Daten B des
SRAM 5 zu vervollständigen. Die Art der Verarbeitung in
diesem Fall wird detailliert beschrieben.
-
In einer vorgegebenen Totzeit (die durch den
Datenübertragungsmodus und die Verarbeitungsgeschwindigkeit der
MPU 3 festgelegt ist und die beinahe unnötig ist, wenn
der Empfang und das Schreiben von Daten gleichzeitig
ausgeführt werden können) nach dem Empfang der Daten des
letzten einen Bytes (n = 32) der Daten der vorhergehenden
einen Seite durch die MPU 3 beginnt diese damit, die
übertragenen Daten des ersten einen Bytes (n = 1) der
Daten der nächsten einen Seite zu empfangen, wobei
während des Empfangs der Daten des ersten Bytes (n = 1) die
empfangenen Daten des letzten einen Bytes (n = 32) der
Daten der vorhergehenden einen Seite in den
Speicherbereich für empfangene Daten B des SRAM 5 geschrieben
werden. Sofort danach werden die Daten einer Seite, die
bereits im Speicherbereich für empfangene Daten B des
SRAM 5 gespeichert sind, ausgelesen und in das EEPROM 4
geschrieben. Nachdem die übertragenen Daten des ersten
einen Bytes (n = 1) der nächsten einen Seite vollständig
empfangen sind, werden die obigen Daten geschrieben und
nun an einem ersten Platz (einer Stelle, die n = 1
entspricht) im Speicherbereich für empfangene Daten A des
SRAM 5, wie von der gestrichelten Linie in Fig. 3
angezeigt, gespeichert. Auf diese Wese werden die empfangenen
Daten byteweise nacheinander in den ersten und folgenden
Plätzen des Speicherbereiches für empfangene Daten A des
SRAM 5 gespeichert.
-
In diesem Fall werden die Daten einer Seite in der
Zwischenspeicher-Flipflopschaltung 4a des EEPROM 4 in der
kurzen Zwischenspeicherzeit tR wie in Fig. 2 gezeigt
zwischengespeichert. Die zwischengespeicherten Daten
einer Seite werden dann in die einzelnen Speicherzellen
des Speicherbereiches 4b des EEPROM 4 in der internen
Datenschreibzeit tW wie in Fig. 2 gezeigt geschrieben. In
der Zwischenzeit schreibt die MPU 3 unter Verwendung des
Speicherbereiches für empfangene Daten A nacheinander die
nächsten und darauffolgend empfangenen Daten im
Speicherbereich für empfangene Daten A des SRAM 5.
-
Somit werden, wie in Fig. 3 gezeigt, die Speicherbereiche
für empfangene Daten A und B des SRAM 5 abwechselnd zum
seitenweisen Speichern der empfangenen Daten verwendet.
In der obenbeschriebenen Weise werden die empfangenen
Daten einer Seite (= 32 Bytes) einmal in dem SRAM 5
gespeichert, während der Vorgang des Empfangens von Daten
des ersten einen Bytes der Daten der nächsten einen Seite
parallel zu dem Vorgang des Schreibens der Daten der
vorhergehenden bereits im SRAM 5 gespeicherten Seite in
das EEPROM 4 ausgeführt wird.
-
Die obige Beschreibung bezog sich auf den Betriebsmodus,
in dem nach dem Speichern der empfangenen Daten einer
Seite im SRAM 5 die gespeicherten Daten einer Seite in
das EEPROM 4 geschrieben werden, während die Daten des
ersten einen Bytes der Daten der nächsten einen Seite
empfangen werden. Wenn aber die Schreibzeit tW zum
Schreiben der empfangenen Daten in das EEPROM 4 kürzer
als die in Fig. 2 gezeigte Zeit ist, können die
empfangenen Daten in das EEPROM 4 geschrieben werden, während die
Daten eines nächsten einen Bytes empfangen werden,
nachdem die Daten einer Seite vollständig im Speicherbereich
für empfangene Daten A oder B des SRAM 5 gespeichert
sind.
-
Aus der bereits beschriebenen, im Ausdruck (2)
dargestellten Beziehung ist ersichtlich, daß empfangene Daten
vollständig in das EEPROM 4 geschrieben werden, bevor
andere empfangene Daten vollständig in den
Speicherbereich für empfangene Daten A des SRAM 5 geschrieben
werden. Deshalb können danach die Speicherbereiche für
empfangene Daten A und B des SRAM 5 auf ähnliche Weise
abwechselnd dazu verwendet werden, die Daten nacheinander
dorthin zu schreiben, so daß unabhängig von der Größe des
Informationsaustauschpuffers eine große Menge von Daten
kontinuierlich übertragen und geschrieben werden können.
-
Die in der obenbeschriebenen Weise geschriebenen Daten
können ein durch Laden gespeichertes Anwendungsprogramm
oder verschiedene Arten von aufgezeichneten Daten oder
ähnliches sein.
-
In der obengenannten Ausführungsform sind auf dem SRAM 5
zwei Speicherbereiche für empfangene Daten A und B
vorgesehen. Abhängig vom Verhältnis zwischen der
Datenübertragungszeit und der zum Schreiben der Daten in das EEPROM 4
erforderlichen Schreibzeit können drei oder mehr
Speicherbereiche für empfangene Daten auf dem SRAM 5
vorgesehen sein. Wenn eine solche Mehrzahl von Speicherbereichen
für empfangene Daten vorgesehen ist, werden die am
frühesten von allen empfangenen Daten zuerst ausgelesen, um in
das EEPROM 4 geschrieben zu werden. Die Schaffung von
drei oder mehr solcher speicherbereiche für empfangene
Daten bietet dahingehend Vorteile, daß Daten verläßlich
empfangen und in das EEPROM 4 geschrieben werden können,
selbst wenn die interne Datenschreibzeit tW des EEPROM 4
ausgedehnt ist oder die im Ausdruck (2) geforderte
Bedingung nicht erfüllt ist. In solch einem Fall kann die
obenbeschriebene Ausführungsform, in der die Daten der
vorhergehenden Seite in das EEPROM 4 geschrieben werden,
nachdem die empfangenen Daten des ersten einen Bytes der
Daten der nächsten einen Seite in das SRAM 5 geschrieben
worden sind, in der Weise modifiziert werden, daß die
Daten der vorhergehenden einen Seite in das EEPROM 4
geschrieben werden, nachdem das Schreiben der Daten der
vorhergehenden einen Seite in das SRAM 5 vollständig
durchgeführt worden ist und während die Daten der
nächsten einen Seite empfangen werden.
-
In der obengenannten Ausführungsform werden die byteweise
empfangenen Daten in das SRAM 5 geschrieben. Die
empfangenen Daten einer Mehrzahl von Bytes, die als Einheit
gewählt wurde, kann aber auch in das SRAM 5 geschrieben
werden. Die Anzahl von Bytes, die als eine Einheit
geliefert werden können, wird durch die Kapazität des internen
Registers oder ähnlichem, der I/O-Schnittstelle 2 oder
der MPU 3, aber auch durch die
Verarbeitungsgeschwindigkeit
für empfangene Daten der MPU 3 bestimmt. Deshalb
kann die Anzahl der Bytes als Maximum gewählt werden, was
ein unabhängiges Empfangen und Schreiben der übertragenen
Daten erlaubt.
-
In der obenbeschriebenen Ausführungsform ist nur ein
EEPROM 4 mit einer Zwischenspeicher-Flipflopschaltung
vorgesehen. Es können aber auch eine Mehrzahl solcher
EEPROMs vorgesehen sein. In solch einem Fall kann das
Daten empfangende SRAM 5 eine Mehrzahl von
Speicherbereichen für empfangene Daten entsprechend der Mehrzahl von
EEPROMs besitzen, so daß Daten in ausreichendem Maße auf
die mehreren Speicherbereiche verteilt werden können.
-
Obwohl das SRAM und das EEPROM in der Ausführungsform der
vorliegenden Erfindung beispielhaft verwendet werden, ist
offensichtlich, daß Speicher, die in der vorliegenden
Erfindung verwendet werden können, keinesfalls auf das
SRAM und das EEPROM beschränkt sind.