JPH0254933A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、重金属汚染等を取り除くためのゲッタリング
サイトを形成する半導体装置の製造方法に係わり、特に
ゲッタリングサイトを基板の主表面側に形成する半導体
装置の製造方法に関する。

（従来の技術） ゛ト導体装置の製造工程中に導入される重金属汚染は、
自由電子（正孔）のトラップ、放出の中心を形成したり
、ｐｎ接合のリークの原因となり、半導体素子の電気的
特性を劣化させる。例えば、ＭＯ５半導体素子において
は、重金属による１゜り電流が相互コンダクタンスの低
下等を引き起こし、歩留り低下の大きな原因となる。一
方、最近の半導体集積回路の素子数の増加、それに伴う
半導体集積回路の素子寸法の減少は、微量な汚染が素子
特性や集積回路の歩留りに影響を与えることを意味する
。

従来、このような汚染をゲッタリングする方法として、
半導体基板の裏面に機械的場傷を与えたり高濃度の不純
物を導入し、これに汚染重金属を吸収する方法が用いら
れている。しかしながら、このような裏面処理は製造工
程の初期に行われるため、表面からの２Ｔｉ染を防ぐた
めに余分の工程を必要としたり、多数の熱処理工程を経
るうちに効果がす１モ減してしまう等の欠点があった。

また、集積回路の製造に当たっては、厚いフィールド酸
化膜により素子分離ｎｆｌ域には応力がかかり重金属等
の不純物が集まりリーク電流を生じ易くすると言う問題
があった。

（発明が解決しようとする課題） このように従来、半導体基板の裏面側にゲッタリングサ
イトを形成する方法では、表面からの汚染を防ぐために
余分の工程を行わなければならない、また素子工程の初
期にゲッタリングサイトを形成するため多数の熱処理を
経るうちにゲッタリング能力が落ちてくる問題があった
。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、余分の工程を必要とせず、多数の熱
工程を経てもその効果の減少しないゲッタリングサイト
を形成することができ、半導体素子の製造歩留り向上環
に寄与し得る半導体装置の製造方法を提供することにあ
る。

［発明の構成］ （課題を解決するための手段） 本発明の骨子は、半導体基板上に形成される素子のｐｎ
接合よりも深い領域にイオン注入を行い、それに続く最
初の熱処理条件を最適化して、基板の主表面側にゲッタ
リングサイトを形成することにある。

即ち本発明は、ゲッタリングサイトを持つ半導体装置の
製造方法において、半導体基板の主表面から該基板上に
形成される半導体素子のｐｎ接合よりも深い領域にイオ
ン注入を行って結晶欠陥の核を形成し、次いでこれに続
く最初の熱処理を９００〜１１００℃で１５分以上行い
前記結晶欠陥の核に酸素を析出させるようにした方法で
ある。ここで、熱処理温度９００℃未満ではトラップさ
れる欠陥層が形成されず、また１１００’Ｃより高い場
合固溶限が高くなるため、この欠陥が存在してもトラッ
プされない。

また本発明は、ゲッタリングサイトを持つ半導体装置の
製造方法において、半導体基板の主表面に素子分離のた
めのフィールド酸化膜を形成したのち、この酸化膜を通
してＪＪ　、Ｎにイオン注入を行って結晶欠陥の核を形
成し、次いでこれに続く最初の熱処理を９００〜１１０
０℃で１５分以上行い、前記酸化膜の直下に反転層を形
成すると共に前記結晶欠陥の核に酸素を析出させるよう
にした方法である。

（作　用） 本発明によれば、半導体基板の主表面側にゲッタリング
サイトが形成されるので、このゲッタリングサイトによ
り素子形成領域における汚染重金属を吸収することがで
き、素子の製造歩留り向上をはかることが可能である。

また、基板の裏面側にゲッタリングサイトを形成する方
法とは異なり１、熱処理工程を経るうちにゲッタリング
効果が半減する等の不都合もない。

（実施例） まず、実施例を説明する前に、本発明の基本原理につい
て説明する。

本発明者等は、数ＭｃＶ以上の高エネルギーイオン注入
により基板表面から数μｍの領域に結晶欠陥の核を形成
した後、温度条件を種々変えて熱処理を行った。その結
果、９００〜１ｌｏｏ’ｃで熱処理を行った試料では、
透過型電子顕微鏡で測定したところ、イオン注入条件よ
り定まるＲｐ（イオンの侵入深さ）の位置に転位ループ
が観測された。さらに、２次イオン質量分析法で測定を
したところ、上記電子顕微鏡で観測されたのと同じ位置
に酸素のピークが観ａＦ＋され、この位置に酸素の析出
が起こっていることが確認された。

また、９００℃未満或いは１１００’ｃより高い熱処理
温度では上記転位ループが減少するのが観ｆ１ｇｌされ
、さらに１２００℃、　　８００’Ｃで熱処理した場合
にはこのような酸素の析出は殆ど見られなかった。なお
、熱処理時間は差はど影響ないが、あまりに短いと９０
０〜１１００℃の志度でも酸素の析出が不十分である。

本発明者等の実験によれば、熱処理時間は１５分間以上
もあれば十分であることが確認された。

このような析出物が形成された試料では、それ以外の領
域に転位は観δＰ１されていない。従って、本発明のよ
うにイオン注入後９００〜１１００℃の温度で１５分以
上熱処理することにより、基板の主表面側に酸素の析出
層を形成することができ、この析出層を安定なゲッタリ
ングサイトとして使用することが可能となる。

以下、本発明の詳細を図示の実施例によりて説明する。

第１図は本発明の一実施例方法に係わる半導体装置の製
造工程を示す断面図である。まず、第１図（ａ）に示す
如く、シリコン基板１１に加速電圧１．５ＭｃＶで不純
物１２としての燐をＩ　Ｘ　１０１５ｃｍ−２イオン注
入した。このような基板を５枚用意した。

なお、このイオン注入は室温で行った。次いで、第１図
（ｂ）に示す如く、これらの基板１１を非酸化性雰囲気
中で、窒素雰゛囲気中の温度を夫々　８００゜９００、
１０００．１１００．１２００℃にして２０分間の熱処
理を行った。この熱処理により、第１図（Ｃ）に示す如
（基板表面側に酸素の析出層１３を形成した。

上記熱処理後に試料の断面構造を透過型電子顕微鏡によ
り調べたところ、９００．１０００．１１００℃で熱処
理した基板には第２図に示す如＜Ｒｐに対応する基板表
面１０より約１．７μｍの位置に酸素が析出しているこ
とが確認された。さらに、各基板を２次イオン質量分析
法により調べたところ、第３図に示す如＜　　９０（１
，１００（１，１１００℃で熱処理した基板には深さ　
１．７μｍ付近に燐のピークと共に酸素のピークが存在
することが確認された。但し、第３図で　（ａ）は　８
００℃、　（ｂ）は　９００℃、　（ｃ）は１０００℃
、　（ｄ）は１１００℃、　（ｅ）は１２００℃で熱処
理した場合を示している。そして、この酸素の析出物は
その後の素子形成工程においてゲッタリングサイトとし
て有効に作用することも確かめられた。

なお、深さ　１．７μｍは通常の素子の形成に際しては
素子形成領域よりも十分深い深さであり、このゲッタリ
ングサイトが素子形成に不都合を与えることはない。

このように本実施例方法では、半導体素子形成の初期に
おいて全面にイオン注入を行うため、イオン注入及び所
定温度の熱処理の２工程でゲッタリングサイトを形成す
ることができる。また、形成されたゲッタリングサイト
は酸素の析出物であるため、従来法の燐ゲッタリングに
比べてゲッタリングサイトか多く、外方拡散等の問題も
ない。

また、本工程後に続く素子形成工程では、９００℃以上
の高温プロセスにおいてはプロセス中に酸素が析出し新
たにゲッタリングサイトが形成されるため常にゲッタリ
ング能力が追加される。従って、基板結晶無欠陥化処理
工程を、大幅な工程簡略によって容易に且つ確実に実施
することができ、素子製造歩留まりの向上等に寄与する
ことができる。

次に、本発明の他の実施例について説明する。

第４図は本発明の他の実施例方法を説明するための断面
図であり、これは本発明をＭＯＳＦＥＴ間の素子分離に
応用した例である。

本実施例では、フィールドイオン注入を先の実施例同様
に高エネルギーで行い、先の実施例と同様の熱処理を施
すことにより、フィールド直下に重金属等をゲッタリン
グする部分を形成するようにしている。第４図（ａ）に
示す如く、シリコン基板４１上にフィールド酸化膜４２
を形成した後、フィールドのイオン注入４３を高エネル
ギーで行い、さらに先の実施例と同様の熱処理を施した
。

これにより、フィールド酸化膜４２の直下に反転層４４
を形成すると共にその下の領域に酸素析出層４５を形成
することができた。つまり、フィールドイオン注入とゲ
ッタリング層形成が同時に行えることになる。

ここで、酸素析出層４５の位置がフィールド酸化膜４２
に近すぎると、素子分離にリークを与える虞れがある。

さらに、反転層４４の不純物濃度は素子分離のためにあ
る一定以上の量が必要である。従って、イオン注入条件
は、ドーズ量をフィールド酸化膜直下のドーパント濃度
が素子分離に十分な量となるように、またその注入エネ
ルギーを注入ドーパントの投影飛程（Ｒｐ）を中心に形
成される酸素の析出物が素子分離にリークを与えない程
度に十分深くなるように選べばよい。

このようにして条件を選びフィールド酸化膜を介してイ
オン注入を行い、その後先の実施例と同様の処理を施し
た。その結果、熱処理工程後もドーパントの再拡散は殆
どなく、フィールド酸化膜下での素子分離を行うと同時
に、従来応力により生じていた不純物の影響を取り除く
ためのゲッタリングサイトを素子にリークを与えない程
度に十分深い領域に形成することができた。この時のＳ
ＩＭＳ分析結果（２次イオン質量分析法で測定をした結
果）を第５図に示す。このように、従来の素子分離イオ
ン注入と略同じ工程数で、更にゲッタリングサイトを形
成することが可能となった。

なお、第４図（ａ）に示す工程の後は、同図（ｂ）に示
す如くゲート酸化膜４６を介してゲート電極４７を形成
し、さらにゲート電極４７をマスクにソース・ドレイン
領域４８ａ、４８ｂ形成のためのイオン注入を行うこと
により、フィールド酸化膜４２により素子分離された２
つのＭＯＳＦＥＴが完成することになる。なお、前記ゲ
ッタリングサイト形成のためのイオン注入は素子形成後
に行うことも可能である。

かくして本実施例方法によれば、基板表面側の特にフィ
ールド酸化膜直下に酸素析出層を形成することができ、
この酸素析出層をゲッタリングサイトとして使用するこ
とができる。従って、先の実施例と同様に素子製造歩留
りの向上をはかることができる。しかも、フィールドイ
オン注入と同時に酸素析出層形成を行うことができるの
で、製造工程の簡略化をはかることも可能である。

なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記熱処理条件は９００〜１１００℃に
限るものではなく、基板表面側に酸素の析出層が形成さ
れる温度であればよい。本発明者等の実験では、９００
〜１１００℃の範囲であれば確実に酸素の析出層が形成
されるのが判明している。

さらに、熱処理時間は２０分に同等限定されるものでは
なく、イオン注入量や注入深さ等の条件により適宜変更
可能である。−数的には、１５分以上程度の処理時間で
あれば十分である。また、イオン注入する不純物は燐に
限るものではなく、ゲッタリングサイトとして作用する
ものを適宜選択すればよい。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。

［発明の効果］ 以上詳述したように本発明によれば、半導体基板上に形
成される素子のｐｎ接合よりも深い領域にイオン注入を
行い、それに続く最初の熱処理条件を最適化することに
より、多数の熱工程を経てもその効果の減少しないゲッ
タリングサイトを形成することができ、半導体素子の製
造歩留り向上等に寄与することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる半導体装置の製造工
程を示す断面図、第２図は上記工程後の試料の断面構造
を示す模式図、第３図は上記工程後の試料の２次イオン
質量分析法による分析結果を示す特性図、第４図は本発
明の他の実施例を説明するための工程断面図、第５図は
第４図に続き熱処理工程を施した試料の２次イオン質量
分析法による分析結果を示す特性図である。 １１．４１・・・シリコン基板、１．２．４３・・・燐
（注入不純物）、１３．４５・・・酸素析出層、４２・
・・フィールド酸化膜、４４・・・反転層、４６・・・
ゲート酸化膜、４７・・・ゲート電極、４８ａ、４８ｂ
・・ソース・ドレイン領域。

Claims (3)

【特許請求の範囲】
1. （１）半導体基板の主表面から該基板上に形成される半
   導体素子のｐｎ接合よりも深い領域にイオン注入を行っ
   て結晶欠陥の核を形成する工程と、次いでこれに続く最
   初の熱処理を９００〜１１００℃で行い前記結晶欠陥の
   核に酸素を析出させる工程とを含むことを特徴とする半
   導体装置の製造方法。
2. （２）半導体基板の主表面に素子分離のためのフィール
   ド酸化膜を形成する工程と、次いで前記酸化膜を通して
   前記基板にイオン注入を行って結晶欠陥の核を形成する
   工程と、次いでこれに続く最初の熱処理を９００〜１１
   ００℃で行い、前記酸化膜の直下に反転層を形成すると
   共に前記結晶欠陥の核に酸素を析出させる工程とを含む
   ことを特徴とする半導体装置の製造方法。
3. （３）前記イオン注入の条件として、前記酸化膜下のド
   ーパント濃度が素子分離に必要十分となり、且つ注入ド
   ーパントの投影飛程（Ｒｐ）が素子分離にリーク電流を
   与えない深さに設定したことを特徴とする請求項２記載
   の半導体装置の製造方法。