JPS6042840A - 半導体ウエハの処理方法 - Google Patents

半導体ウエハの処理方法

Info

Publication number
JPS6042840A
JPS6042840A JP15099183A JP15099183A JPS6042840A JP S6042840 A JPS6042840 A JP S6042840A JP 15099183 A JP15099183 A JP 15099183A JP 15099183 A JP15099183 A JP 15099183A JP S6042840 A JPS6042840 A JP S6042840A
Authority
JP
Japan
Prior art keywords
wafer
defects
defect
region
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15099183A
Other languages
English (en)
Inventor
Hiroshi Iwai
洋 岩井
Hideo Otsuka
英雄 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15099183A priority Critical patent/JPS6042840A/ja
Publication of JPS6042840A publication Critical patent/JPS6042840A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔う6ゆ」の技術分野〕 本発明は半導体ウェハの処理方法の改良に関する。
〔発明の技術的背景〕
最近、LSIの微細化に匝なってイントリシックケゞツ
タウェハ(以下IGウェハと称す)か用いられている。
このIGウェハは第1図に示す如くウェハ1の光面から
所望深さ・までの表面層に欠陥のない無欠陥領域2が、
所望深さ以上の内部に高密度微小欠陥領域3が、形成さ
れ′/C槁造になっている。かかるIGウェハは内部に
高密度微小欠陥領域3が形成されているため、このウェ
ハより半導体装置を製造する際、その熱処理工程中にお
いてウェハ1の無欠陥領域2の不純物4を高密度微小欠
陥領域3にダックできる(同第1図図示)。また、第2
図に示す如くIGウウェを用いて例えば十専体メモlJ
’tm造しfc場合、ウェハ(基板)1表面の無欠陥領
域2に発生した不安なキャリア5・・・などを尚密度微
小欠陥領域3で再結合できる。なお、第2図中の6は基
板1六面に形成されたフィールド厳化膜、7はフィール
ド酸化膜6で分離された島状の基板1領域に薄い酸化膜
8を介して設けらノtf(キャパシタ電極である。図中
の9は一部がケ゛−トば化膜10を介して基板1表面に
位置し、他端が絶縁膜11を介して前記キャパシタ電極
7上−に延出したトランスファゲート電極、12はj會
曲絶縁族である。更に、図中の131113□ 、13
3は前記キャパシタ電極1、トランスファゲート電極9
及び前記基板1の無欠陥狽城2に形成されたn+層14
と夫々接続されたAt配線である。したがって、IGウ
ウニ・を用いることにより高性能、高46頼性の半導体
装置を得ることができる。
ところで、上述したIGウェハは従来、以下に示す処理
1程によシ造られてhる。
’tず、KV X k過剰に含んだ(例えば10 ””
7cm5)シリコンウェハ1を用意する(第3図(、)
図示)。
つづいで、このウェハJ71+−800℃のば化性雰囲
気中で2〜゛5時間程反熱処理する。この時、ウェハ1
中の過飽和酸素が析出し、微小欠陥の核15が発生する
(第3図(b)図示)。次いで、1100℃の酸化性雰
囲気中で4時間和反熱処坤を行なうことによシウエハ1
表面付近の微小欠陥15が外部に逃散(アウターrイフ
ユーソヨン)しでウェハ1表向層に欠陥のない無欠陥領
域2が、形成されると共に、ウニへ1内部に筒蜜反微小
欠陥領域3が形成されたIGウェハ葡得ることができる
(第3図(c)図示)。
〔背景技術の問題点〕
しかしながら、上述した従来の処理方法にあっては高温
、長時間の熱処理を必喪とするため厚葛の小さな無欠陥
領域(fcとえは5μm)を形成することは困難でおっ
た。1だウェハに反シが発生し、この反シによりウェハ
1の無欠陥領域2に欠陥が発生する問題がある。−ff
c%ぞの熱処理f機中に汚染不純物(例えばFe # 
ct+ IAg )がウェハJに取シ込まれる可能性が
める。
更に、熱処理はウェハ1衣面の汚染肋+hを目#1−J
として酸化性雰囲気で行なうため、ウェハ1六簡に酸化
膜が積層され、こノLに伴なってウェハ表面に槓l−欠
陥が新たに生じるという問題がある。その他、iui+
温、長時間の熱処理を必要とすることからIGウェハの
製造コストの’m1k−化を招く。lた、通に高温熱処
理を行なった後に低温熱処理を行なう方法もある。しか
しながら、この」δ自ね′低温処理に長時rlJ′I要
する。
〔発明の目的〕
本%明は生揚一体つエ、ハへの反シ発生を抑制ないし防
止1一つつ表面層に無欠陥領域、内部に高密度微小欠陥
領域が形成されたIGウニ/4低コストで製造し得る処
理方法を提供しようとするものでおる。
〔泥明の概要〕
本発明は半導体ウェハを400〜900℃に加熱した状
態で不純物(しlえば酸素)全イオン注入して該不純物
による微小欠陥を発生せしめることケ峙k〈とするもの
である。こうし方法によれば不fJII物tel 、t
 kr K−Aの増殖拡散作用に半導体ウェハの内筒−
に−まて叡木が侵入して倣小欠陥を形成できるl(め、
不純物のイオン注入の前又は後。
に縄温熱処理を施すことによって、単時間の処理で表面
層に無欠陥領域、内部に高密度欠陥領域が形成され、か
つ無欠陥領域中への二次的な欠陥発生を低減し六反シ等
の少ないIGウウニ・を鼠産的に得ることができる。
上記不純物としては、例えば取木、炭素、窒素或いはこ
れらの混合物等を挙けることができる。
上記不純物のイオン注入時のウニノ・温度を限定した理
由はその温度葡400℃未満にすると、不純物の増殖拡
散を効果的に行なうことができず、かといって900℃
を越えると、増殖拡撃−しfc不純物による倣小欠陥の
核形成が困與自となるからである。
〔兜す]の実施例〕
次に、本発明の実施例を図囲(i−β照して評卸1に説
明する。
実施例1 まず、第4図(、)に示す如く不純物として例えば酸素
f:1X1018個/cm”*む隼結晶シリコンウエバ
21f用意した。つづいて、このシリコンウェハ27’
1600℃に加熱した状態で不純物、例えば酸素を加速
電圧200 keVドーズ址5刈015tln”の条件
でイオン注入した。この時、酸素の増殖拡散作用により
ウェハ21の内部に微小欠陥22・・・が篩督朋に生成
された。同時にウェハ21自体も加熱されることによシ
、高密度の微小欠陥22・・・が生成された以外の領域
にも過飽和賊系の析出による微小欠陥22・・・が散在
して生成された(第4図(b)図示)。
次いで、1100°Cの酸化性雰囲気中で3時間熱処理
を施した。この時、ウェハ21表層に散在しtc微小欠
陥22・・・がアニールアウトして微小欠陥が消滅した
。同時に、ウェハ21内部の島′#度の微小欠陥22・
・・が周辺に散在した微小欠lf+M 22・・・奮と
り込みながら石積された。その結果、第4図(c)に示
す如く六面層に無欠陥領域23が、そ′i]より深い内
部に測密度微小欠陥領域24が、形成され゛たIGウェ
ハが製造された。
しかして、本実施例1によれは単結晶シリコンウェハ2
1をDi定、温度に加熱しなから酵素のイオン注・人を
行なうため、増殖拡散作用によシ短時間でウェハ21の
内部に高密度の微小欠陥22・・・全生成できる。しか
も、酸素のイオン注入によりウェハ2ノの内部に篩密度
の微小欠陥22・・・を生柄できることによりウェハ2
1として叡系磯度が1×10Il!l/cnl と低い
ものを使用できるため、酸素イオン注入時に篩密度の微
小欠陥22・・・が生成さ7した領域以外では低密肛の
散在した微小欠陥22・・・が生成されることになる。
このため、ウェハ21人層の微小欠陥22・・・をアニ
ールアウトするための高温熱処理工程を短縮できる。そ
の結果、トータル的な熱処理時間全短縮できることによ
JIGウェハの反り発生を防止でき、ひいては反り発生
に1片7i−9無欠陥領域23への欠陥発生を防止でき
る。丑だ、酸素のイオン注入によりウェハ21の内部に
高密度の微小欠陥22・・・を生成すると共に、ウェハ
21の低酸木鶴度化と尚温熱処理時間の匂縮とによシ、
従来法では国難であった極めて薄い無欠陥領域(例えば
5〜10μm以下又はそれ以下)の形成が可能となる。
更に高温炉を用いる1−温熱処理時間全短縮でき”るこ
とによシ、炉壁から拡散した不純物による二次汚染を抑
制できる。同様な理由によシウエ八21表面への酸化膜
のIJy、長膜j早企薄くできるため、厚い酸化膜成長
によるウェハ21表面(無欠陥領域23)への積層欠陥
の発生を抑制できる。
したがって、無欠陥領域23中の不純物のダッタ効呆に
優れ、かつ不要キャリアの高密度微小欠陥領域24での
11結合性にすれ、半導体メ七りゃCCD尋の基板に適
したXGウウニ・を鼠産的に得ることができる。
火bl[ンリ2 まず、不純物とj−で例えば酸素を6×10 個/cu
t3Q”h j4i結晶シリコンウニ/’ 21 ’k
 1100℃の咽化性募[41」気中で3時間熱処理し
た。この時、ウェハ21六面の過飽和酸化が逃散(アウ
トディフュージョン)した(紀5図(、)図示)。なお
、ウェハ21は藏系曖度が低く、力いつ両温熱処理が短
時間でなされるため、ウェハ21内部には微小欠陥の核
は生成されない。
次いで、ウェハ2ノを600℃に熱加I−ながら不純物
、例えば酸素全加速′耐圧200 keV、t’−ズM
 5 X 10’ ”cm−2の条件にてイオン注入t
、tc。
この時、酸素の増殖拡散作用によりウニノ・21人面よ
り探い内部に篩智反の微小欠陥22・・・が生成された
。その結果、第51Va (b)に示す如く表面層に無
欠陥領域23が、それより床い内部に高密度微小欠陥領
域24が、形成されたIGウェハが製造された。
しかして、本実す重列2によ11は実軸・lメl 1と
同様、無欠陥領域23中の不純物のり一゛ツタ効果に優
れ、かつ不要ギヤリアの高密度微小欠陥領域での再結合
性に優れ、半へ4体メモリやCCI) Ipのバ板に辿
したIGウェハk r# m的に侍ることができる。
なお、上ml夾施例1.2−Cの尚温熱処理工程はそれ
ら実施例での温腹に限らず、1050〜1200℃の範
囲で行なって同様な効果′f:達成でへる。
実施例3 まず、不純物として例えば酸素をlXl0(la10t
r’含む単結晶シリ、コンウェハ21f600℃に加熱
した状態で不純物、例えば酸素を加速電圧200ke■
、ドースゞ鼠5 X 10 cnr の条件でイオン注
入した。この時、酸素の増殖拡散作用によシウエハ21
の内部に微小欠陥22・・・が高密度に生成された。同
時に゛ウェハ21自体も加熱されることにより、晶密度
の微小欠陥22・・・が生成された以外の領域にも過飽
和酸素の析出による微小欠陥22・・・が散在して生成
された(第6図(、)図示)。
次いでシリコンウェハ、21の主面に波長1.06μm
1出力0.1 mJ/i4ルス以上のYAGレーザビー
ムを走査[、なから照射した。この時、ウェハ21人面
に近い部分の散在した微小欠陥がアウトディフュージョ
ンして微小欠陥が消滅した。
同時にウェハ、2)の表面よシ深い部分の筒密度の微小
欠陥22・・・が周辺に散在した微小欠陥22・・・含
とり込み々がら集積された。なお、主面とは反対側のウ
ェハ21の微小欠陥22・・・は散在した状態でそのま
ま残った。ぞの納屋、第6図(L、)に示す如く主面層
に無欠陥領域23が、それよシ深い内部に一定の厚さを
もっ島密反欠陥領域24が形成されたIGウェハが製造
された。
しかして、本実hI!1例3によれば微小欠陥22・・
・のアウトディフュージョンをレーデビームの照射によ
シ行なうため、■Gウェハの皮シ発生尋を実施例1の方
法に比べて一17防止できる。
また、ウェハ21人面のみを加熱できるため、−1d薄
い無欠陥領域′ft1lIII御性よく形成できる。
更に、高温炉中での熱処理はは素のイオン注入時のみで
あるため、炉壁の不純物からの二次汚染や酸化機の成長
による無欠陥領域内の積層欠陥の発生を一層抑制できる
。したがって、実施。
し11で得られ′/cIGウェハに比べて格段に侵れた
IGウェハ′f:M′量産的イUることができる。
なお、上記実施例3ではウェハを所定温度に加熱した状
態で酸素のイオン注入を行なっl(住、レーデビームを
照射したが、これを逆にしてレーザビームのH<1射後
にウェハを加熱した状態でt成木のイオン注入を行なっ
てもよい。萱だ、レーデビームと【7て出力0.1 m
J/Aルスのものを用いんが、0.01〜0.3 m’
、7””ルス程度のYAGレーザビームを用いれば同様
な効果を発揮できる。
YAGレーザビームに代ってCO□レーザビーム尋の他
のレーザビーム、エレクトロンビーム等のエイ・ルゼー
ビームを用いてもよい。
実施(yJ 4 レーデビームの照射の代りに出力20 kWの赤外心閃
九ランプからのフラッシュ光(波長4000・ 〜40
000 X ) *照射した以外、実施例3と同様在方
法によ1)IGウェハを製造した。
しかして、火Ll!iし114の方法によれは実施例3
と同様な俊f1.たダッタ効果等を有するIGウェハ?
l:よりriil早かつi!を性的に得ることができる
土FiL2笑i例4ではウェハを加熱した状態で陵メ≦
の−fオン江人を行なった枝、フラッシュ光を照射1.
だが、こgを逆にしてフラッシュ光の照射後にウェハを
加熱し7々から酸素のイオン注入を行なってもよい。
実施例5 まず、シリコンウェハ21人面にtt化股25を形成し
、この酸化II棒25に開口(ili 26を形成した
後、該開口部26から嬉出するウェハ21を植結晶とし
て全面に単結晶シリコンlIjを欣、長させ、東にこの
シリコンlIj’c・ンターニン//”L−’r晒系を
1×10 個/Cdrせむ年結晶シリコンノ9ターフ2
7を形成した。次いで、この自i結晶シリコンパターン
27の実施例3と同様な処理を施して主面層に無欠陥領
域23が、そitよシ内部に尚密度微小欠陥領域24が
形成さ ・ねたインドリシックゲッタリングシリコン1
jを有するSOI金製造しfc (第7図図示)。
【7かして、本実施例5によれはダッタ効呆等のhれ、
三次元ヱh積回路の基板と17てia、 1.、、たS
OIを量産的に得ることができる。
なお、上記実施例5ではSOIウェハを対天として処理
を行なったが、シリコンウェハ上に早結晶シリコンAn
 を成長させたもの、或いは5O8(S目1cou O
n 5apphive)ウェハ等にも同様に適用でひる
’Rlc %上i已谷″:A施列ではイオン注入する不
純物として眩≦4を用いノζが、炭素、窒素或いは酸オ
、と原糸などの混合物を用いても同様な効果を冗b’!
゛clきる。
〔%明の効果〕
以上肝述した如く、本発すjによれば千尋体ウェハへの
反pif=生を抑制ないし防止しつつ表面1−に無欠1
ilII+演域、内部に尚@度微小欠陥領域がルl戊f
ij1..千尋体メモリやCOD等の基板に遇し/こI
Gウェハな低コストで製造し得る処理方法τ提1共でさ
る。
4.121 ilJ+の11j1早な匝明泥1図t、l
 I Gウェハを示す断面図、第2図はIGウェハより
製造された十尋体メモリを示すし「面図、第3図(、)
〜(c)は従来法によるIGウェハのJA造工住τπく
す断面図、第4図(、)〜(c)は本元i力の実施銖り
1におけるIGウェハの製造工程を示す−を面図、第5
図(a) t (b)は本晃ゆ]の実施例2におkfる
IGウェハの装遺工u 奢示すIdJfi/li図、第
6図(、) 、 (L、)は実施例3におけるIGウェ
ハの製造工程を示す断面図、第7図り実施丙5によシ得
らtLJcイ/トリシックダッタリングシリコン層を、
1−JするSOIの断′Dii図である。
2ノ・・・単結晶シリコンウェハ、22・・・値小欠陥
、23・・・無欠陥領域、24川篩晋度倣小欠陥領4Z
7・・・単結晶シリコン・ゼターン。
出細人代理人 ライ−理士 鈴 江 武 か第1図 、第2図 第3図

Claims (4)

    【特許請求の範囲】
  1. (1) 半導体ウェハを400〜900℃に力I7熱し
    lC状を四で不純物をイオン注入して該不純物による眩
    小欠陥を発生せしめることを特徴とする半導体ウェハの
    処理方法。
  2. (2) 不純物か酸素、炭素又は覧索のいずれかのもの
    であることを特徴とする特許請求の範囲第1項rit載
    の半導体ウニ/・の処理方法。
  3. (3)半導体ウェハが単結晶シリコンからなることを特
    徴とする特許賄氷の範囲第1項記載の半導体ウェハの処
    理方法。
  4. (4)半4体ウェハか絶縁物上に形成された単結晶シリ
    コン層からなるものであることを特徴とする特許ml氷
    の範囲第1項記載の半導体ウェハの処理力法。・
JP15099183A 1983-08-19 1983-08-19 半導体ウエハの処理方法 Pending JPS6042840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15099183A JPS6042840A (ja) 1983-08-19 1983-08-19 半導体ウエハの処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15099183A JPS6042840A (ja) 1983-08-19 1983-08-19 半導体ウエハの処理方法

Publications (1)

Publication Number Publication Date
JPS6042840A true JPS6042840A (ja) 1985-03-07

Family

ID=15508892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15099183A Pending JPS6042840A (ja) 1983-08-19 1983-08-19 半導体ウエハの処理方法

Country Status (1)

Country Link
JP (1) JPS6042840A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254933A (ja) * 1988-08-19 1990-02-23 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254933A (ja) * 1988-08-19 1990-02-23 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
DE10131249A1 (de) Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
KR100875909B1 (ko) Simox 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진simox 웨이퍼
JPS6031231A (ja) 半導体基体の製造方法
JPS5821419B2 (ja) 格子欠陥除去方法
JPS59124136A (ja) 半導体ウエハの処理方法
JPS5787119A (en) Manufacture of semiconductor device
JPS639371B2 (ja)
JPS6042840A (ja) 半導体ウエハの処理方法
JPS58180028A (ja) 半導体ウエハの処理方法
JPS6042839A (ja) 半導体ウエハの処理方法
JPS6256653B2 (ja)
JPS60136218A (ja) 半導体装置およびその製造方法
JPH01303727A (ja) 不純物ゲッタリング方法
JPH023539B2 (ja)
JPS63164440A (ja) 半導体装置の製造方法
JP2631977B2 (ja) シリコン結晶基板の製造方法
JPS59217333A (ja) 半導体ウエハの処理方法
JPH0387022A (ja) 拡散層の形成方法
JP2744022B2 (ja) 半導体装置の製造方法
JPH01181473A (ja) 半導体装置及びその製造方法
JPH1187258A (ja) 半導体装置の製造方法
JPH02105410A (ja) 半導体装置の製造方法
JPH01161713A (ja) 半導体装置の製造方法
JPS6342418B2 (ja)
JPH0729845A (ja) 半導体装置の製造方法