JPH0242814A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、単相の入力信号から相補的な両相の出力信号
を得るための半導体集積回路、特に両相の信号で駆動す
る回路への信号源となる半導体集積回路に関するもので
ある。

（従来の技術） 従来、このような分野の技術としては、実開昭６０−１
６３８２９号公報に記載されるものがあった。以下、そ
の構成を図を用いて説明する。

第２図は、従来の半導体集積回路の一構成例を示す回路
図である。

この半導体集積回路は、入力信号Ｄ１用の入力端子１、
出力信号Ｑ１用の出力端子２、逆相出力信号互１用の出
力端子３、及びインバータ４〜６を備えている。入力端
子１には、インバータ４、ノードＮ１、及びインバータ
５を介して出力端子２が接続されると共に、インバータ
６を介して出力端子３が接続されている。

第３図は、第２図の動作を示すタイムチャートであり、
この図を参照しつつ第２図の半導体集積回路の動作を説
明する。但しインバータ４．５゜及び６は信号伝達に際
して、それぞれτ１．τ２゜及びτ３というほぼ同程度
の遅延時間を要するものとする。

先ず初期状態として、゛低レベル（以下、Ｌ“。

という）の入力信号Ｄ１が印加され、ノードＮｌ。

出力信号Ｑｌ、逆相逆相出力信号炉それぞれ高レベル（
以下、ＩＩ　ＨＩＩという）、“１．ＩＩ　、　　ＩＩ
ＨＩ＋であるとする。

時刻Ｔで、入力データＤ１が“１，１１から“Ｈ”にな
ると、インバータ６の出力側ノードＮ１が“Ｈ”から＋
１　Ｌ　１１になる。この時、時刻Ｔに対してインバー
タ６の遅延時間に相当する時間τ１の遅れが生じる。こ
れと同様に逆相出力信号互１は、時刻Ｔ１に対してイン
バータ８の遅延時間τ３遅れて１１　ＨＩＩからＬ　Ｉ
Ｉになる。また、出力信号Ｑ１はノードＮ１がＨｕから
°Ｌ′°に変わった時間、即ち時刻Ｔ１から時間τ１遅
れた時間に対してさらにインバータ７の遅延時間τ２遅
れて“Ｌ”から“Ｈ′”に変ることになる。

このように、この半導体集積回路は入力端子１に入力さ
れた入力信号Ｄ１と同相の出力信号Ｑ１を（τ１＋τ２
）の時間的遅れを伴って出力端子２から送出すると共に
、入力信号Ｄ１と逆相の逆相出力信号互１をτ３の時間
的遅れを伴って出力端子３から送出するものである。

（発明が解決しようとする課題） しかしながら、上記構成の半導体集積回路では、次のよ
うな課題があった。

単相の入力信号から相補的な両相の出力信号を得るこの
種の回路は、フリップフロップ回路等の種々の回路に用
いられる。このような回路が誤動作を発生することなく
、安定した高速動作を行うためには、出力信号Ｑ１と逆
相出力信号互１との時間差ができるだけ少ないことが望
ましい。

ところが、上記構成の半導体集積回路では、第３図から
明らかなように、出力信号Ｑ１、及び逆相出力信号互１
は、両者の遅延経路が異なるために入力信号Ｄ１の論理
の変化に対応して一致したタイミングで位相を反転させ
ることができない。

具体的にいえば、出力信号Ｑ１は逆相出力信号互１に対
して必ず（τ１＋τ２−τ３）の時間、遅れて信号反転
動作を行うことになる。このように従来の半導体集積回
路では、高精度の相補的な関係を有する両相の信号を得
ることが困難であった。

本発明は前記従来技術が持っていた課題として、単相の
入力端子から一致した時間的タイミングで相補的な両相
の出力信号を得ることが困難であるという点について解
決した半導体集積回路を提供するものである。

（課題を解決するための手段） 本発明は前記課題を解決するために、入力信号を順次反
転して出力信号を出力する偶数個のインバータと、前記
入力信号を反転して前記出力信号と逆相の逆相出力信号
を出力する奇数個のインバータとを備えた半導体集積回
路において、前記偶数個のインバータの出力側と前記奇
数個のインバータの出力側との間に、２個のインバータ
をたすき接続するようにしたものである。

（作用） 本発明によれば、以上のように半導体集積回路を構成し
たので、偶数個のインバータの出力側と奇数個のインバ
ータの出力側との間にたすき接続された２個のインバー
タは、偶数個のインバータの出力側の経路と奇数個のイ
ンバータの出力側の経路において、信号反転動作に要す
る遅延時間の長い経路では遅延時間を短縮させ、遅延時
間の短い経路では遅延時間を延長させて両者の遅延時間
を一致させるように働く。

そのため、入力信号の変化に応じて同一のタイミングで
相補的な関係にある出力信号と逆相出力信号が出力され
る。したがって、前記課題を解決できるのである。

（実施例） 第１図は本発明の一実施例を示す半導体集積回路の回路
図である。

この半導体集積回路は、入力信号Ｄ２用の入力端子１１
、出力信号Ｑ２用の出力端子１２、出力信号Ｑ２と逆相
の逆相出力信号互２用の出力端子１３、およびＭＯＳ−
ＦＥＴ’（絶縁ゲート型電界効果トランジスタ）やＭＥ
Ｓ−ＦＥＴ　（ショットキー障壁ゲート電界効果トラン
ジスタ）等で構成されるインバータ２１〜２８を備えて
いる。

入力端子１１はインバータ２１の入力側に接続され、そ
のインバータ２１の出力側ノードＮＩＬには、インバー
タ２２、ノードＮ１２、およびインバータ２３が接続さ
れると共に、インバータ２４が接続されている。インバ
ータ２３の出力側ノードＮ１３とインバータ２４の出力
側ノードＮ１４との間には、インバータ２５．２６がた
すき接続されている。さらにノードＮ１３およびＮ１４
は、それぞれバッファ用のインバータ２７゜２８を介し
て出力端子１２．１３に接続されている。

第４図は第１図の動作を示すタイムチャートであり、こ
の図を参照しつつ第１図の半導体集積回路の動作を説明
する。

ｆ旦し、インバータ２１〜２８はインバータ内に入力し
た信号を反転させて出力する時、それぞれほぼ同程度の
遅延時間を要するものとする。

先ず、初期状態としては、＋１１１１の入力データＤ２
が印加され、またノートＮｉ１．Ｎ１３、および逆相出
力信号互２がｆｌ　ＨＩＩ、ノードＮ１２゜Ｎ１４、お
よび゛出力信号Ｑ２が″Ｌ”であるとする。

次に時刻Ｔにおいて入力信号Ｄ２が′Ｌ′°からＩＩ　
ＨＩＩになると、ノードＮ１１はインバータ２１の遅延
時間τ２１後に“Ｌ”となる。ノードＮ１２は、ノード
Ｎｉｌが′Ｌ′°に変ってがら更にインバータ２２の遅
延時間τ２２を経た後、即ち時刻Ｔに対して（τ２１＋
τ２２）遅れて１１　ＨＩＩとなる。この時、ノードＮ
ｉｌの信号（論理）とノードＮ１２の信号は互いに反転
した相補的な両相の信号になっているが、タイミング的
には従来の回路と同様にて２２の時間的な遅れを生じて
いる。

ここで、入力信号Ｄ２の変（ヒに応じたノードＮ１３及
びＮ１４の変化の時間的な相関性について検討する。

例えば、ノードＮ１３．Ｎ１４間にたすき接続されたイ
ンバータ２５及び２６がない状態で、さらにインバータ
２３の遅延時間τ２３とインバータ２４の遅延時間τ２
４とが同一であるとする。

この場合、ノードＮ１３における信号の変化はノードＮ
１４における信号の変化に対して常にインバータ２２の
遅延時間τ２２に相当する遅れが生じることになる。

この遅れに対してノードＮ１３．Ｎ１４間にたすき接続
されたインバータ２５及び２６は次のような役割を果た
す。

先ず、ノードＮＬ４はノードＮｉｌが“Ｌ”になった後
、インバータ２４の遅延時間τ２４を経てパＬ“から“
Ｈ”になろうとするが、この時点でのインバータ２６に
おける“Ｌｌｌの出力の影響を受けている。そのため、
ノードＮ１４はインバータ２４の遅延時間τ２４を経過
してもすぐに′“Ｈ”になることができない。

一方、ノードＮ１３はノードＮｉｌがＬ゛になった後、
インバータ２２．２３の遅延時間（τ２２＋τ２３）を
経て“′Ｈ′°から“Ｌ”になろうとしている。この時
、ノードＮ１４はノードＮ１３に先んじて信号の変化が
行われてＩＩ　Ｌ　ＩＩから“Ｈ″゛になろうとしてい
るため、それにつれてインバータ２５の出力は“′トＩ
“から“Ｌ”になろうとする。そのため、ノードＮ１３
はインバータ２５の出力の助けを借りてインバータ２２
．２３の遅延時間（τ２２＋τ２３）よりも−段と速く
“Ｌ”になろうとする。さらにこのようなノードＮ１３
の働きにより、ノードＮ　］−３の出力がインバータ２
６にイ云えられると、インバータ２６の出力は゛Ｈパと
なるため、ノードＮ　１４はインバータ２６の出力の助
けを借りて急速に“Ｈ”になろうとするようになる。

このように、ノードＮ１３及びＮ１４には信号の変化の
タイミングが同一で而も相補的な両相の信号が現れるよ
うになる。従ってバッファ用のインバータ２７．２８を
遅延時間が等しいもので構成すれば、インバータ２７．
２８を介して出力端子２２．２３から、信号の変化のタ
イミングが同一で而も相補的な両相の信号である出力信
号Ｑ２及び逆相出力信号互２が得られる。

以上の説明は、入力信号Ｄ２が“Ｌ”から１１８１１に
なる場合についてであったが、入力信号Ｄ２がＨ”から
“Ｌ”になる場合についても同様である。

本実施例は次のような利点を有する。

入力信号Ｄ２の信号電圧が変化する時、ノードＮ１Ｂ、
Ｎ１４間にたすき接続されたインバータ２５及び２６は
、入力信号Ｄ２の信号が変わる前に自己が保持していた
信号をノードＮ１３．或いはノードＮ１４に伝達する。

これらの信号は、遅延経路の長いノードＮ１３の側では
遅延時間を短縮させ、逆に遅延経路の短いノードＮ１４
の側では遅延時間を延長させるような調整機能をもって
いる。そのため、入力信号Ｄ２の信号電圧の変化に即し
て、時間的に同一の遅れを伴った相補的な両相の信号を
得ることが可能である。

尚、本発明は図示の実施例に限定されず、種々の変形が
可能である。その変形例として例えば次のようなものが
ある。

■　第１図のインバータ２１を省略した構成にすれば、
出力信号Ｑ２及び逆相出力信号互２は上記実施例と逆の
極性にすることができる。

■　上記実施例では、ノードＮｉｌからノードＮＩＢに
至る第１の遅延経路を２個のインバータ２２．２Ｂ、ノ
ードＮｉｌからノードＮ１４に至る第２の遅延経路を１
個のインバータ２４で構成しているが、第１の遅延経路
を４個以上の偶数個のインバータで、第２の遅延経路を
３個以上の奇数個のインバータでそれぞれ構成してもよ
い。

（発明の効果） 以上詳細に説明したように、本発明によれば、偶数個の
インバータの出力側と奇数個のインバータの出力側との
間に、２個のインバータをたすき接続するようにしたの
で、偶数個のインバータの出力側と奇数個のインバータ
の出力側において時間的に同一の遅れを伴った相補的な
両相の信号を得ることができ、それによって入力信号の
変化に応じて同一のタイミングで相補的な関係にある出
力信号と逆相出力信号を得ることができる。

従って、相補的な両相の信号で駆動する回路の信号源と
して利用可能な極めて有用性の高い回路として期待でき
る。

【図面の簡単な説明】

第１図は本発明の実施例を示す半導体集積回路の回路図
、第２図は従来の半導体集積回路の回路図、第３図は第
２図のタイムチャート、第４図は第１図のタイムチャー
トである。 ２１〜２８・・・・・・インバータ、Ｄ２・・・・・・
入力信号、Ｑ２・・・・・・出力信号、互２・・・・・
・逆相出力信号。

Claims (1)

1. 【特許請求の範囲】 入力信号を順次反転して出力信号を出力する偶数個のイ
   ンバータと、前記入力信号を反転して前記出力信号と逆
   相の逆相出力信号を出力する奇数個のインバータとを備
   えた半導体集積回路において、 前記偶数個のインバータの出力側と前記奇数個のインバ
   ータの出力側との間に、２個のインバータをたすき接続
   したことを特徴とする半導体集積回路。