JPH05158692A - データ処理装置及びデータ処理方法 - Google Patents
データ処理装置及びデータ処理方法Info
- Publication number
- JPH05158692A JPH05158692A JP32065491A JP32065491A JPH05158692A JP H05158692 A JPH05158692 A JP H05158692A JP 32065491 A JP32065491 A JP 32065491A JP 32065491 A JP32065491 A JP 32065491A JP H05158692 A JPH05158692 A JP H05158692A
- Authority
- JP
- Japan
- Prior art keywords
- data
- arithmetic
- data processing
- din
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Advance Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明はデータ処理装置の構成に関し、その
ハード量の増加を極力抑制し、かつ、従来の2リード/
ライトポートを備えたデータ記憶装置を使用して複数の
演算器により高速に命令の並列処理を行うことを目的と
する。 【構成】 命令を実行するm個の演算手段An,n=
0,2,3…nと、前記命令に係る演算データDOUT を
格納するデータ記憶手段11と、前記命令に係る演算デ
ータDOUT の選択出力をするデータ選択手段12とを具
備し、前記命令に係る被演算データDINや演算データD
OUT を伝送するデータバス13が時分割されることを含
み構成する。
ハード量の増加を極力抑制し、かつ、従来の2リード/
ライトポートを備えたデータ記憶装置を使用して複数の
演算器により高速に命令の並列処理を行うことを目的と
する。 【構成】 命令を実行するm個の演算手段An,n=
0,2,3…nと、前記命令に係る演算データDOUT を
格納するデータ記憶手段11と、前記命令に係る演算デ
ータDOUT の選択出力をするデータ選択手段12とを具
備し、前記命令に係る被演算データDINや演算データD
OUT を伝送するデータバス13が時分割されることを含
み構成する。
Description
【0001】〔目 次〕 産業上の利用分野 従来の技術(図4) 発明が解決しようとする課題 課題を解決するための手段(図1) 作用 実施例(図2,3) 発明の効果
【0002】
【産業上の利用分野】本発明は、データ処理装置及びデ
ータ処理方法に関するものであり、更に詳しく言えば、
各種命令を高速に実行処理する装置及びその方法に関す
るものである。
ータ処理方法に関するものであり、更に詳しく言えば、
各種命令を高速に実行処理する装置及びその方法に関す
るものである。
【0003】近年、画像処理や音声処理等のデータ処理
分野において、その情報量の膨大化に対し、反復演算処
理の高速化の要求から被演算データのパイプライン処理
をする高速データ処理装置が開発されている。
分野において、その情報量の膨大化に対し、反復演算処
理の高速化の要求から被演算データのパイプライン処理
をする高速データ処理装置が開発されている。
【0004】これによれば、VLIW(Very Long I
nstruction Word )やSuperscalar(スーパースカ
ラ)等の並列処理方式では、m個の演算器に対して2m
本のリード/m本のライトポートを持つレジスタファイ
ルが必要となり、命令を発行する時にディレイを生じた
り、該レジスタファイルのハード量が増加する。
nstruction Word )やSuperscalar(スーパースカ
ラ)等の並列処理方式では、m個の演算器に対して2m
本のリード/m本のライトポートを持つレジスタファイ
ルが必要となり、命令を発行する時にディレイを生じた
り、該レジスタファイルのハード量が増加する。
【0005】また、Superpipeline(スーパーパイプラ
イン)方式では、1つの演算器を複数のステージに分
け、演算をパイプライン的に処理しているため、従来の
2本のリード/ライトポートを備えているSRAM等を
レジスタファイルとして用いることが可能である。しか
し、演算機を多数のパイプラインステージに分割できな
いため、小さい並列度しか得られない。
イン)方式では、1つの演算器を複数のステージに分
け、演算をパイプライン的に処理しているため、従来の
2本のリード/ライトポートを備えているSRAM等を
レジスタファイルとして用いることが可能である。しか
し、演算機を多数のパイプラインステージに分割できな
いため、小さい並列度しか得られない。
【0006】そこで、従来のレジスタファイルを使用し
て複数の演算器により命令を高速に並列処理を行うこと
ができる装置及び方法が望まれている。
て複数の演算器により命令を高速に並列処理を行うこと
ができる装置及び方法が望まれている。
【0007】
【従来の技術】一般のプロセッサは、命令フェッチユニ
ット,命令デコーダ,演算器及びレジスタファイルから
成り、例えば、命令をパイプライン処理をする場合に、
該プロセッサ内に1つ設けられた演算器と、2リード/
1ライトポートを備えたSRAM(スタティックRA
M)等のレジスタファイルより、加算命令のような3ア
ドレス形式の演算を効率良く行うことができる。
ット,命令デコーダ,演算器及びレジスタファイルから
成り、例えば、命令をパイプライン処理をする場合に、
該プロセッサ内に1つ設けられた演算器と、2リード/
1ライトポートを備えたSRAM(スタティックRA
M)等のレジスタファイルより、加算命令のような3ア
ドレス形式の演算を効率良く行うことができる。
【0008】図4(a),(b)は、従来例に係る高速
データ処理装置の構成を説明する図であり、図4(a)
は、VLIWやSuperscalar等の並列データ処理装置の
構成図を示している。
データ処理装置の構成を説明する図であり、図4(a)
は、VLIWやSuperscalar等の並列データ処理装置の
構成図を示している。
【0009】図4(a)において、VLIWやSupersc
alar等の並列データ処理装置は、レジスタファイル1,
m個の演算器a0 〜anから成る。また、各演算器an
の入力部はレジスタファイル1から個別に引き出された
2本のリードポート(データバス)2Aに接続される。
alar等の並列データ処理装置は、レジスタファイル1,
m個の演算器a0 〜anから成る。また、各演算器an
の入力部はレジスタファイル1から個別に引き出された
2本のリードポート(データバス)2Aに接続される。
【0010】また、各演算器anの出力部から1本づつ
独立したライトポート(データバス)2Bがレジスタフ
ァイル1に接続されている。従って、レジスタファイル
1には、合計2m本のリード/m本のライトポート(デ
ータバス)が具備される。
独立したライトポート(データバス)2Bがレジスタフ
ァイル1に接続されている。従って、レジスタファイル
1には、合計2m本のリード/m本のライトポート(デ
ータバス)が具備される。
【0011】図4(b)は、Superpipeline方式のデー
タ処理装置の構成図を示している。図4(b)におい
て、Superpipeline方式のデータ処理装置は、レジスタ
ファイル3と1個の演算器4から成る。また、演算器4
の各ステージの入出力部にはレジスタ4Aが設けられ、
レジスタファイル3から引き出された2本のリードポー
ト(データバス)5Aが第1のステージに係るレジスタ
4Aに接続される。
タ処理装置の構成図を示している。図4(b)におい
て、Superpipeline方式のデータ処理装置は、レジスタ
ファイル3と1個の演算器4から成る。また、演算器4
の各ステージの入出力部にはレジスタ4Aが設けられ、
レジスタファイル3から引き出された2本のリードポー
ト(データバス)5Aが第1のステージに係るレジスタ
4Aに接続される。
【0012】また、第1のステージの出力側のレジスタ
4Aは次段の第2のステージの入力側のレジスタ4Aに
接続され、第nのステージの出力側のレジスタ4Aがラ
イトポート(データバス)5Bを介してレジスタファイ
ル3に接続されている。
4Aは次段の第2のステージの入力側のレジスタ4Aに
接続され、第nのステージの出力側のレジスタ4Aがラ
イトポート(データバス)5Bを介してレジスタファイ
ル3に接続されている。
【0013】従って、レジスタファイル3には、合計2
本のリード/1本のライトポート(データバス)が具備
される。
本のリード/1本のライトポート(データバス)が具備
される。
【0014】
【発明が解決しようとする課題】ところで、従来例の高
速データ処理装置によれば、VLIWやSuperscalar等
の並列処理方式では、図4(a)に示すようにm個の演
算器a0〜anに対して3m本のリード/ライトポート
を持つレジスタファイル1が必要となる。
速データ処理装置によれば、VLIWやSuperscalar等
の並列処理方式では、図4(a)に示すようにm個の演
算器a0〜anに対して3m本のリード/ライトポート
を持つレジスタファイル1が必要となる。
【0015】このため、本方式では命令デコードにより
同時に、複数の命令を発行する必要があり、データ依存
性をチェックする部分では並列処理ができない。このこ
とで、命令を発行する時にディレイ(信号遅延)を生じ
る。
同時に、複数の命令を発行する必要があり、データ依存
性をチェックする部分では並列処理ができない。このこ
とで、命令を発行する時にディレイ(信号遅延)を生じ
る。
【0016】また、レジスタファイル1の内部構成が複
雑になり、該レジスタファイル(以下データ記憶手段と
もいう)1のハード量が増加し、半導体集積回路装置の
高集積,高密度化の妨げとなるという第1の問題があ
る。
雑になり、該レジスタファイル(以下データ記憶手段と
もいう)1のハード量が増加し、半導体集積回路装置の
高集積,高密度化の妨げとなるという第1の問題があ
る。
【0017】なお、Superpipeline方式では、図4
(b)に示すように、1つの演算器4を複数のステージ
に分け、演算をパイプライン的に処理している。このた
め、従来の2リード/ライトポートを備えているSRA
M等をレジスタファイル3として用いることが可能であ
る。しかし、1つの演算器4を均等に複数のステージに
分割することは困難である。また、高々2又は3程度の
並列度しか得られないという第2の問題がある。
(b)に示すように、1つの演算器4を複数のステージ
に分け、演算をパイプライン的に処理している。このた
め、従来の2リード/ライトポートを備えているSRA
M等をレジスタファイル3として用いることが可能であ
る。しかし、1つの演算器4を均等に複数のステージに
分割することは困難である。また、高々2又は3程度の
並列度しか得られないという第2の問題がある。
【0018】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、ハード量の増加を極力抑制し、か
つ、従来の2リード/ライトポートを備えたデータ記憶
装置を使用して複数の演算器により高速に命令の並列処
理を行うことが可能となるデータ処理装置及びデータ処
理方法の提供を目的とする。
作されたものであり、ハード量の増加を極力抑制し、か
つ、従来の2リード/ライトポートを備えたデータ記憶
装置を使用して複数の演算器により高速に命令の並列処
理を行うことが可能となるデータ処理装置及びデータ処
理方法の提供を目的とする。
【0019】
【課題を解決するための手段】図1(a),(b)は、
本発明に係るデータ処理装置及びデータ処理方法の原理
図を示している。
本発明に係るデータ処理装置及びデータ処理方法の原理
図を示している。
【0020】本発明のデータ処理装置は図1(a)に示
すように、命令を実行するm個の演算手段An,n=
0,2,3…nと、前記命令に係る演算データDOUT を
格納するデータ記憶手段11と、前記命令に係る演算デ
ータDOUT の選択出力をするデータ選択手段12とを具
備し、前記命令に係る被演算データDINや演算データD
OUT を伝送するデータバス13が時分割されることを特
徴とする。
すように、命令を実行するm個の演算手段An,n=
0,2,3…nと、前記命令に係る演算データDOUT を
格納するデータ記憶手段11と、前記命令に係る演算デ
ータDOUT の選択出力をするデータ選択手段12とを具
備し、前記命令に係る被演算データDINや演算データD
OUT を伝送するデータバス13が時分割されることを特
徴とする。
【0021】なお、前記データ処理装置において、前記
各演算手段Anの入力部inn,n=0,2,3…nが被
演算データDINを伝送する第1の共通データバス13Aと
前記データ記憶手段11をバイパスする第2の共通デー
タバス13Bとに接続され、かつ、前記各演算手段A0〜
Anの出力部out0〜 outnがデータ選択手段12に接
続され、前記データ記憶手段11の出力部outが第1の
共通データバス13Aに接続され、前記データ選択手段1
2の出力部outが第2の共通データバス13Bと前記デー
タ記憶手段11の入力部inとに接続されることを特徴
とする。
各演算手段Anの入力部inn,n=0,2,3…nが被
演算データDINを伝送する第1の共通データバス13Aと
前記データ記憶手段11をバイパスする第2の共通デー
タバス13Bとに接続され、かつ、前記各演算手段A0〜
Anの出力部out0〜 outnがデータ選択手段12に接
続され、前記データ記憶手段11の出力部outが第1の
共通データバス13Aに接続され、前記データ選択手段1
2の出力部outが第2の共通データバス13Bと前記デー
タ記憶手段11の入力部inとに接続されることを特徴
とする。
【0022】また、前記データ処理装置において、前記
演算手段Anやデータ選択手段12に被演算データDIN
や演算データDOUT を保持する副記憶手段14が設けら
れることを特徴とする。
演算手段Anやデータ選択手段12に被演算データDIN
や演算データDOUT を保持する副記憶手段14が設けら
れることを特徴とする。
【0023】さらに、前記データ処理装置であって、前
記データ記憶手段11のサイクルタイムTcと各演算手
段Anの演算時間Teとの間の関係において、演算手段
Anの総数mをm=Te/Tc以上とすることを特徴と
する。
記データ記憶手段11のサイクルタイムTcと各演算手
段Anの演算時間Teとの間の関係において、演算手段
Anの総数mをm=Te/Tc以上とすることを特徴と
する。
【0024】なお、本発明のデータ処理方法は図1
(b)のフローチャートに示すように、まず、ステップ
P1で命令に係る被演算データDINや演算データDOUT
の選択処理をし、その後、ステップP2で前記選択処理
に基づいて複数の演算処理を並列実行することを特徴と
し、上記目的を達成する。
(b)のフローチャートに示すように、まず、ステップ
P1で命令に係る被演算データDINや演算データDOUT
の選択処理をし、その後、ステップP2で前記選択処理
に基づいて複数の演算処理を並列実行することを特徴と
し、上記目的を達成する。
【0025】
【作 用】本発明のデータ処理装置によれば、図1
(a)に示すように、データ記憶手段11,データ選択
手段12及びm個の演算手段An,n=0,2,3…n
が具備され、命令に係る被演算データDINや演算データ
DOUT を伝送するデータバス13が時分割される。
(a)に示すように、データ記憶手段11,データ選択
手段12及びm個の演算手段An,n=0,2,3…n
が具備され、命令に係る被演算データDINや演算データ
DOUT を伝送するデータバス13が時分割される。
【0026】このため、総数mの演算手段Anにおい
て、サイクルタイムTcづつ遅れてデータ記憶手段11
から読み出された被演算データDINが第1の共通データ
バス13Aを介して各演算手段Anの副記憶手段14に書
き込まれ、該データDINに基づいてサイクルタイムTc
づつ遅れて各演算手段An演算が実行される。
て、サイクルタイムTcづつ遅れてデータ記憶手段11
から読み出された被演算データDINが第1の共通データ
バス13Aを介して各演算手段Anの副記憶手段14に書
き込まれ、該データDINに基づいてサイクルタイムTc
づつ遅れて各演算手段An演算が実行される。
【0027】また、各演算手段Anの演算データDOUT
は、サイクルタイムTcづつ遅れてデータ選択手段12
により選択され、該演算データDOUT が副記憶手段14
に書き込まれるか、又は、第2の共通データバス13Bを
介してデータ記憶手段11をバイパスし、再び、各演算
手段Anに転送される。
は、サイクルタイムTcづつ遅れてデータ選択手段12
により選択され、該演算データDOUT が副記憶手段14
に書き込まれるか、又は、第2の共通データバス13Bを
介してデータ記憶手段11をバイパスし、再び、各演算
手段Anに転送される。
【0028】これにより、従来例のレジスタファイルと
演算器とを使用してデータ処理を高速に並列実行するこ
とが可能となる。なお、本発明のデータ処理方法によれ
ば、図1(b)のフローチャートに示すように、ステッ
プP2で命令に係る被演算データDINや演算データDOU
T の選択処理に基づいて複数の演算処理を並列実行して
いる。
演算器とを使用してデータ処理を高速に並列実行するこ
とが可能となる。なお、本発明のデータ処理方法によれ
ば、図1(b)のフローチャートに示すように、ステッ
プP2で命令に係る被演算データDINや演算データDOU
T の選択処理に基づいて複数の演算処理を並列実行して
いる。
【0029】このため、従来例のデータ処理装置の構成
要素を余り増加することなく、従来例に比べて約m倍の
動作速度でデータ処理を行うことが可能となる。これに
より、画像信号や音声信号等の膨大な情報量の反復演算
処理をする高速データ処理装置を提供することが可能と
なる。
要素を余り増加することなく、従来例に比べて約m倍の
動作速度でデータ処理を行うことが可能となる。これに
より、画像信号や音声信号等の膨大な情報量の反復演算
処理をする高速データ処理装置を提供することが可能と
なる。
【0030】
【実施例】次に、図を参照しながら本発明の実施例につ
いて説明をする。図2,3は、本発明の実施例に係るデ
ータ処理装置及びデータ処理方法の説明図であり、図2
は、本発明の実施例に係る高速データ処理装置の構成図
を示している。
いて説明をする。図2,3は、本発明の実施例に係るデ
ータ処理装置及びデータ処理方法の説明図であり、図2
は、本発明の実施例に係る高速データ処理装置の構成図
を示している。
【0031】例えば、画像信号や音声信号等の高速デー
タ処理に適用可能な高速データ処理装置は、図2におい
て、レジスタファイル21,セレクタ22,レジスタ2
4,4個の演算器A0〜A3,4個のレジスタR0〜R
3,2本のリードポート23A,1本のバイパスポート23
B及び1本のライトポート23Cから成る。
タ処理に適用可能な高速データ処理装置は、図2におい
て、レジスタファイル21,セレクタ22,レジスタ2
4,4個の演算器A0〜A3,4個のレジスタR0〜R
3,2本のリードポート23A,1本のバイパスポート23
B及び1本のライトポート23Cから成る。
【0032】すなわち、レジスタファイル21はデータ
記憶手段11の一実施例であり、命令に係る演算データ
DOUT を格納するものである。なお、レジスタファイル
21の出力部outがリードポート23Aに接続される。
記憶手段11の一実施例であり、命令に係る演算データ
DOUT を格納するものである。なお、レジスタファイル
21の出力部outがリードポート23Aに接続される。
【0033】セレクタ22はデータ選択手段12の一実
施例であり、命令に係る演算データDOUT の選択出力を
するものである。また、セレクタ22の出力部outがバ
イパスポート23Bとレジスタファイル21の入力部in
とに接続される。
施例であり、命令に係る演算データDOUT の選択出力を
するものである。また、セレクタ22の出力部outがバ
イパスポート23Bとレジスタファイル21の入力部in
とに接続される。
【0034】レジスタ24は副記憶手段14の一実施例
を構成するものであり、セレクタ22から出力された演
算データDOUT を基準クロックCKに基づいて一時保持
(ラッチ)するものである。
を構成するものであり、セレクタ22から出力された演
算データDOUT を基準クロックCKに基づいて一時保持
(ラッチ)するものである。
【0035】4個の演算器A0〜A3は複数の演算手段
An(m=n+1=4)の一実施例であり、命令を並列
に実行するものである。また、各演算器A0〜A3の入
力部in0〜in3が被演算データDINを伝送するリードポ
ート23Aとレジスタファイル21をバイパスするバイパ
スポート23Bとに接続され、各演算器A0〜A3の出力
部outがセレクタ22に接続される。
An(m=n+1=4)の一実施例であり、命令を並列
に実行するものである。また、各演算器A0〜A3の入
力部in0〜in3が被演算データDINを伝送するリードポ
ート23Aとレジスタファイル21をバイパスするバイパ
スポート23Bとに接続され、各演算器A0〜A3の出力
部outがセレクタ22に接続される。
【0036】なお、演算器A0〜A3は、レジスタファ
イル21のサイクルタイムをTc=5tとし、各演算器
A0〜A3の演算時間をTe=20tとすると、両者の間
の関係において、その総数mがm=Te/Tcを満足す
る4以上を設ける。
イル21のサイクルタイムをTc=5tとし、各演算器
A0〜A3の演算時間をTe=20tとすると、両者の間
の関係において、その総数mがm=Te/Tcを満足す
る4以上を設ける。
【0037】4個のレジスタR0〜R3は副記憶手段1
4の一実施例を構成するものであり、レジスタファイル
21から出力された被演算データDINやバイパスポート
23Bを経由して入力される演算データDOUT をシステム
クロックCK0〜CK3に基づいてそれぞれラッチするもの
である。
4の一実施例を構成するものであり、レジスタファイル
21から出力された被演算データDINやバイパスポート
23Bを経由して入力される演算データDOUT をシステム
クロックCK0〜CK3に基づいてそれぞれラッチするもの
である。
【0038】また、2本のリードポート23A,1本のバ
イパスポート23B及び1本のライトポート23Cはデータ
バス13の一実施例を構成するものであり、命令に係る
被演算データDINや演算データDOUT を伝送し、それが
時分割される。
イパスポート23B及び1本のライトポート23Cはデータ
バス13の一実施例を構成するものであり、命令に係る
被演算データDINや演算データDOUT を伝送し、それが
時分割される。
【0039】すなわち、2本のリードポート23Aは命令
に係る被演算データDINをレジスタファイル21から各
演算器A0〜A3に伝送するものである。2本のリード
ポート23Aは第1の共通データバス13Aの一実施例を構
成するものであり、命令に係る被演算データDINをレジ
スタファイル21から各演算器A0〜A3に伝送するも
のである。
に係る被演算データDINをレジスタファイル21から各
演算器A0〜A3に伝送するものである。2本のリード
ポート23Aは第1の共通データバス13Aの一実施例を構
成するものであり、命令に係る被演算データDINをレジ
スタファイル21から各演算器A0〜A3に伝送するも
のである。
【0040】また、1本のバイパスポート23Bは第1の
共通データバス13Bの一実施例であり、命令に係る選択
された演算データDOUT を各演算器A0〜A3に伝送す
るものである。1本のライトポート23Cはデータバス1
3の一実施例であり、命令に係る演算データDOUT をレ
ジスタファイル21に伝送するものである。
共通データバス13Bの一実施例であり、命令に係る選択
された演算データDOUT を各演算器A0〜A3に伝送す
るものである。1本のライトポート23Cはデータバス1
3の一実施例であり、命令に係る演算データDOUT をレ
ジスタファイル21に伝送するものである。
【0041】なお、基準クロックCKの周期は、レジス
タファイル21のサイクルタイムTc=5tに等しく、
また、システムクロックCK0〜CK3の周期は各演算器A
0〜A3の演算時間Te=20tに等しいものとする。
タファイル21のサイクルタイムTc=5tに等しく、
また、システムクロックCK0〜CK3の周期は各演算器A
0〜A3の演算時間Te=20tに等しいものとする。
【0042】このようにして、本発明の実施例に係るデ
ータ処理装置によれば、図1(a)に示すように、レジ
スタファイル21,セレクタ22及び4個の演算器A0
〜A3(m=4)が具備され、命令に係る被演算データ
DINや演算データDOUT を伝送する2本のリードポート
23A,1本のバイパスポート23B及び1本のライトポー
ト23Cが時分割される。
ータ処理装置によれば、図1(a)に示すように、レジ
スタファイル21,セレクタ22及び4個の演算器A0
〜A3(m=4)が具備され、命令に係る被演算データ
DINや演算データDOUT を伝送する2本のリードポート
23A,1本のバイパスポート23B及び1本のライトポー
ト23Cが時分割される。
【0043】このため、総数4の演算器A0〜A3にお
いて、サイクルタイムTc=5tづつ遅れてレジスタフ
ァイル21から読み出された被演算データDINがリード
ポート23Aを介して各演算器A0〜A3のレジスタR0
〜R3に書き込まれ、該データDINに基づいてサイクル
タイムTc=5tづつ遅れて各演算器A0〜A3演算が
実行される。
いて、サイクルタイムTc=5tづつ遅れてレジスタフ
ァイル21から読み出された被演算データDINがリード
ポート23Aを介して各演算器A0〜A3のレジスタR0
〜R3に書き込まれ、該データDINに基づいてサイクル
タイムTc=5tづつ遅れて各演算器A0〜A3演算が
実行される。
【0044】また、各演算器A0〜A3の演算データD
OUT は、サイクルタイムTc=5tづつ遅れてセレクタ
22により選択され、該演算データDOUT がレジスタ2
4に書き込まれるか、又は、バイパスポート23Bを介し
てレジスタファイル21をバイパスし、再び、各演算器
A0〜A3に転送される。
OUT は、サイクルタイムTc=5tづつ遅れてセレクタ
22により選択され、該演算データDOUT がレジスタ2
4に書き込まれるか、又は、バイパスポート23Bを介し
てレジスタファイル21をバイパスし、再び、各演算器
A0〜A3に転送される。
【0045】これにより、従来例のレジスタファイルと
演算器とを使用してデータ処理を高速に並列実行するこ
とが可能となる。次に、本発明の実施例に係るデータ処
理方法について、当該装置の動作を補足しながら説明を
する。
演算器とを使用してデータ処理を高速に並列実行するこ
とが可能となる。次に、本発明の実施例に係るデータ処
理方法について、当該装置の動作を補足しながら説明を
する。
【0046】図3は、本発明の実施例に係るデータ処理
装置の動作タイムチャートを示している。例えば、画像
データや音声データの再生等の高速データ処理する場合
に、図3において、まず、画像データや音声データ等の
再生処理に係る命令の入力処理をする。この際に、レジ
スタファイル21から当該命令に係る演算データ(例え
ば、被数と加数)DINが図3の動作タイムチャートに示
すように、基準クロックCKに基づいて読み出され、そ
れがリードポート23Aを介し、同図タイムチャートに示
すように、システムクロックCK0〜CK3に基づいて4個
のレジスタR0〜R3によりそれぞれラッチされる。
装置の動作タイムチャートを示している。例えば、画像
データや音声データの再生等の高速データ処理する場合
に、図3において、まず、画像データや音声データ等の
再生処理に係る命令の入力処理をする。この際に、レジ
スタファイル21から当該命令に係る演算データ(例え
ば、被数と加数)DINが図3の動作タイムチャートに示
すように、基準クロックCKに基づいて読み出され、そ
れがリードポート23Aを介し、同図タイムチャートに示
すように、システムクロックCK0〜CK3に基づいて4個
のレジスタR0〜R3によりそれぞれラッチされる。
【0047】次いで、4個の演算器A0〜A3により命
令を並列に実行する。この際に、4個のレジスタR0〜
R3によりそれぞれラッチされた演算データDINに基づ
いて演算が実行される。例えば、サイクルタイムTc=
5tづつ遅れてレジスタファイル21から読み出された
被演算データDINがリードポート23Aを介して各演算器
A0〜A3のレジスタR0〜R3に書き込まれ、該デー
タDINに基づいてサイクルタイムTc=5tづつ遅れて
各演算器A0〜A3により演算が実行される(図3参
照)。
令を並列に実行する。この際に、4個のレジスタR0〜
R3によりそれぞれラッチされた演算データDINに基づ
いて演算が実行される。例えば、サイクルタイムTc=
5tづつ遅れてレジスタファイル21から読み出された
被演算データDINがリードポート23Aを介して各演算器
A0〜A3のレジスタR0〜R3に書き込まれ、該デー
タDINに基づいてサイクルタイムTc=5tづつ遅れて
各演算器A0〜A3により演算が実行される(図3参
照)。
【0048】その結果、当該命令に係る被演算データD
INや演算データDOUT の選択処理をする。この際に、命
令に係る演算データDOUT がサイクルタイムTc=5t
づつ遅れてセレクタ22により選択出力される。なお、
ここでの選択基準は不図示のデコーダの命令解読により
異なる。
INや演算データDOUT の選択処理をする。この際に、命
令に係る演算データDOUT がサイクルタイムTc=5t
づつ遅れてセレクタ22により選択出力される。なお、
ここでの選択基準は不図示のデコーダの命令解読により
異なる。
【0049】また、選択された演算データDOUT はバイ
パスポート23Bを介してレジスタファイル21をバイパ
スし、再び、各演算器A0〜A3に転送されるか、又は
基準クロックCKに基づいてレジスタ24によりラッチ
され、それがライトポート23C介してレジスタファイル
21に書き込まれる。
パスポート23Bを介してレジスタファイル21をバイパ
スし、再び、各演算器A0〜A3に転送されるか、又は
基準クロックCKに基づいてレジスタ24によりラッチ
され、それがライトポート23C介してレジスタファイル
21に書き込まれる。
【0050】その後、各演算器A0〜A3に転送された
演算データDOUT やレジスタファイル21から新たに読
み出された被演算データDINに基づいて複数の演算処理
を並列実行する。この際に、レジスタファイル21から
出力された被演算データDINやバイパスポート23Bを経
由して入力される演算データDOUT がシステムクロック
CK0〜CK3に基づいて4個のレジスタR0〜R3により
それぞれラッチされる。
演算データDOUT やレジスタファイル21から新たに読
み出された被演算データDINに基づいて複数の演算処理
を並列実行する。この際に、レジスタファイル21から
出力された被演算データDINやバイパスポート23Bを経
由して入力される演算データDOUT がシステムクロック
CK0〜CK3に基づいて4個のレジスタR0〜R3により
それぞれラッチされる。
【0051】これにより、各演算器A0〜A3の演算時
間Te=20tに等しいシステムクロックCK0〜CK3に基
づいて、画像データや音声データの再生等が高速データ
処理される。
間Te=20tに等しいシステムクロックCK0〜CK3に基
づいて、画像データや音声データの再生等が高速データ
処理される。
【0052】このようにして、本発明のデータ処理方法
によれば、図3の動作タイムチャートに示すように、基
準クロックCKやシステムクロックCK0〜CK3に基づい
て命令に係る被演算データDINや演算データDOUT の選
択処理に基づいて複数の演算処理を並列実行している。
によれば、図3の動作タイムチャートに示すように、基
準クロックCKやシステムクロックCK0〜CK3に基づい
て命令に係る被演算データDINや演算データDOUT の選
択処理に基づいて複数の演算処理を並列実行している。
【0053】このため、従来例のデータ処理装置の構成
要素を余り増加することなく、従来例に比べて約4倍の
動作速度でデータ処理を行うことが可能となる。これに
より、画像信号や音声信号等の膨大な情報量の反復演算
処理をする高速データ処理装置を提供することが可能と
なる。
要素を余り増加することなく、従来例に比べて約4倍の
動作速度でデータ処理を行うことが可能となる。これに
より、画像信号や音声信号等の膨大な情報量の反復演算
処理をする高速データ処理装置を提供することが可能と
なる。
【0054】
【発明の効果】以上説明したように、本発明のデータ処
理装置によればデータ記憶手段,データ選択手段及びm
個の演算手段が具備され、命令に係る被演算データや演
算データを伝送するデータバスが時分割される。
理装置によればデータ記憶手段,データ選択手段及びm
個の演算手段が具備され、命令に係る被演算データや演
算データを伝送するデータバスが時分割される。
【0055】このため、総数mの演算手段において、デ
ータ記憶手段のサイクルタイムづつ遅れて被演算データ
が第1の共通データバスを介して各演算手段の副記憶手
段に書き込まれ、該データに基づいて該サイクルタイム
づつ遅れて各演算手段により演算が実行される。
ータ記憶手段のサイクルタイムづつ遅れて被演算データ
が第1の共通データバスを介して各演算手段の副記憶手
段に書き込まれ、該データに基づいて該サイクルタイム
づつ遅れて各演算手段により演算が実行される。
【0056】また、当該サイクルタイムづつ遅れてデー
タ選択手段により各演算手段の演算データを選択するこ
とにより、第2の共通データバスを介して演算データが
各演算手段に転送される。このことで、従来例のレジス
タファイルと演算器とを使用してデータ処理を高速に並
列実行することが可能となる。
タ選択手段により各演算手段の演算データを選択するこ
とにより、第2の共通データバスを介して演算データが
各演算手段に転送される。このことで、従来例のレジス
タファイルと演算器とを使用してデータ処理を高速に並
列実行することが可能となる。
【0057】なお、本発明のデータ処理方法によれば、
命令に係る被演算データや演算データの選択処理に基づ
いて複数の演算処理を並列実行している。このため、従
来例のデータ処理装置の構成要素を余り増加することな
く、従来例に比べて約m倍の動作速度でデータ処理を行
うことが可能となる。
命令に係る被演算データや演算データの選択処理に基づ
いて複数の演算処理を並列実行している。このため、従
来例のデータ処理装置の構成要素を余り増加することな
く、従来例に比べて約m倍の動作速度でデータ処理を行
うことが可能となる。
【0058】これにより、画像信号や音声信号等の膨大
な情報量の反復演算処理をする高速データ処理装置の提
供に寄与するところが大きい。
な情報量の反復演算処理をする高速データ処理装置の提
供に寄与するところが大きい。
【図1】本発明に係るデータ処理装置及びデータ処理方
法の原理図である。
法の原理図である。
【図2】本発明の実施例に係る高速データ処理装置の構
成図である。
成図である。
【図3】本発明の実施例に係る高速データ処理装置の動
作タイムチャートである。
作タイムチャートである。
【図4】従来例に係る高速データ処理装置の構成を説明
する図である。
する図である。
11…データ記憶手段、 12…データ選択手段、 13…データバス、 14…副記憶手段、 An〔n=0,1,2,3……n〕…演算手段、 13A,13B…第1,第2の共通データバス、 DIN…被演算データ、 DOUT …演算データ。
Claims (5)
- 【請求項1】 命令を実行するm個の演算手段(An,
n=0,1,2,3…n)と、前記命令に係る演算デー
タ(DOUT )を格納するデータ記憶手段(11)と、前
記命令に係る演算データ(DOUT )の選択出力をするデ
ータ選択手段(12)とを具備し、前記命令に係る被演
算データ(DIN)や演算データ(DOUT)を伝送するデ
ータバス(13)が時分割されることを特徴とするデー
タ処理装置。 - 【請求項2】 請求項1記載のデータ処理装置におい
て、前記各演算手段(An)の入力部(inn,n=0,
1,2,3…n)が被演算データ(DIN)を伝送する第
1の共通データバス(13A)と前記データ記憶手段(1
1)をバイパスする第2の共通データバス(13B)とに
接続され、かつ、前記各演算手段(A0〜An)の出力
部(out 0 〜out n)がデータ選択手段(12)に接続
され、前記データ記憶手段(11)の出力部(out)が
第1の共通データバス(13A)に接続され、前記データ
選択手段(12)の出力部(out)が第2の共通データ
バス(13B)と前記データ記憶手段(11)の入力部
(in)とに接続されることを特徴とするデータ処理装
置。 - 【請求項3】 請求項1記載のデータ処理装置におい
て、前記演算手段(An)やデータ選択手段(12)に
被演算データ(DIN)や演算データ(DOUT )を保持す
る副記憶手段(14)が設けられることを特徴とするデ
ータ処理装置。 - 【請求項4】 請求項1記載のデータ処理装置であっ
て、前記データ記憶手段(11)のサイクルタイムTc
と各演算手段(An)の演算時間Teとの間の関係にお
いて、演算手段(An)の総数mをm=Te/Tc以上
とすることを特徴とするデータ処理装置。 - 【請求項5】 命令に係る被演算データ(DIN)や演算
データ(DOUT )の選択処理をし、前記選択処理に基づ
いて複数の演算処理を並列実行することを特徴とするデ
ータ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32065491A JPH05158692A (ja) | 1991-12-04 | 1991-12-04 | データ処理装置及びデータ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32065491A JPH05158692A (ja) | 1991-12-04 | 1991-12-04 | データ処理装置及びデータ処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05158692A true JPH05158692A (ja) | 1993-06-25 |
Family
ID=18123830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32065491A Withdrawn JPH05158692A (ja) | 1991-12-04 | 1991-12-04 | データ処理装置及びデータ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05158692A (ja) |
-
1991
- 1991-12-04 JP JP32065491A patent/JPH05158692A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6230257B1 (en) | Method and apparatus for staggering execution of a single packed data instruction using the same circuit | |
US5764943A (en) | Data path circuitry for processor having multiple instruction pipelines | |
US4298936A (en) | Array Processor | |
JPH03138759A (ja) | 信号プロセツサ | |
US6233671B1 (en) | Staggering execution of an instruction by dividing a full-width macro instruction into at least two partial-width micro instructions | |
JPS6351287B2 (ja) | ||
JPH02226420A (ja) | 浮動小数点演算実行装置 | |
US5119324A (en) | Apparatus and method for performing arithmetic functions in a computer system | |
US5053986A (en) | Circuit for preservation of sign information in operations for comparison of the absolute value of operands | |
JP2665081B2 (ja) | マイクロコンピュータのレジスタ間データ転送方式 | |
US4853890A (en) | Vector processor | |
JPH03286332A (ja) | デジタルデータ処理装置 | |
JPH06103068A (ja) | データ処理装置 | |
JPH05158692A (ja) | データ処理装置及びデータ処理方法 | |
JPS6161416B2 (ja) | ||
US20090063821A1 (en) | Processor apparatus including operation controller provided between decode stage and execute stage | |
JPH0227709B2 (ja) | Deetakudoseigyohoshiki | |
EP0314342B1 (en) | Parallel pipelined computer processor | |
US5784634A (en) | Pipelined CPU with instruction fetch, execution and write back stages | |
KR970007262B1 (ko) | 데이타패스 및 명령세트 확장이 용이한 risc 구조 | |
JP2654451B2 (ja) | データ出力方法 | |
JP3441847B2 (ja) | データメモリを有するプロセッサ | |
JPH03245223A (ja) | 演算装置 | |
JP3532026B2 (ja) | 演算装置 | |
JPH023822A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |