JPH069314B2 - 薄膜多層配線基板の製造方法 - Google Patents
薄膜多層配線基板の製造方法Info
- Publication number
- JPH069314B2 JPH069314B2 JP63153003A JP15300388A JPH069314B2 JP H069314 B2 JPH069314 B2 JP H069314B2 JP 63153003 A JP63153003 A JP 63153003A JP 15300388 A JP15300388 A JP 15300388A JP H069314 B2 JPH069314 B2 JP H069314B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode film
- resistance
- wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜多層配線基板の製造方法に係り、特に、内
層抵抗体とその接続に関連した製造方法の改良に関す
る。
層抵抗体とその接続に関連した製造方法の改良に関す
る。
薄膜多層配線基板の製造方法に関しては、内層抵抗体と
その接続が重要な技術的課題の一つである。
その接続が重要な技術的課題の一つである。
例えば特開昭６０−１３６３９１号公報には、抵抗体形
状を環状とし、その中心を一方の電極とし、外周全体を
他方の電極とすることにより、抵抗体を基板内の任意の
位置に形成可能とする方法が記載されている。
状を環状とし、その中心を一方の電極とし、外周全体を
他方の電極とすることにより、抵抗体を基板内の任意の
位置に形成可能とする方法が記載されている。
また、薄膜多層配線基板の入出力端子は、基板裏面に形
成するため、抵抗体の電極は、抵抗体形成層より下層
（基板裏面側の層）の配線と接続されることになる。ま
た、配線の高密度実装を要求される薄膜多層配線基板
は、下層から一層ずつ形成していく逐次積層法とする必
要がある。
成するため、抵抗体の電極は、抵抗体形成層より下層
（基板裏面側の層）の配線と接続されることになる。ま
た、配線の高密度実装を要求される薄膜多層配線基板
は、下層から一層ずつ形成していく逐次積層法とする必
要がある。
そこで、上記特開昭６０−１３６３９１号公報に記載さ
れているように、抵抗体をスルホール導体によって下層
配線と接続する必要がある。
れているように、抵抗体をスルホール導体によって下層
配線と接続する必要がある。
しかし、特開昭６０−１３６３９１号公報に記載されて
いるように、スルホール導体形成後に電極膜と抵抗膜を
連続的に成膜し、それを加工する方法であると、スルホ
ール導体と電極膜との間の界面抵抗により接続抵抗が大
きくなり、またその影響により接続抵抗を含めた抵抗値
がばらつくという問題があった。
いるように、スルホール導体形成後に電極膜と抵抗膜を
連続的に成膜し、それを加工する方法であると、スルホ
ール導体と電極膜との間の界面抵抗により接続抵抗が大
きくなり、またその影響により接続抵抗を含めた抵抗値
がばらつくという問題があった。
すなわち、スルホール導体は金属膜を加工して形成する
から、その上に抵抗膜および電極膜を成膜する前に、ス
ルホール導体の表面は大気にさらされ、酸化物などが生
じる。もし、スルホール導体と抵抗膜とが同種材質であ
れば、抵抗膜の成膜直前に短時間のエッチング処理を行
うなどの表面処理を行い、抵抗膜の成膜後に熱処理を施
すことによって、スルホール導体表面が大気にさらされ
ても、スルホール導体と抵抗膜との間の界面抵抗の発生
を防止できる。しかし、スルホール導体と抵抗膜は異種
材質であるから、このような方法によっては界面抵抗の
発生を防ぐことができなかった。
から、その上に抵抗膜および電極膜を成膜する前に、ス
ルホール導体の表面は大気にさらされ、酸化物などが生
じる。もし、スルホール導体と抵抗膜とが同種材質であ
れば、抵抗膜の成膜直前に短時間のエッチング処理を行
うなどの表面処理を行い、抵抗膜の成膜後に熱処理を施
すことによって、スルホール導体表面が大気にさらされ
ても、スルホール導体と抵抗膜との間の界面抵抗の発生
を防止できる。しかし、スルホール導体と抵抗膜は異種
材質であるから、このような方法によっては界面抵抗の
発生を防ぐことができなかった。
本発明の目的は、上記のような界面抵抗による内層抵抗
体の接続抵抗を大幅に減少させることができる、抵抗内
層薄膜多層配線基板の製造方法を提供することにある。
体の接続抵抗を大幅に減少させることができる、抵抗内
層薄膜多層配線基板の製造方法を提供することにある。
上記目的は、配線の施こされた下層の配線基板の上に絶
縁層を形成する工程と、前記絶縁層の上に抵抗膜を成膜
し、引き続き該抵抗膜の上に前記下層の配線と同種材質
の第１電極膜を成膜する工程と、前記第１電極膜、前記
抵抗膜および前記絶縁層を部分的にエッチングして、前
記下層の配線に達するスルホールを形成する工程と、前
記第１電極膜および前記スルホール内の下層の配線の表
面処理を行った後、前記第１電極膜の上、前記スルホー
ルの壁面および前記スルホール内の下層の配線の上に一
体に、前記第１電極膜と同種材質の第２電極膜を成膜
し、熱処理する工程と、前記スルホールを中心に、前記
第１電極膜と前記第２電極膜を環状にエッチングし、熱
処理する工程と、を設けることにより達成される。
縁層を形成する工程と、前記絶縁層の上に抵抗膜を成膜
し、引き続き該抵抗膜の上に前記下層の配線と同種材質
の第１電極膜を成膜する工程と、前記第１電極膜、前記
抵抗膜および前記絶縁層を部分的にエッチングして、前
記下層の配線に達するスルホールを形成する工程と、前
記第１電極膜および前記スルホール内の下層の配線の表
面処理を行った後、前記第１電極膜の上、前記スルホー
ルの壁面および前記スルホール内の下層の配線の上に一
体に、前記第１電極膜と同種材質の第２電極膜を成膜
し、熱処理する工程と、前記スルホールを中心に、前記
第１電極膜と前記第２電極膜を環状にエッチングし、熱
処理する工程と、を設けることにより達成される。
抵抗膜と第１電極膜とは同種材質ではないが、連続成膜
であって抵抗膜の表面が第１電極膜の成膜前に大気にさ
らされないため、抵抗膜と第１電極膜との間に界面抵抗
は生成しないか、生じても極めて小さな値とすることが
できる。
であって抵抗膜の表面が第１電極膜の成膜前に大気にさ
らされないため、抵抗膜と第１電極膜との間に界面抵抗
は生成しないか、生じても極めて小さな値とすることが
できる。
抵抗体の電極とともにスルホール導体となる第２電極膜
の成膜前に、第１電極膜およびスルホール内の下層の配
線の表面は大気にさらされるが、両方の電極膜および下
層の配線は同種材質であるため、第２電極膜の成膜の直
前に第１電極膜およびスルホール内の下層の配線の表面
処理を行い、第２電極膜の成膜後に熱処理を行うことに
より、電極膜間の界間抵抗の発生を防ぐことができる。
の成膜前に、第１電極膜およびスルホール内の下層の配
線の表面は大気にさらされるが、両方の電極膜および下
層の配線は同種材質であるため、第２電極膜の成膜の直
前に第１電極膜およびスルホール内の下層の配線の表面
処理を行い、第２電極膜の成膜後に熱処理を行うことに
より、電極膜間の界間抵抗の発生を防ぐことができる。
かくして、抵抗膜によって形成される抵抗体とスルホー
ル導体との間の接続抵抗を著しく小さくすることができ
る。
ル導体との間の接続抵抗を著しく小さくすることができ
る。
以下、本発明の一実施例を第１図、第２図および第３図
を用いて説明する。
を用いて説明する。
第１図は薄膜多層配線基板の抵抗層の一部を示す概略平
面図である。第２図は第１図のＡ−Ａ’線の概略断面図
であり、抵抗体およびその接続部の構造を示している。
面図である。第２図は第１図のＡ−Ａ’線の概略断面図
であり、抵抗体およびその接続部の構造を示している。
第３図は、第１図および第２図に示した構造を得るまで
の各工程を説明するための概略断面図である。以下、工
程に従って製造方法および抵抗体とその接続構造につい
て説明する。
の各工程を説明するための概略断面図である。以下、工
程に従って製造方法および抵抗体とその接続構造につい
て説明する。
薄膜多層配線基板１０は第３図（ａ）に示すような状態
まで工程が進んだものとし、その後の工程について順次
説明する。なお第３図（ａ）において、２０はアルミニ
ウム膜からなる配線である。
まで工程が進んだものとし、その後の工程について順次
説明する。なお第３図（ａ）において、２０はアルミニ
ウム膜からなる配線である。
この薄膜多層配線基板１０の上に、ポリイミドワニス、
例えば日立化成工業（株）製のピー・アイ・キュー（Ｐ
ＩＱ）を回転塗布して硬化させることにより、第３図
（ｂ）に示すように絶縁層３０を形成する。
例えば日立化成工業（株）製のピー・アイ・キュー（Ｐ
ＩＱ）を回転塗布して硬化させることにより、第３図
（ｂ）に示すように絶縁層３０を形成する。
次に第３図（ｂ）に示すように、絶縁層３０の上に、ク
ロム−シリコン系の抵抗膜４と、アルミニウムの電極膜
５１をスパッタリングによって連続的に成膜する。
ロム−シリコン系の抵抗膜４と、アルミニウムの電極膜
５１をスパッタリングによって連続的に成膜する。
前述のように、連続成膜による抵抗膜４と電極膜５１と
の間の界面抵抗は、無視できる程度まで小さくすること
ができる。
の間の界面抵抗は、無視できる程度まで小さくすること
ができる。
次に、下層の配線２０との接続用スルホールを形成する
部分の抵抗膜４および電極膜５１を、通常のホトエッチ
ング工程によって除去し、第３図（ｃ）に示す状態にす
る。なお、抵抗膜４と電極膜５１は材質が異なるから、
当然のことながら、まず電極膜５１の材質用のエッチン
グ液を用いてレジストマスクを介して電極膜５１の選択
エッチングを行い、次に抵抗膜４の材質用のエッチング
を用い、抵抗膜４の選択エッチングを行うことになる。
部分の抵抗膜４および電極膜５１を、通常のホトエッチ
ング工程によって除去し、第３図（ｃ）に示す状態にす
る。なお、抵抗膜４と電極膜５１は材質が異なるから、
当然のことながら、まず電極膜５１の材質用のエッチン
グ液を用いてレジストマスクを介して電極膜５１の選択
エッチングを行い、次に抵抗膜４の材質用のエッチング
を用い、抵抗膜４の選択エッチングを行うことになる。
次に通常のホトエッチング工程により、抵抗膜４および
電極膜５１の開口部に対応した部分の絶縁層３０をエッ
チングし、第３図（ｄ）に示すように下層の配線２０に
達するスルホール６０，６１を形成する。
電極膜５１の開口部に対応した部分の絶縁層３０をエッ
チングし、第３図（ｄ）に示すように下層の配線２０に
達するスルホール６０，６１を形成する。
次にスルファミン酸溶液を用い、電極膜５１の表面と、
スルホール６０，６１内の配線２０の表面処理を行って
から、第３図（ｅ）に示すように、アルミニウムの電極
膜５２をスパッタリングにより成膜し、熱処理する。な
お、電極膜５２は抵抗体電極だけでなく、スルホール導
体も兼ねるが、上記表面処理と熱処理により、電極膜５
２と下層の電極膜５１との間および配線２０との間の界
面抵抗は極めて小さくなる。
スルホール６０，６１内の配線２０の表面処理を行って
から、第３図（ｅ）に示すように、アルミニウムの電極
膜５２をスパッタリングにより成膜し、熱処理する。な
お、電極膜５２は抵抗体電極だけでなく、スルホール導
体も兼ねるが、上記表面処理と熱処理により、電極膜５
２と下層の電極膜５１との間および配線２０との間の界
面抵抗は極めて小さくなる。
次に、通常のホトエッチング工程により、スルホール６
０を中心に電極膜５１，５２を環状に除去し、熱処理を
行う。この状態が第３図（ｆ）であり、第１図及び第２
図に示すような構造が得られる。なお、必要ならば、さ
らに通常の薄膜工程によって絶縁層と配線層を所定層数
だけ形成することにより、最終的構造を得る。
０を中心に電極膜５１，５２を環状に除去し、熱処理を
行う。この状態が第３図（ｆ）であり、第１図及び第２
図に示すような構造が得られる。なお、必要ならば、さ
らに通常の薄膜工程によって絶縁層と配線層を所定層数
だけ形成することにより、最終的構造を得る。
こゝまでの説明から明らかなように、金属膜５１，５２
を除去して露出させた、抵抗膜４のスルホール６０を中
心とした環状の部分４ａが抵抗体として働く。そして、
この抵抗体４ａは、中心部において電極膜５１とスルホ
ール導体（６０）を兼ねる電極膜５２を介して下層の配
線２０と接続され、また周辺部において電極膜５１およ
びスルホール導体（６１）を兼ねる電極膜５２によって
下層の別の配線２０と接続される。
を除去して露出させた、抵抗膜４のスルホール６０を中
心とした環状の部分４ａが抵抗体として働く。そして、
この抵抗体４ａは、中心部において電極膜５１とスルホ
ール導体（６０）を兼ねる電極膜５２を介して下層の配
線２０と接続され、また周辺部において電極膜５１およ
びスルホール導体（６１）を兼ねる電極膜５２によって
下層の別の配線２０と接続される。
こゝで、上述のように電極膜５１と抵抗膜４との間の界
面抵抗、電極膜５１，５２間の界面抵抗、および電極膜
５２と配線２０との間の界面抵抗は極めて小さくできる
から、抵抗体４ａの接続抵抗は従来よりも大幅に減る。
例えば接続抵抗を１０ｍΩ程度まで減らすことができ
る。
面抵抗、電極膜５１，５２間の界面抵抗、および電極膜
５２と配線２０との間の界面抵抗は極めて小さくできる
から、抵抗体４ａの接続抵抗は従来よりも大幅に減る。
例えば接続抵抗を１０ｍΩ程度まで減らすことができ
る。
なお、実施例で示した円環形状の抵抗体は、その配置上
の利点があるが、抵抗体の形状はこれに限定されるもの
ではない。
の利点があるが、抵抗体の形状はこれに限定されるもの
ではない。
また、抵抗膜と上下の電極膜の材質も必要に応じ変更し
てもよい。たゞし、界面抵抗を減らすために上下の電極
膜、それと接続する下層配線を同種材質にする。
てもよい。たゞし、界面抵抗を減らすために上下の電極
膜、それと接続する下層配線を同種材質にする。
以上の説明から明らかなように、本発明によれば、内層
抵抗体の接続抵抗を大幅に減らして界面抵抗による影響
を受けにくゝした薄膜多層配線基板を実現することがで
きる。
抵抗体の接続抵抗を大幅に減らして界面抵抗による影響
を受けにくゝした薄膜多層配線基板を実現することがで
きる。
第１図は本発明の一実施例に係る薄膜多層配線基板の抵
抗層の一部を示す概略平面図、第２図は第１図のＡ−
Ａ’線の概略断面図、第３図は第１図および第２図に示
した構造を得るまでの各工程を説明するための概略断面
図である。 ４…抵抗膜、４ａ…抵抗体、２０…配線、 ３０…絶縁層、５１，５２…電極膜、 ６０，６１…スルホール。
抗層の一部を示す概略平面図、第２図は第１図のＡ−
Ａ’線の概略断面図、第３図は第１図および第２図に示
した構造を得るまでの各工程を説明するための概略断面
図である。 ４…抵抗膜、４ａ…抵抗体、２０…配線、 ３０…絶縁層、５１，５２…電極膜、 ６０，６１…スルホール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 稔 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 臼井 充 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内
Claims (1)
- 【請求項１】配線の施こされた下層の配線基板の上に絶
縁層を形成する工程と、 前記絶縁層の上に抵抗膜を皮膜し、引き続き該抵抗膜の
上に前記下層の配線と同種材質の第１電極膜を成膜する
工程と、 前記第１電極膜、前記抵抗膜および前記絶縁層を部分的
にエッチングして、前記下層の配線に達するスルホール
を形成する工程と、 前記第１電極膜および前記スルホール内の下層の配線の
表面処理を行った後、前記第１電極膜の上、前記スルホ
ールの壁面および前記スルホール内の下層の配線の上に
一体に、前記第１電極膜と同種材質の第２電極膜を成膜
し、熱処理する工程と、 前記スルホールを中心に、前記第１電極膜と前記第２電
極膜を環状にエッチングし、熱処理する工程と、 を有することを特徴とする薄膜多層配線基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153003A JPH069314B2 (ja) | 1988-06-21 | 1988-06-21 | 薄膜多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153003A JPH069314B2 (ja) | 1988-06-21 | 1988-06-21 | 薄膜多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01319996A JPH01319996A (ja) | 1989-12-26 |
| JPH069314B2 true JPH069314B2 (ja) | 1994-02-02 |
Family
ID=15552823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63153003A Expired - Lifetime JPH069314B2 (ja) | 1988-06-21 | 1988-06-21 | 薄膜多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069314B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677664A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 多層配線基板に内装した薄膜抵抗素子およびその製造方法 |
-
1988
- 1988-06-21 JP JP63153003A patent/JPH069314B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01319996A (ja) | 1989-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| JPH029198A (ja) | 基板上に金属層を付着する方法 | |
| JPH069314B2 (ja) | 薄膜多層配線基板の製造方法 | |
| JP2918073B2 (ja) | リードフレームの製造方法 | |
| JPH07131155A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JPH07212045A (ja) | 電子部品及びその製造方法 | |
| JP2752305B2 (ja) | 回路基板 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JP2707717B2 (ja) | 混成集積回路 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| JPS58213451A (ja) | 多層配線の形成法 | |
| JPH07115032A (ja) | 薄膜コンデンサおよび薄膜コンデンサを含む半導体集積回路の製造方法 | |
| JPH02312235A (ja) | 半導体装置の製造方法 | |
| JP2538048B2 (ja) | 半導体装置の製造方法 | |
| JPH08255969A (ja) | プリント基板装置 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPH0786612A (ja) | モノリシック半導体デバイス | |
| JPH02113566A (ja) | 半導体集積回路 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JPS6370598A (ja) | 層間絶縁膜の形成方法 | |
| JPS6151967A (ja) | 半導体装置の製造方法 | |
| JPH06140215A (ja) | 薄膜抵抗体とそれを内蔵した多層回路基板の製造方法 | |
| JPS6146973B2 (ja) | ||
| JP2002313692A (ja) | アライメントマーク |