JPH02266546A - 集積回路装置における集積回路素子の配置方法 - Google Patents
集積回路装置における集積回路素子の配置方法Info
- Publication number
- JPH02266546A JPH02266546A JP1088297A JP8829789A JPH02266546A JP H02266546 A JPH02266546 A JP H02266546A JP 1088297 A JP1088297 A JP 1088297A JP 8829789 A JP8829789 A JP 8829789A JP H02266546 A JPH02266546 A JP H02266546A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- division
- circuit elements
- wiring
- pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract 4
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンピュータを用いたミニカット法により
集積回路装ぎの集積回路素子を自動的に配置する方法に
関するものである。
集積回路装ぎの集積回路素子を自動的に配置する方法に
関するものである。
第4図は従来のミニカット法による集積回路素子の配置
方法を示すフローチャートである。従来のミニカット法
による集積回路素子の配置方法は集積回路基板を分割す
るための垂直方向および水平方向の複数の線分(以下カ
ットラインと称す)を設定するステップ1と、処理中の
カットラインを示す変数1を初期化するステップ4と、
あらかじめ決められているカットラインによる分割の順
序のi番目のカットラインで集積回路基板を2つの領域
に分割するステップ24と、配線時にカットラインと交
わる信号線の数が最小となるように、か、つ、カットラ
インのいずれ側の領域においても配置可能であるように
集積回路素子をカットラインのいずれ側かの領域に割り
付けるステップ6を有しており、ステップ7においてす
べてのカットラインについて処理を終えるまで変数iを
1増加するステップ8.及びステップ24.6を繰り返
すようになっている。
方法を示すフローチャートである。従来のミニカット法
による集積回路素子の配置方法は集積回路基板を分割す
るための垂直方向および水平方向の複数の線分(以下カ
ットラインと称す)を設定するステップ1と、処理中の
カットラインを示す変数1を初期化するステップ4と、
あらかじめ決められているカットラインによる分割の順
序のi番目のカットラインで集積回路基板を2つの領域
に分割するステップ24と、配線時にカットラインと交
わる信号線の数が最小となるように、か、つ、カットラ
インのいずれ側の領域においても配置可能であるように
集積回路素子をカットラインのいずれ側かの領域に割り
付けるステップ6を有しており、ステップ7においてす
べてのカットラインについて処理を終えるまで変数iを
1増加するステップ8.及びステップ24.6を繰り返
すようになっている。
第5図(a)〜(C)は上記従来方法の動作を説明する
ための図である。
ための図である。
第5図(a)において、9a〜9hは集積回路素子、1
0a〜10fは信号線であり、信号線10aによって集
積回路素子9a、9b、9cが、信号線10bによって
集積回路素子9b、9dが、信号線10cによって集積
回路素子9b、9eが、信号線10dによって集積回路
素子9e、9fが、信号L’A 10 eによって集積
回路素子9e、9gが、信号線10fによって集積回路
素子9f、9hがそれぞれ接続される。ただし、配線は
まだ行われておらず、配線経路も決定していない。
0a〜10fは信号線であり、信号線10aによって集
積回路素子9a、9b、9cが、信号線10bによって
集積回路素子9b、9dが、信号線10cによって集積
回路素子9b、9eが、信号線10dによって集積回路
素子9e、9fが、信号L’A 10 eによって集積
回路素子9e、9gが、信号線10fによって集積回路
素子9f、9hがそれぞれ接続される。ただし、配線は
まだ行われておらず、配線経路も決定していない。
一方、第5図(b)、 (C)において、11は集積回
路基板、12a、12bは集積回路素子9a〜9hを配
置するための領域、13は配線を行うための格子、14
a〜14dはカットライン、25a〜25cは配線格子
だけでは配線できない箇所を示す。
路基板、12a、12bは集積回路素子9a〜9hを配
置するための領域、13は配線を行うための格子、14
a〜14dはカットライン、25a〜25cは配線格子
だけでは配線できない箇所を示す。
次に第4図、第5図を参照しながら動作について説明す
る。
る。
なお、カットライン14a〜14dについては14a、
14b、14c、14dの順序で処理することがあらか
じめ決められているものとする。
14b、14c、14dの順序で処理することがあらか
じめ決められているものとする。
また、簡単のために集積回路素子9a〜9hの端子の位
置は考慮しない。
置は考慮しない。
先ず、最初に集積回路基板11を分割するためのカット
ライン14a〜14dを設定する(第4図ステップ1)
、ここでは、第5図(ロ)のようにカットライン14a
〜14dによる分割で生じる領域に集積回路素子9a〜
9hが、それぞれ1個ずつ配置できるように設定した0
次に、あらかじめ決められている順序に従ってカットラ
イン14dによる集積回路基板11を分割する(第4図
ステップ24)、この分割が終了した後、配線時にカッ
トライン14dと交わる信号線の数が最小となるように
、かつ、カットライン14dのいずれ側の領域でも配置
可能なように集積回路素子9a〜9hをいずれかの頭載
に割りつける(第4図ステップ6)、ここでは、集積回
路素子9a、9b。
ライン14a〜14dを設定する(第4図ステップ1)
、ここでは、第5図(ロ)のようにカットライン14a
〜14dによる分割で生じる領域に集積回路素子9a〜
9hが、それぞれ1個ずつ配置できるように設定した0
次に、あらかじめ決められている順序に従ってカットラ
イン14dによる集積回路基板11を分割する(第4図
ステップ24)、この分割が終了した後、配線時にカッ
トライン14dと交わる信号線の数が最小となるように
、かつ、カットライン14dのいずれ側の領域でも配置
可能なように集積回路素子9a〜9hをいずれかの頭載
に割りつける(第4図ステップ6)、ここでは、集積回
路素子9a、9b。
9c、9dはカットライン14dの上側の領域へ集積回
路素子9e、9f、9g、9hはカットライン14dの
下側の領域へ割りつける。第4図ステップ7.8によっ
て、残りのカットライン14a〜14cについても同様
の処理を行ない、第5図(C)のような配置結果を得る
。
路素子9e、9f、9g、9hはカットライン14dの
下側の領域へ割りつける。第4図ステップ7.8によっ
て、残りのカットライン14a〜14cについても同様
の処理を行ない、第5図(C)のような配置結果を得る
。
従来方法は以上のようになされているが、カットライン
による分割の順序を無作為に1種類に固定しているため
、常に良い配置結果が得られない、上記の例のように固
定されている分割の順序が不適当な場合には、25a〜
25cのように配線できない箇所が発生するため、複数
回の配置のやり直しを必要とし、処理時間が増加する等
の問題点があった。
による分割の順序を無作為に1種類に固定しているため
、常に良い配置結果が得られない、上記の例のように固
定されている分割の順序が不適当な場合には、25a〜
25cのように配線できない箇所が発生するため、複数
回の配置のやり直しを必要とし、処理時間が増加する等
の問題点があった。
この発明は以上のような従来の問題点を解消するために
なされたもので、1回の実行で良質な配置結果を得るこ
とのできる集積回路装置における集積回路素子の配置方
法を得ることを目的としている。
なされたもので、1回の実行で良質な配置結果を得るこ
とのできる集積回路装置における集積回路素子の配置方
法を得ることを目的としている。
この発明にかかる集積回路装置における集積回路素子の
配置方法は、カットラインによる分割の順序をあらかじ
め固定しておくことはせずに、集積回路基板内またはそ
の一部の領域を通り抜けることが可能な配線本数の見積
り値に基づいてカットラインによる分割の順序を自動決
定するようにしたものである。
配置方法は、カットラインによる分割の順序をあらかじ
め固定しておくことはせずに、集積回路基板内またはそ
の一部の領域を通り抜けることが可能な配線本数の見積
り値に基づいてカットラインによる分割の順序を自動決
定するようにしたものである。
またこの発明にかかる集積回路装置における集積回路素
子の配置方法は、分割の順序を用意せず、分割を行う毎
に配線本数の見積りをやり直すようにしたものである。
子の配置方法は、分割の順序を用意せず、分割を行う毎
に配線本数の見積りをやり直すようにしたものである。
第1の発明では、複数種類のカットラインによる分割の
順序を用意しておき、集積回路基板上を通り抜けること
が可能な垂直方向および水平方向の配線本数の見積り値
に基づいて、見積り値の少ない方向の配線の量が最小と
なるような分割の順序を選択するので、配線不能のない
良い配置結果が得られる。
順序を用意しておき、集積回路基板上を通り抜けること
が可能な垂直方向および水平方向の配線本数の見積り値
に基づいて、見積り値の少ない方向の配線の量が最小と
なるような分割の順序を選択するので、配線不能のない
良い配置結果が得られる。
第2の発明では、第1の発明のように分割の順序を用意
せず、分割を行う毎に配線本数の見積りをやり直すので
、より良い配置結果が得られる可能性が高い。
せず、分割を行う毎に配線本数の見積りをやり直すので
、より良い配置結果が得られる可能性が高い。
以下本発明の一実施例を図について説明する。
第1図はこの発明の一実施例による集積回路素子の配置
方法を示すフローチャートであり、1は集積回路基板を
分割するための垂直方向および水平方向の複数のカット
ラインを設定するステップ、2は集積回路素子を配置し
た後に、集積回路基板見積り値に応じてカットラインに
よる分割の順序を自動選択するステップ、4は処理中の
カットラインを示す変数iを初期化するステップ、5は
ステップ3で選択したカットラインによる分割の順序の
i番目のカットラインで集積回路基板を2つの領域に分
割するステップ、6は配線時にカットラインと交わる信
号線の数が最小となるように、かつ、カットラインのい
ずれ側の領域も配置可能であるように各集積回路素子を
カットラインのいずれ側かの領域に割りつけるステップ
、7はiの示す値がステップ1で設定したカットライン
の本数となったかどうかを判定し、iの値を1増加す! るステップ8とともに嚇カットラインについてステップ
5,6を繰り返すステップである。
方法を示すフローチャートであり、1は集積回路基板を
分割するための垂直方向および水平方向の複数のカット
ラインを設定するステップ、2は集積回路素子を配置し
た後に、集積回路基板見積り値に応じてカットラインに
よる分割の順序を自動選択するステップ、4は処理中の
カットラインを示す変数iを初期化するステップ、5は
ステップ3で選択したカットラインによる分割の順序の
i番目のカットラインで集積回路基板を2つの領域に分
割するステップ、6は配線時にカットラインと交わる信
号線の数が最小となるように、かつ、カットラインのい
ずれ側の領域も配置可能であるように各集積回路素子を
カットラインのいずれ側かの領域に割りつけるステップ
、7はiの示す値がステップ1で設定したカットライン
の本数となったかどうかを判定し、iの値を1増加す! るステップ8とともに嚇カットラインについてステップ
5,6を繰り返すステップである。
第2図(a)〜(C)はこの方法の動作を説明するため
の図であり、各部は第5図の従来例と同一であるので説
明は省略する。
の図であり、各部は第5図の従来例と同一であるので説
明は省略する。
第3図は第2の発明の1実施例を示す図であり、15a
、15bは集積回路基板を1個のブロックとし、これに
すべての集積回路素子を割りつけた後にレベルを1とす
るブロックの初期設定のステップ、15cは処理を行う
ブロックのレベルを示す変数jの初期設定のステップ、
16はレベルjのブロックを1個選択するステップ、1
7はステップ16で選択されたブロックに割りつけられ
ている集積回路素子を配置した後に、ブロック内を垂直
方向および水平方向に通り抜けることが可能な配線本数
を見積るステップ、18はステップ17の見積り値に応
じて垂直方向および水平方向にブロックを分割するステ
ップ、19はステップ18のブロックの分割によって生
じた2つの領域に集積回路素子を割りつけるステップ、
20はステップ19で生じた領域をブロックとし、その
ブロックのレベルをi+1とするステップであり、ステ
ップ21.22において、各ブロックに割りつけられた
集積回路素子が1個以下になるまで、ステップ16.1
7.18,19.20を繰り返すようになっている。
、15bは集積回路基板を1個のブロックとし、これに
すべての集積回路素子を割りつけた後にレベルを1とす
るブロックの初期設定のステップ、15cは処理を行う
ブロックのレベルを示す変数jの初期設定のステップ、
16はレベルjのブロックを1個選択するステップ、1
7はステップ16で選択されたブロックに割りつけられ
ている集積回路素子を配置した後に、ブロック内を垂直
方向および水平方向に通り抜けることが可能な配線本数
を見積るステップ、18はステップ17の見積り値に応
じて垂直方向および水平方向にブロックを分割するステ
ップ、19はステップ18のブロックの分割によって生
じた2つの領域に集積回路素子を割りつけるステップ、
20はステップ19で生じた領域をブロックとし、その
ブロックのレベルをi+1とするステップであり、ステ
ップ21.22において、各ブロックに割りつけられた
集積回路素子が1個以下になるまで、ステップ16.1
7.18,19.20を繰り返すようになっている。
次に第1図、第2図を参照しながら動作について説明す
る。
る。
従来例と同様に、第2図(a)に示した回路を第2図(
b)に示した集積回路基板11上の配置領域12a、1
2bに配置するものとする。
b)に示した集積回路基板11上の配置領域12a、1
2bに配置するものとする。
また、カットラインによる分割の順序は、垂直方向のカ
ットラインによる分割を終了した後に水平方向のカット
ラインによる分割を行うものと、水平方向のカットライ
ンによる分割を終了した後に垂直方向のカットラインに
よる分割を行うものの2種類があるものとする。
ットラインによる分割を終了した後に水平方向のカット
ラインによる分割を行うものと、水平方向のカットライ
ンによる分割を終了した後に垂直方向のカットラインに
よる分割を行うものの2種類があるものとする。
先ず最初に、従来例と同様に、集積回路基板11を分割
するためのカットライン14a〜14dを設定する(第
1図ステップ1)。次に、集積回路素子9a〜9hを配
置した後に集積回路基板11上を通り抜けることが可能
な配線本数を見積る(第1図ステップ2)、ここでは集
積回路素子9a〜9hをすべて配置した後でも、配線の
ための格子13は変化しないので、垂直方向に通り抜け
ることが可能な配線本数の見積り値は12本、水平方向
に通り抜けることが可能な配線本数の見積り値は1本で
ある。水平方向に通り抜けることが可能な配線本数の見
積り値が垂直方向に比べて少ないので、第1図のステッ
プ3では水平方向の配線の数が少なくなるように、垂直
方向のカットラインによる分割を終了した後に水平方向
の分割を行うという順序を選択する。即ち、カットライ
ン14a、41b、14c、14dの順に分割を行なう
。
するためのカットライン14a〜14dを設定する(第
1図ステップ1)。次に、集積回路素子9a〜9hを配
置した後に集積回路基板11上を通り抜けることが可能
な配線本数を見積る(第1図ステップ2)、ここでは集
積回路素子9a〜9hをすべて配置した後でも、配線の
ための格子13は変化しないので、垂直方向に通り抜け
ることが可能な配線本数の見積り値は12本、水平方向
に通り抜けることが可能な配線本数の見積り値は1本で
ある。水平方向に通り抜けることが可能な配線本数の見
積り値が垂直方向に比べて少ないので、第1図のステッ
プ3では水平方向の配線の数が少なくなるように、垂直
方向のカットラインによる分割を終了した後に水平方向
の分割を行うという順序を選択する。即ち、カットライ
ン14a、41b、14c、14dの順に分割を行なう
。
分割の順序が決定したので、これに従い、カットライン
14aによる分割を行ない(第1図ステップ5)、分割
によって生じた2つの領域に集積回路素子9a〜9hを
割りつける(第1図ステップ6)、ステップ5.ステッ
プ6における処理内容は従来例と同様である。ここでは
、集積回路素子9a〜9dはカットライン14aの左側
の領域に、集積回路素子98〜9hはカットライン14
aの右側の領域に割りつける。残りのカットライン14
b、14c、14dについても同様に、ステップ5.ス
テップ6を繰り返しく第1図ステップ7.8)、第5図
(C)に示すように配線できない箇所のない配置結果を
得る。
14aによる分割を行ない(第1図ステップ5)、分割
によって生じた2つの領域に集積回路素子9a〜9hを
割りつける(第1図ステップ6)、ステップ5.ステッ
プ6における処理内容は従来例と同様である。ここでは
、集積回路素子9a〜9dはカットライン14aの左側
の領域に、集積回路素子98〜9hはカットライン14
aの右側の領域に割りつける。残りのカットライン14
b、14c、14dについても同様に、ステップ5.ス
テップ6を繰り返しく第1図ステップ7.8)、第5図
(C)に示すように配線できない箇所のない配置結果を
得る。
なお、以上の説明では集積回路基板11全体についての
見積り値に基づいてカットラインによる分割順序を決定
しているが、個々の分割を行なう前に分割の対象とする
領域毎に垂直方向および水平方向に通り抜けることが可
能な配線本数を見積ることによって、より正確な見積り
値に基づいた分割順序の決定が可能である。
見積り値に基づいてカットラインによる分割順序を決定
しているが、個々の分割を行なう前に分割の対象とする
領域毎に垂直方向および水平方向に通り抜けることが可
能な配線本数を見積ることによって、より正確な見積り
値に基づいた分割順序の決定が可能である。
即ち、第2の発明においては、集積回路基板11または
これを分割することによって生じた領域からなるブロッ
ク毎に、垂直方向および水平方向に通り抜けることが可
能な配線本数を見積り(第3図ステップ17)、この見
積り値の小さい方の方向と直交する方向のカットライン
で分割する(第3図ステップ18)という処理を繰り返
して集積回路素子の配置を決定するため、細かな配置位
可能性が高いものである。
これを分割することによって生じた領域からなるブロッ
ク毎に、垂直方向および水平方向に通り抜けることが可
能な配線本数を見積り(第3図ステップ17)、この見
積り値の小さい方の方向と直交する方向のカットライン
で分割する(第3図ステップ18)という処理を繰り返
して集積回路素子の配置を決定するため、細かな配置位
可能性が高いものである。
以上のように、この発明によれば、集積回路基板又はそ
の一部の領域を垂直方向および水平方向に通り抜けるこ
とが可能な配線本数を見積もり、この見積り値に応じて
適したカットラインによる分割の順序を選択するように
したので、配線不良のない良い配置結果が得られる効果
がある。
の一部の領域を垂直方向および水平方向に通り抜けるこ
とが可能な配線本数を見積もり、この見積り値に応じて
適したカットラインによる分割の順序を選択するように
したので、配線不良のない良い配置結果が得られる効果
がある。
第1図は第1の発明の一実施例による集積回路素子のf
’lil!置方法のフローチャート図、第2図(a)〜
(C)は上記実施例による配置過程を示す図、第3図は
第2の発明の一実施例による集積回路素子の配置方法の
フローチャート図、第4図は従来の方法を示すフローチ
ャート図、第5図は従来の方法による配置過程を示す図
である。 9a〜9hは集積回路素子、10a 〜10fは信号線
、11は集積回路基板、12a、12bは配置領域、1
3は配線格子、14a〜14dはカットライン、25a
〜25cは配線出来ない箇所である。 なお図中同一符号は同−又は同一部分を示す。
’lil!置方法のフローチャート図、第2図(a)〜
(C)は上記実施例による配置過程を示す図、第3図は
第2の発明の一実施例による集積回路素子の配置方法の
フローチャート図、第4図は従来の方法を示すフローチ
ャート図、第5図は従来の方法による配置過程を示す図
である。 9a〜9hは集積回路素子、10a 〜10fは信号線
、11は集積回路基板、12a、12bは配置領域、1
3は配線格子、14a〜14dはカットライン、25a
〜25cは配線出来ない箇所である。 なお図中同一符号は同−又は同一部分を示す。
Claims (2)
- (1)複数の集積回路素子を集積回路基板上に配置した
後、集積回路基板上の配線が通過可能な領域を利用して
各集積回路素子間を配線することにより構成される集積
回路装置における集積回路素子の配置方法において、 上記集積回路基板を分割するための垂直方向および水平
方向の複数の線分を設定する第1のステップと、 すべての集積回路素子を配置した後に上記集積回路基板
上を垂直方向及び水平方向に通り抜けることが可能な配
線方向を見積る第2のステップと、垂直方向および水平
方向に通り抜けることが可能な配線本数の上記見積り値
に基づいて、予め用意されている複数種類の上記線分に
よる分割の順序の中から1種類の順序を選択する第3の
ステップと、 選択した順序に従って上記線分の中から1本を選び、こ
の線分で上記集積回路基板を2つの領域に分割する第4
のステップと、 配線時に上記第4のステップで選んだ線分と交わる信号
線の数が最小となるように、かつ、第4のステップで生
じた2つの領域ともに配置可能であるように上記各集積
回路素子をいずれかの領域に割りつける第5のステップ
と、 上記第1のステップで設定したすべての線分による分割
を終了するまで上記第4のステップと第5のステップを
繰り返す第6のステップとを備えたことを特徴とする集
積回路装置における集積回路素子の配置方法。 - (2)複数の集積回路素子を集積回路基板上に配置した
後、各集積回路素子間を配線して構成される集積回路装
置における集積回路素子の配置方法において、 上記集積回路基板全体又は集積回路基板の一部の領域か
らなるブロックに割りつけられている上記集積回路素子
を該ブロック内に配置した後に該各ブロックを垂直方向
および水平方向に通り抜けることが可能な配線本数を見
積るステップと、ブロック内を通り抜けることが可能な
垂直方向及び水平方向の配線本数の上記見積り値に基づ
いて、該ブロックを垂直方向又は水平方向の線分によっ
て分割して2つの新しいブロックを生成するステップと
、 前ステップで分割したブロックに割りつけられていた各
集積回路素子を、配線時に上記線分と交わる信号線の数
が最小となるように、かつ、2つの新しいブロックとも
に配置可能であるように2つのブロックのいずれかへ割
りつけるステップと、存在する各ブロックに割りつけら
れている集積回路素子が1個以下となるまで上記各ステ
ップを繰り返すステップとを備えたことを特徴とする集
積回路装置における集積回路素子の配置方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1088297A JPH02266546A (ja) | 1989-04-07 | 1989-04-07 | 集積回路装置における集積回路素子の配置方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1088297A JPH02266546A (ja) | 1989-04-07 | 1989-04-07 | 集積回路装置における集積回路素子の配置方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02266546A true JPH02266546A (ja) | 1990-10-31 |
Family
ID=13938988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1088297A Pending JPH02266546A (ja) | 1989-04-07 | 1989-04-07 | 集積回路装置における集積回路素子の配置方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02266546A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05128205A (ja) * | 1991-10-30 | 1993-05-25 | Kawasaki Steel Corp | 配置配線決定方法 |
-
1989
- 1989-04-07 JP JP1088297A patent/JPH02266546A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05128205A (ja) * | 1991-10-30 | 1993-05-25 | Kawasaki Steel Corp | 配置配線決定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6088518A (en) | Method and system for porting an integrated circuit layout from a reference process to a target process | |
US3567914A (en) | Automated manufacturing system | |
JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
JP3474682B2 (ja) | 実装部品振り分け方法及び実装設備 | |
JP3504394B2 (ja) | 部品配列のデータ作成方法 | |
JPH02266546A (ja) | 集積回路装置における集積回路素子の配置方法 | |
US5631842A (en) | Parallel approach to chip wiring | |
JP3570883B2 (ja) | 半導体集積回路の配線方法 | |
JP2002222229A (ja) | 自動配置配線装置および自動配置配線方法 | |
JP3457480B2 (ja) | 自動配置方法 | |
JP3243421B2 (ja) | マスタスライスの自動レイアウト設計方法 | |
JP2656840B2 (ja) | チャネル配線装置 | |
JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
JPH0474454A (ja) | 半導体装置の配線方法 | |
JP3097240B2 (ja) | 複数線幅の配線方式 | |
JPH07202000A (ja) | 並列処理によるlsi配線方式 | |
JP2656344B2 (ja) | 自動配線方法 | |
JP3617366B2 (ja) | 半導体集積回路の設計方法 | |
JPH0645446A (ja) | 配置配線方法 | |
JP3214332B2 (ja) | 半導体集積回路装置のレイアウト方法 | |
JPH033349A (ja) | 半導体集積回路の自動配線方法 | |
JP2782716B2 (ja) | 配置改良方式 | |
JPS6197786A (ja) | Cadによる階層的配置決定システム | |
JPH0520789B2 (ja) | ||
JPH0443665A (ja) | 半導体装置及びその製造方法 |