JP2656840B2 - チャネル配線装置 - Google Patents
チャネル配線装置Info
- Publication number
- JP2656840B2 JP2656840B2 JP1333795A JP33379589A JP2656840B2 JP 2656840 B2 JP2656840 B2 JP 2656840B2 JP 1333795 A JP1333795 A JP 1333795A JP 33379589 A JP33379589 A JP 33379589A JP 2656840 B2 JP2656840 B2 JP 2656840B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- wiring
- terminal
- virtual
- virtual terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、VLSIのレイアウト設計段階において、局
所的な配線を行なうチャネル配線装置に関するものであ
る。
所的な配線を行なうチャネル配線装置に関するものであ
る。
従来より、チャネル配線装置に関して、多くの手段が
提案されている。代表的なものとしては、レフトエッジ
法、吉村Kuh法、GREEDYC hanne Router,Hierarchical C
hannel Router,YACR2等がある。これらの手段は、いず
れも与えられた領域内の配線を一括して行なう手段であ
る。
提案されている。代表的なものとしては、レフトエッジ
法、吉村Kuh法、GREEDYC hanne Router,Hierarchical C
hannel Router,YACR2等がある。これらの手段は、いず
れも与えられた領域内の配線を一括して行なう手段であ
る。
また、チャネル内の配線領域の分割して扱う手段も提
案されてはいるが、境界線上に仮想端子を設けその位置
を最適化するといった概念は示されていない。
案されてはいるが、境界線上に仮想端子を設けその位置
を最適化するといった概念は示されていない。
第５図は従来のチャネル配線装置の処理手順を説明す
るためのチャネル配線の説明図である。
るためのチャネル配線の説明図である。
第５図に示すような、２列の端子列（境界線B1,B2）
に挟まれた配線領域をチャネルと呼ぶ。境界線B1,B2上
の各端子101には、結線要求N0〜N4が与えられる。なおN
0は、空端子を意味する。またMA,MBは幹線を示す。
に挟まれた配線領域をチャネルと呼ぶ。境界線B1,B2上
の各端子101には、結線要求N0〜N4が与えられる。なおN
0は、空端子を意味する。またMA,MBは幹線を示す。
このようなチャネル配線において、チャネル配線問題
は、同じ結線要求N0〜N4が与えられた各端子101同士を
同電位になるように配線する問題として定式化される。
は、同じ結線要求N0〜N4が与えられた各端子101同士を
同電位になるように配線する問題として定式化される。
第６図（ａ），第６図（ｂ）は幹線および支線の説明
図である。
図である。
第６図（ａ）に示すように、結線要求N1を満足するよ
うに、１本の幹線Ｍ（水平線分）と、この幹線Ｍから各
端子101に向かう支線Ｓを用いて配線する。また第６図
（ｂ）に示すように、各端子101の位置に基づいて幹線
ＭをM1,M2に分割し、この分割されたM1,M2を新たに幹線
M2,幹線M2と定義した後、この幹線M1,幹線M2から各端子
101に向かう支線Ｓを用いて、各結線要求N1を満足する
ように配線する。
うに、１本の幹線Ｍ（水平線分）と、この幹線Ｍから各
端子101に向かう支線Ｓを用いて配線する。また第６図
（ｂ）に示すように、各端子101の位置に基づいて幹線
ＭをM1,M2に分割し、この分割されたM1,M2を新たに幹線
M2,幹線M2と定義した後、この幹線M1,幹線M2から各端子
101に向かう支線Ｓを用いて、各結線要求N1を満足する
ように配線する。
しかしながら、このような手段を用いて配線を行なう
場合、各幹線間に上下関係の制約が生じることがある。
場合、各幹線間に上下関係の制約が生じることがある。
例えば第５図の左から第３列に注目すると、幹線MA
は、幹線MBより上になければならない。（もし、その条
件を満足しなければ、配線短絡を生じる。）このような
制約を幹線間の上下制約という。
は、幹線MBより上になければならない。（もし、その条
件を満足しなければ、配線短絡を生じる。）このような
制約を幹線間の上下制約という。
また全ての幹線間に上下関係が決定できれば、配線は
可能であるが、幹線間の上下関係を決定できないような
矛盾が発生する場合がある。このような矛盾を上下矛盾
という。
可能であるが、幹線間の上下関係を決定できないような
矛盾が発生する場合がある。このような矛盾を上下矛盾
という。
第７図（ａ），第７図（ｂ）は上下矛盾の例を示す説
明図である。
明図である。
第７図（ａ）に示すように、端子例（境界線B1,B2）
上の各端子101に与えられた結果要求N1,N2を満足させる
ようにすると、幹線M1,M2が上下矛盾を引き起こす。
上の各端子101に与えられた結果要求N1,N2を満足させる
ようにすると、幹線M1,M2が上下矛盾を引き起こす。
このような上下矛盾が生じた場合、例えば第７図
（ａ）に示すようなM1を、第７図（ｂ）に示すように幹
線M1と幹線M1′とに分割することによって、この上下矛
盾を解消していた。この一連の処理を幹線分割手段と呼
ぶ。またこの幹線分割手段は、上記上下制約を出来るだ
け減らす為にも用いられる。
（ａ）に示すようなM1を、第７図（ｂ）に示すように幹
線M1と幹線M1′とに分割することによって、この上下矛
盾を解消していた。この一連の処理を幹線分割手段と呼
ぶ。またこの幹線分割手段は、上記上下制約を出来るだ
け減らす為にも用いられる。
ところがこの幹線分割手段が扱う問題は、どの幹線を
どの位置で分割するかに関して、非常に多くの組み合わ
せが存在し、しかも各組み合わせに対して、その有効性
を判断することが著しく困難である。すなわち幹線のど
の位置で分割するかという選択が非常に困難であるとい
う問題がある。
どの位置で分割するかに関して、非常に多くの組み合わ
せが存在し、しかも各組み合わせに対して、その有効性
を判断することが著しく困難である。すなわち幹線のど
の位置で分割するかという選択が非常に困難であるとい
う問題がある。
このような幹線分割手段によって、チャネル配線時に
発生する上下制約および上下矛盾を解消していた従来の
チャネル配線装置では、この幹線分割手段が非常に複雑
かつ困難なものとなり、また問題のサイズが大きくなっ
たときに、計算時間及び、必要な記憶容量が増大し、さ
らに配線領域内を全て、ひととおりの手段で配線するた
め、配線の自由度を出しにくいという問題点があった。
発生する上下制約および上下矛盾を解消していた従来の
チャネル配線装置では、この幹線分割手段が非常に複雑
かつ困難なものとなり、また問題のサイズが大きくなっ
たときに、計算時間及び、必要な記憶容量が増大し、さ
らに配線領域内を全て、ひととおりの手段で配線するた
め、配線の自由度を出しにくいという問題点があった。
この発明の目的は、上記問題点に鑑み、大規模な問題
が与えられた場合でも、効率良く処理でき、高い自由度
の出せるチャネル配線装置を提供するものである。
が与えられた場合でも、効率良く処理でき、高い自由度
の出せるチャネル配線装置を提供するものである。
請求項（１）記載のチャネル配線装置は、端子列上の
各端子に与えられた結線要求を満足するように、２行の
前記端子列に挟まれた帯状の配線領域内の配線を行なう
チャネル配線装置であって、 配線領域を端子列に沿った方向の１本または複数本の
仮想の境界線で分割するチャネル分割手段と、境界線上
に水平方向に移動可能な仮想端子を設け、この仮想端子
の水平位置を最適化する仮想端子設定手段と、境界線で
分割された各領域を配線する部分チャネル配線手段とを
備えたものである。
各端子に与えられた結線要求を満足するように、２行の
前記端子列に挟まれた帯状の配線領域内の配線を行なう
チャネル配線装置であって、 配線領域を端子列に沿った方向の１本または複数本の
仮想の境界線で分割するチャネル分割手段と、境界線上
に水平方向に移動可能な仮想端子を設け、この仮想端子
の水平位置を最適化する仮想端子設定手段と、境界線で
分割された各領域を配線する部分チャネル配線手段とを
備えたものである。
請求項（２）記載のチャネル配線装置は、請求項
（１）記載のチャネル配線装置において、仮想端子設定
手段が、境界線に隣接する２個のチャネル内の幹線間に
生じる上下制約の個数を評価し、この上下制約の個数を
最小化することを特徴とする。
（１）記載のチャネル配線装置において、仮想端子設定
手段が、境界線に隣接する２個のチャネル内の幹線間に
生じる上下制約の個数を評価し、この上下制約の個数を
最小化することを特徴とする。
請求項（３）記載のチャネル配線装置は、請求項
（１）記載のチャネル配線装置において、仮想端子設定
手段が、境界線に隣接する２個のチャネル内に幹線間に
生じる上下制約の個数を評価し、この上下矛盾の個数を
最小化することを特徴とする。
（１）記載のチャネル配線装置において、仮想端子設定
手段が、境界線に隣接する２個のチャネル内に幹線間に
生じる上下制約の個数を評価し、この上下矛盾の個数を
最小化することを特徴とする。
この発明のチャネル配線装置によれば、チャネル分割
手段により配線領域を１本または複数本の仮想の境界線
で分割し、仮想端子設定手段により境界線上に水平方向
に移動可能な仮想端子を設け、この仮想端子の水平位置
を最適化し、部分チャネル配線手段により境界線で分割
された各領域を配線するため、VLSIのレイアウト設計を
効率良く、しかも高密度に行なうことができる。
手段により配線領域を１本または複数本の仮想の境界線
で分割し、仮想端子設定手段により境界線上に水平方向
に移動可能な仮想端子を設け、この仮想端子の水平位置
を最適化し、部分チャネル配線手段により境界線で分割
された各領域を配線するため、VLSIのレイアウト設計を
効率良く、しかも高密度に行なうことができる。
この発明の一実施例のチャネル配線装置を第１図およ
び第２図に基づいて説明する。
び第２図に基づいて説明する。
第１図はこの発明の一実施例のチャネル配線装置の処
理手順を示す流れ図である。また第２図はこの発明の一
実施例のチャネル配線装置の処理手順を説明するための
第１のチャネル配線の説明図である。
理手順を示す流れ図である。また第２図はこの発明の一
実施例のチャネル配線装置の処理手順を説明するための
第１のチャネル配線の説明図である。
第１図に示すチャネル分割手段S1では、第２図に示す
ように、上下の端子列（境界線B1,B2）以外に、仮想の
境界線PB1をチャネルＣの内部に設定し、全体のチャネ
ルＣを上部チャネルC1と下部チャネルC2とに分割する。
ように、上下の端子列（境界線B1,B2）以外に、仮想の
境界線PB1をチャネルＣの内部に設定し、全体のチャネ
ルＣを上部チャネルC1と下部チャネルC2とに分割する。
次に第１図に示す仮想端子設定手段S2では、第２図に
示すように仮想の境界線PB1上の仮想端子102の位置設定
を行なう。この仮想端子102の位置の設定に当たって
は、上下制約の個数を評価し、上下矛盾がなるべく発生
しないように上下矛盾の個数を最小化し、この上下矛盾
を引き起こす幹線同士の上下制約を最小化または消える
ように、仮想端子102の位置を境界線PB1上で水平方向に
移動させる。
示すように仮想の境界線PB1上の仮想端子102の位置設定
を行なう。この仮想端子102の位置の設定に当たって
は、上下制約の個数を評価し、上下矛盾がなるべく発生
しないように上下矛盾の個数を最小化し、この上下矛盾
を引き起こす幹線同士の上下制約を最小化または消える
ように、仮想端子102の位置を境界線PB1上で水平方向に
移動させる。
そして最後に第１図に示す部分チャネル配線手段S3で
は、各部分チャネル（上部チャネルC1,下部チャネルC
2）の配線を行なう。
は、各部分チャネル（上部チャネルC1,下部チャネルC
2）の配線を行なう。
なお各部分チャネルの配線は、従来の手段を用いるこ
とができる。但し、必ずしも上部チャネルC1,下部チャ
ネルC2に同じ手段を適用する必要はない。例えばこの第
２図では、上部チャネルC1内はレフトエッジ法を用い、
チャネルC2内はリバールータ（一層配線手法）を用い
た。
とができる。但し、必ずしも上部チャネルC1,下部チャ
ネルC2に同じ手段を適用する必要はない。例えばこの第
２図では、上部チャネルC1内はレフトエッジ法を用い、
チャネルC2内はリバールータ（一層配線手法）を用い
た。
またこのチャネル配線装置は、電源線VDDおよびグラ
ンド線GNDの配線にも有効である。電源線VDD,グランド
線GNDは、通常信号線に比較して配線幅が太いため、従
来のチャネル配線装置の幹線分割手段を適用すると、面
積的なロスにつながることが多い。このため、電源配線
に対しても、このチャネル配線装置を適用することによ
って、効率的な配線を行なうことができる。
ンド線GNDの配線にも有効である。電源線VDD,グランド
線GNDは、通常信号線に比較して配線幅が太いため、従
来のチャネル配線装置の幹線分割手段を適用すると、面
積的なロスにつながることが多い。このため、電源配線
に対しても、このチャネル配線装置を適用することによ
って、効率的な配線を行なうことができる。
第３図はこの発明の一実施例のチャネル配線装置の処
理手順を説明するための第２のチャネル配線の説明図で
ある。
理手順を説明するための第２のチャネル配線の説明図で
ある。
第３図に示すように、上下の端子列（境界線B1,B2）
以外に、仮想の境界線PB1を設定することにより、チャ
ネルＣ内部を上部チャネルC1および下部チャネルC2に分
割（チャネル分割手段S1）し、次に配線（電源線VDD,グ
ランド線GND）同士の上下制約を最小化または消えるよ
うに、境界線PB1上の仮想端子102の位置を設定（仮想端
子設定手段S2）し、最後に各部分チャネル（上部チャネ
ルC1および下部チャネルC2）の配線（部分チャネル配線
手段S3）を行なう。
以外に、仮想の境界線PB1を設定することにより、チャ
ネルＣ内部を上部チャネルC1および下部チャネルC2に分
割（チャネル分割手段S1）し、次に配線（電源線VDD,グ
ランド線GND）同士の上下制約を最小化または消えるよ
うに、境界線PB1上の仮想端子102の位置を設定（仮想端
子設定手段S2）し、最後に各部分チャネル（上部チャネ
ルC1および下部チャネルC2）の配線（部分チャネル配線
手段S3）を行なう。
このように構成されるチャネル配線装置によって、レ
イアウト面積が縮小でき、かつ効率的な電源配線を行う
ことができる。
イアウト面積が縮小でき、かつ効率的な電源配線を行う
ことができる。
第４図はこの発明の一実施例のチャネル配線装置の処
理手順を説明するための第３のチャネル配線の説明図で
ある。
理手順を説明するための第３のチャネル配線の説明図で
ある。
第１図に示すチャネル分割手段S1では、第４図に示す
ように、チャネル上下の境界線B1,B2に沿った仮想の境
界線PB1,PB2を設定することにより、チャネルＣ内部を
チャネルC3,チャネルC4,チャネルC5に分割する。
ように、チャネル上下の境界線B1,B2に沿った仮想の境
界線PB1,PB2を設定することにより、チャネルＣ内部を
チャネルC3,チャネルC4,チャネルC5に分割する。
次に第１図に示す仮想端子設定手段S2では、まず従来
法を用いて幹線Ｍの集合を求める。そして幹線Ｍ間の上
下制約をグラフを用いて表現し、グラフ上のサイクルを
検索することにより、上下矛盾を引き起こす幹線Ｍを列
挙することによって、幹線Ｍ間に生じる上下制約の個数
を評価する。この列挙された上下矛盾を引き起こす各幹
線Ｍに対して、仮想の境界線PB1,PB2上での仮想端子102
の位置を移動し、上下矛盾を最小化することにより解消
する。そして幹線Ｍの上下制約の個数を最小化するよう
に考慮しながら、各幹線Ｍを各境界線PB1,PB2によって
分割された部分チャネル（チャネルC3,チャネルC4,チャ
ネルC5）へ割り当て、各境界線上での仮想端子102と、
この仮想端子102に対する結線要求N1〜N4を設定する。
法を用いて幹線Ｍの集合を求める。そして幹線Ｍ間の上
下制約をグラフを用いて表現し、グラフ上のサイクルを
検索することにより、上下矛盾を引き起こす幹線Ｍを列
挙することによって、幹線Ｍ間に生じる上下制約の個数
を評価する。この列挙された上下矛盾を引き起こす各幹
線Ｍに対して、仮想の境界線PB1,PB2上での仮想端子102
の位置を移動し、上下矛盾を最小化することにより解消
する。そして幹線Ｍの上下制約の個数を最小化するよう
に考慮しながら、各幹線Ｍを各境界線PB1,PB2によって
分割された部分チャネル（チャネルC3,チャネルC4,チャ
ネルC5）へ割り当て、各境界線上での仮想端子102と、
この仮想端子102に対する結線要求N1〜N4を設定する。
最後に第１図に示す部分チャネル配線手段S3より、各
部分チャネル（チャネルC3,チャネルC4,チャネルC5）内
の配線を従来の手段等を用いて行なう。
部分チャネル（チャネルC3,チャネルC4,チャネルC5）内
の配線を従来の手段等を用いて行なう。
このような手段からなるチャネル配線装置を用いた場
合、計算の手数が大幅に減少する。たとえば、チャネル
配線の手数が幹線Ｍの個数Ｓに対して、０（S2）であっ
たとしよう。チャネルＣ内部を３分割し、各部分チャネ
ルに同チャネル配線装置を用いた場合、計算の手数は、
０（３×（S/3）２）となり、明かに減少するのがわか
る。このように、従来の幹線分割手段を用いずに、上下
矛盾の解消が行なえ、計算の効率化が顕著となることが
わかる。
合、計算の手数が大幅に減少する。たとえば、チャネル
配線の手数が幹線Ｍの個数Ｓに対して、０（S2）であっ
たとしよう。チャネルＣ内部を３分割し、各部分チャネ
ルに同チャネル配線装置を用いた場合、計算の手数は、
０（３×（S/3）２）となり、明かに減少するのがわか
る。このように、従来の幹線分割手段を用いずに、上下
矛盾の解消が行なえ、計算の効率化が顕著となることが
わかる。
この発明のチャネル配線装置によれば、チャネル分割
手段により配線領域を１本または複数本の仮想の境界線
で分割し、仮想端子設定手段により境界線上に水平方向
に移動可能な仮想端子を設け、この仮想端子の水平位置
を最適化して上下矛盾を解消し、部分チャネル配線手段
により境界線で分割された各領域を配線するため、大規
模な問題が与えられた場合でも、効率良く処理でき、高
い自由度を有するレイアウト設計を実現することができ
る。その結果、最終的に得られるチップレイアウトの面
積の縮小ができ、設計工数を大幅に削減できるなどその
効果は顕著なものとなる。
手段により配線領域を１本または複数本の仮想の境界線
で分割し、仮想端子設定手段により境界線上に水平方向
に移動可能な仮想端子を設け、この仮想端子の水平位置
を最適化して上下矛盾を解消し、部分チャネル配線手段
により境界線で分割された各領域を配線するため、大規
模な問題が与えられた場合でも、効率良く処理でき、高
い自由度を有するレイアウト設計を実現することができ
る。その結果、最終的に得られるチップレイアウトの面
積の縮小ができ、設計工数を大幅に削減できるなどその
効果は顕著なものとなる。
第１図はこの発明の一実施例のチャネル配線装置の処理
手順を示す流れ図、第２図はこの発明の一実施例のチャ
ネル配線装置の処理手順を説明するための第１のチャネ
ル配線の説明図、第３図はこの発明の一実施例のチャネ
ル配線装置の処理手順を説明するための第２のチャネル
配線の説明図、第４図はこの発明の一実施例のチャネル
配線装置の処理手順を説明するための第３のチャネル配
線の説明図、第５図は従来のチャネル配線装置の処理手
順を説明するためのチャネル配線の説明図、第６図
（ａ），第６図（ｂ）は幹線および支線の説明図、第７
図（ａ），第７図（ｂ）は上下矛盾の例を示す説明図で
ある。 Ｃ……チャネル、N0〜N4……結線要求、B1,B2……境界
線（端子列）、101……端子、102……仮想端子、PB1,PB
2……境界線
手順を示す流れ図、第２図はこの発明の一実施例のチャ
ネル配線装置の処理手順を説明するための第１のチャネ
ル配線の説明図、第３図はこの発明の一実施例のチャネ
ル配線装置の処理手順を説明するための第２のチャネル
配線の説明図、第４図はこの発明の一実施例のチャネル
配線装置の処理手順を説明するための第３のチャネル配
線の説明図、第５図は従来のチャネル配線装置の処理手
順を説明するためのチャネル配線の説明図、第６図
（ａ），第６図（ｂ）は幹線および支線の説明図、第７
図（ａ），第７図（ｂ）は上下矛盾の例を示す説明図で
ある。 Ｃ……チャネル、N0〜N4……結線要求、B1,B2……境界
線（端子列）、101……端子、102……仮想端子、PB1,PB
2……境界線
Claims (3)
- 【請求項１】端子列上の各端子に与えられた結線要求を
満足するように、２行の前記端子列に挟まれた帯状の配
線領域内の配線を行なうチャネル配線装置であって、 前記配線領域を前記端子列に沿った方向の１本または複
数本の仮想の境界線で分割するチャネル分割手段と、前
記境界線上に水平方向に移動可能な仮想端子を設け、こ
の仮想端子の水平位置を最適化する仮想端子設定手段
と、前記境界線で分割された各領域を配線する部分チャ
ネル配線手段とを備えたことを特徴とするチャネル配線
装置。 - 【請求項２】仮想端子設定手段が、境界線に隣接する２
個のチャネル内の幹線間に生じる上下制約の個数を評価
し、この上下制約の個数を最小化することを特徴とする
請求項（１）記載のチャネル配線装置。 - 【請求項３】仮想端子設定手段が、境界線に隣接する２
個のチャネル内の幹線間に生じる上下制約の個数を評価
し、この上下矛盾の個数を最小化することを特徴とする
請求項（１）記載のチャネル配線装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333795A JP2656840B2 (ja) | 1989-12-22 | 1989-12-22 | チャネル配線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1333795A JP2656840B2 (ja) | 1989-12-22 | 1989-12-22 | チャネル配線装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03194950A JPH03194950A (ja) | 1991-08-26 |
| JP2656840B2 true JP2656840B2 (ja) | 1997-09-24 |
Family
ID=18270044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1333795A Expired - Fee Related JP2656840B2 (ja) | 1989-12-22 | 1989-12-22 | チャネル配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656840B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2836434B2 (ja) * | 1993-04-16 | 1998-12-14 | 日本電気株式会社 | 多層チャネル配線装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812884B2 (ja) * | 1987-11-26 | 1996-02-07 | 日本電気株式会社 | 配線処理方式 |
| JPH0750743B2 (ja) * | 1987-11-26 | 1995-05-31 | 日本電気株式会社 | 配線処理方式 |
-
1989
- 1989-12-22 JP JP1333795A patent/JP2656840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03194950A (ja) | 1991-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63137A (ja) | 配線領域決定処理装置 | |
| JPH0763074B2 (ja) | 半導体論理集積回路の論理セル配置方法 | |
| JPH073841B2 (ja) | Ｖｌｓｉチツプの設計方法 | |
| JPH07319951A (ja) | 自動配線方法 | |
| US5399517A (en) | Method of routing three layer metal gate arrays using a channel router | |
| JP2656840B2 (ja) | チャネル配線装置 | |
| JP2936542B2 (ja) | 電源幹線のレイアウト方法 | |
| JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
| JP2690929B2 (ja) | Ｍｏｓトランジスタ間の配線方法 | |
| JP3647642B2 (ja) | 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体 | |
| JP3029206B2 (ja) | 半導体装置の配線方法 | |
| JP2965259B2 (ja) | 半導体集積回路の配置方法 | |
| Alia et al. | Automated module placement and wire routeing according to a structured biplanar scheme in printed boards | |
| JPH02278829A (ja) | 半導体装置の配線方法 | |
| JP2885897B2 (ja) | 自動配線方式 | |
| JPS6062136A (ja) | Ｌｓｉ設計のセル配置方法 | |
| JP3288022B2 (ja) | 集積回路 | |
| JP3214332B2 (ja) | 半導体集積回路装置のレイアウト方法 | |
| JPH02266546A (ja) | 集積回路装置における集積回路素子の配置方法 | |
| Franzon | Comparison of reconfiguration schemes for defect tolerant mesh arrays | |
| JPS63187647A (ja) | マスタ−スライス方式の半導体集積回路 | |
| JP2915603B2 (ja) | 自動配線方法 | |
| JPH06266804A (ja) | 自動配線設計方式 | |
| JPH0410641A (ja) | チャネルマージ配線法 | |
| JPH02219255A (ja) | ウェハスケール集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |