JP2715931B2 - 半導体集積回路設計支援方法 - Google Patents
半導体集積回路設計支援方法Info
- Publication number
- JP2715931B2 JP2715931B2 JP6236540A JP23654094A JP2715931B2 JP 2715931 B2 JP2715931 B2 JP 2715931B2 JP 6236540 A JP6236540 A JP 6236540A JP 23654094 A JP23654094 A JP 23654094A JP 2715931 B2 JP2715931 B2 JP 2715931B2
- Authority
- JP
- Japan
- Prior art keywords
- processing step
- determined
- grouping
- processing
- floor plan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路設計支援
方法に関し、特に自動配置配線により設計される半導体
集積回路に適用される半導体集積回路設計支援方法に関
する。
方法に関し、特に自動配置配線により設計される半導体
集積回路に適用される半導体集積回路設計支援方法に関
する。
【０００２】
【従来の技術】近年半導体集積回路技術の向上により、
ＬＳＩの大規模化ならびに複合化が進展し、半導体集積
回路の集積度は益々高くなる傾向にある。現在、この種
の半導体集積回路の自動配置配線は、電子計算機処理に
より行われているが、その結果として得られる配線長に
よりシミュレーションを行い、所望の配置配線の要求条
件に適合しない場合には、再度配置配線をやり直してい
るのが実情である。このように、配置配線を繰返して行
うということは設計工数の増大を招き、設計の効率化を
阻害する。この対応策として、実際に自動配置配線を行
う前にフロアプランを行って配線長を予測し、当該予測
に基づいてのシミュレーションを行い、要求を満足させ
る回路設計が完了した時点において、実際の配置配線が
行われる。
ＬＳＩの大規模化ならびに複合化が進展し、半導体集積
回路の集積度は益々高くなる傾向にある。現在、この種
の半導体集積回路の自動配置配線は、電子計算機処理に
より行われているが、その結果として得られる配線長に
よりシミュレーションを行い、所望の配置配線の要求条
件に適合しない場合には、再度配置配線をやり直してい
るのが実情である。このように、配置配線を繰返して行
うということは設計工数の増大を招き、設計の効率化を
阻害する。この対応策として、実際に自動配置配線を行
う前にフロアプランを行って配線長を予測し、当該予測
に基づいてのシミュレーションを行い、要求を満足させ
る回路設計が完了した時点において、実際の配置配線が
行われる。
【０００３】従来の半導体集積回路設計支援方法として
は、特開平２−２６４４５１号公報に一つの手法が提案
されている。図３は、当該特開平２−２６４４５１号公
報に記載されている従来の半導体集積回路設計支援方法
の処理手順を示す流れ図である。図３において、まず処
理ステップ３３においてフロアプラン概略図を手書きで
作成し、処理ステップ３４においては前記フロアプラン
概略図の入力処理が行われる。次いで処理ステップ３５
において、予め蓄えられているセルブロック内の標準ブ
ロックの中から、その仕様に適合するブロックがピック
アップされる。処理ステップ３６においては、予め蓄え
られているフロアプラン知識ルールのデータが取り込ま
れ、処理ステップ３７において、当該フロアプラン概略
図が前記フラアプラン知識ルールに沿っているか否かが
判断されて、当該フラアプラン知識ルールに適合する場
合には、処理ステップ４１に移行して当該ルールに従っ
てレイアウト処理が行われ、自動配置配線処理は終了す
る。また、適合しない場合には、処理ステップ３８に移
行して、前記ルールに適合するまでブロックおよびパッ
ド等の配置を変更する処理が行われる。次いで処理ステ
ップ３９においては、処理ステップ３８による変更結果
によるフラアプラン図をグラフィック・ディスプレイな
どに表示し、処理ステップ４０において当該フロアプラ
ンの確認チェックが行われて、不適当な点があれば処理
ステップ３４に戻り、再度処理ステップ３４以降の修正
・再入力等を含む処理が繰返して行われる。また、処理
ステップ４０において適当であると判断される場合に
は、処理ステップ４１においてレイアウト処理が行わ
れ、自動配置配線処理は終了する。
は、特開平２−２６４４５１号公報に一つの手法が提案
されている。図３は、当該特開平２−２６４４５１号公
報に記載されている従来の半導体集積回路設計支援方法
の処理手順を示す流れ図である。図３において、まず処
理ステップ３３においてフロアプラン概略図を手書きで
作成し、処理ステップ３４においては前記フロアプラン
概略図の入力処理が行われる。次いで処理ステップ３５
において、予め蓄えられているセルブロック内の標準ブ
ロックの中から、その仕様に適合するブロックがピック
アップされる。処理ステップ３６においては、予め蓄え
られているフロアプラン知識ルールのデータが取り込ま
れ、処理ステップ３７において、当該フロアプラン概略
図が前記フラアプラン知識ルールに沿っているか否かが
判断されて、当該フラアプラン知識ルールに適合する場
合には、処理ステップ４１に移行して当該ルールに従っ
てレイアウト処理が行われ、自動配置配線処理は終了す
る。また、適合しない場合には、処理ステップ３８に移
行して、前記ルールに適合するまでブロックおよびパッ
ド等の配置を変更する処理が行われる。次いで処理ステ
ップ３９においては、処理ステップ３８による変更結果
によるフラアプラン図をグラフィック・ディスプレイな
どに表示し、処理ステップ４０において当該フロアプラ
ンの確認チェックが行われて、不適当な点があれば処理
ステップ３４に戻り、再度処理ステップ３４以降の修正
・再入力等を含む処理が繰返して行われる。また、処理
ステップ４０において適当であると判断される場合に
は、処理ステップ４１においてレイアウト処理が行わ
れ、自動配置配線処理は終了する。
【０００４】上記の処理ステップ３９において、前記フ
ロアプラン知識ルールに従って、各ブロック間の最適な
配置配線を得るために、最適な配置を設定するためにと
られている手法としては、グルーピングがある。これ
は、論理回路上、接続関係が強い回路ブロック同士にグ
ループ分けを行い、その結果を配置配線ツールに対して
制約として与えて近接させて配置し、それらに含まれる
複数の回路ブロック間の配線長を、出来るだけ短かくし
ようとする方法である。この手法によって、接続関係の
強いブロック同士がグループ化され、これにより配置さ
れる領域が決定される。図４は、或る領域４２に配置さ
れるグルーピングされたブロックの配置関係の一例を示
す模式図である。図４においては、グルーピングされた
ブロックａ、ｂ、ｃおよびｄが領域４２内に配置されて
いるが、本例の場合には、このグループ内の予測配線長
は、例えば（ＬX ＋Ｌy ）として算出される。
ロアプラン知識ルールに従って、各ブロック間の最適な
配置配線を得るために、最適な配置を設定するためにと
られている手法としては、グルーピングがある。これ
は、論理回路上、接続関係が強い回路ブロック同士にグ
ループ分けを行い、その結果を配置配線ツールに対して
制約として与えて近接させて配置し、それらに含まれる
複数の回路ブロック間の配線長を、出来るだけ短かくし
ようとする方法である。この手法によって、接続関係の
強いブロック同士がグループ化され、これにより配置さ
れる領域が決定される。図４は、或る領域４２に配置さ
れるグルーピングされたブロックの配置関係の一例を示
す模式図である。図４においては、グルーピングされた
ブロックａ、ｂ、ｃおよびｄが領域４２内に配置されて
いるが、本例の場合には、このグループ内の予測配線長
は、例えば（ＬX ＋Ｌy ）として算出される。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
集積回路設計支援方法においては、配線長の予測を行う
際に、グルーピングされたブロック群を囲む矩形の半周
長、即ち図４の例における（ＬX ＋Ｌy ）を用いている
ために、小さい矩形にブロック群が含まれていればいる
程、即ちグループ内ブロック使用率が高ければ高い程、
そのグループに含まれるブロック間の予測配線長は短か
く算出される結果となる。しかし、グループ内ブロック
使用率が高過ぎると、実際にそれらのブロックの配置・
配線処理を行う場合に、ブロックの配置が混雑して配線
処理が困難となり、余計に迂回する配線が増加して実配
線長が長くなってしまったり、最悪の場合には、配線処
理が一部不可能になることもあり得る。また、設計者が
未配線が発生することを恐れて、グルーピングの領域を
大きく設定し過ぎたような場合には、ブロックが近接し
て配置されることなく、結果として、配線長が冗長にな
ってしまい、設計の要求を満たし得ない結果となる。従
って、これらの要因により、半導体集積回路の設計精度
が低下するとともに、設計工数として多大の時間を要す
るという欠点がある。
集積回路設計支援方法においては、配線長の予測を行う
際に、グルーピングされたブロック群を囲む矩形の半周
長、即ち図４の例における（ＬX ＋Ｌy ）を用いている
ために、小さい矩形にブロック群が含まれていればいる
程、即ちグループ内ブロック使用率が高ければ高い程、
そのグループに含まれるブロック間の予測配線長は短か
く算出される結果となる。しかし、グループ内ブロック
使用率が高過ぎると、実際にそれらのブロックの配置・
配線処理を行う場合に、ブロックの配置が混雑して配線
処理が困難となり、余計に迂回する配線が増加して実配
線長が長くなってしまったり、最悪の場合には、配線処
理が一部不可能になることもあり得る。また、設計者が
未配線が発生することを恐れて、グルーピングの領域を
大きく設定し過ぎたような場合には、ブロックが近接し
て配置されることなく、結果として、配線長が冗長にな
ってしまい、設計の要求を満たし得ない結果となる。従
って、これらの要因により、半導体集積回路の設計精度
が低下するとともに、設計工数として多大の時間を要す
るという欠点がある。
【０００６】本発明の目的は、上記欠点を排除する半導
体集積回路設計支援装置を提供することにある。
体集積回路設計支援装置を提供することにある。
【０００７】
【課題を解決するための手段】第１の発明の半導体集積
回路設計支援方法は、電子計算機によりフロアプランを
行う半導体集積回路設計支援方法において、半導体集積
回路を形成する論理回路のデータ入力を受けて、所定の
ブロックデータを参照し、論理回路ブロック、メモリブ
ロック、電源回路およびパッド等を含む回路構成要素の
フロアプランを行う第１の処理ステップと、前記第１の
処理ステップによる解析結果に基づいて、前記論理回路
ブロックをグループ化するとともに、各論理回路ブロッ
クに含まれるブロックの配置される領域を設定する第２
の処理ステップと、前記第２の処理ステップにおいて各
論理回路グループに設定された領域の大きさを参照し
て、当該領域の半周長をパラメータとして抽出する第３
の処理ステップと、前記パラメータと、予めフロアプラ
ンデータベースとして保持されているフロアプランのパ
ラメータならびに実配置配線の結果の配線長に関する相
関関係とを照合して、前記第２の処理ステップによるグ
ループ化の正当性が判定され、正当性なしと判定される
場合には前記第２の処理ステップに戻り、正当性ありと
判定される場合には次の第５の処理ステップに移行する
第４の処理ステップと、前記第４の処理ステップにおい
て、グループ化の正当性ありと判定される場合に、必要
なグルーピングが全て完了しているか否かが判定され、
完了していない場合には前記第２の処理ステップに戻
り、完了している場合には次の第６の処理ステップに移
行する第５の処理ステップと、前記第５の処理ステップ
において、必要なグルーピングが全て完了していると判
定される場合に、予測配線長を見積る第６の処理ステッ
プとを有することを特徴としている。
回路設計支援方法は、電子計算機によりフロアプランを
行う半導体集積回路設計支援方法において、半導体集積
回路を形成する論理回路のデータ入力を受けて、所定の
ブロックデータを参照し、論理回路ブロック、メモリブ
ロック、電源回路およびパッド等を含む回路構成要素の
フロアプランを行う第１の処理ステップと、前記第１の
処理ステップによる解析結果に基づいて、前記論理回路
ブロックをグループ化するとともに、各論理回路ブロッ
クに含まれるブロックの配置される領域を設定する第２
の処理ステップと、前記第２の処理ステップにおいて各
論理回路グループに設定された領域の大きさを参照し
て、当該領域の半周長をパラメータとして抽出する第３
の処理ステップと、前記パラメータと、予めフロアプラ
ンデータベースとして保持されているフロアプランのパ
ラメータならびに実配置配線の結果の配線長に関する相
関関係とを照合して、前記第２の処理ステップによるグ
ループ化の正当性が判定され、正当性なしと判定される
場合には前記第２の処理ステップに戻り、正当性ありと
判定される場合には次の第５の処理ステップに移行する
第４の処理ステップと、前記第４の処理ステップにおい
て、グループ化の正当性ありと判定される場合に、必要
なグルーピングが全て完了しているか否かが判定され、
完了していない場合には前記第２の処理ステップに戻
り、完了している場合には次の第６の処理ステップに移
行する第５の処理ステップと、前記第５の処理ステップ
において、必要なグルーピングが全て完了していると判
定される場合に、予測配線長を見積る第６の処理ステッ
プとを有することを特徴としている。
【０００８】なお、前記第４の処理ステップにおいて、
正当性なしと判定される場合に、正当性なしとの警告を
表示するとともに、前記第２の処理ステップに戻るよう
にしてもよい。
正当性なしと判定される場合に、正当性なしとの警告を
表示するとともに、前記第２の処理ステップに戻るよう
にしてもよい。
【０００９】また、第２の発明の半導体集積回路設計支
援方法は、電子計算機によりフロアプランを行う半導体
集積回路設計支援方法において、半導体集積回路を形成
する論理回路のデータ入力を受けて、所定のブロックデ
ータを参照し、論理回路ブロック、メモリブロック、電
源回路およびパッド等を含む回路構成要素のフロアプラ
ンを行う第１の処理ステップと、前記第１の処理ステッ
プによる解析結果に基づいて、前記論理回路ブロックを
グループ化するとともに、各論理回路ブロックに含まれ
るブロックの配置される領域を設定する第２の処理ステ
ップと、前記第２の処理ステップにおいて各論理回路グ
ループに設定された領域の大きさを参照して、当該領域
の半周長をパラメータとして抽出する第３の処理ステッ
プと、前記パラメータと、予めフロアプランデータベー
スとして保持されているフロアプランのパラメータなら
びに実配置配線の結果の配線長に関する相関関係とを照
合して、前記第２の処理ステップによるグループ化の正
当性が判定され、正当性なしと判定される場合には第５
の処理ステップに移行し、正当性ありと判定される場合
には第７の処理ステップに移行する第４の処理ステップ
と、前記第４の処理ステップにおいて、グループ化の正
当性なしと判定される場合に、前記フロアプランデータ
ベースに基づいて、適切なグループ化の修正案を提示す
る前記第５の処理ステップと、前記第５の処理ステップ
において提示されるグループ化の修正案が設計者の要求
に適合するか否かが判定され、適合しないと判定される
場合には、前記第５の処理ステップまたは前記第２の処
理ステップに戻り、適合するものと判定される場合に
は、前記７の処理ステップに移行する第６の処理ステッ
プと、前記第４の処理ステップにおいてグループ化の正
当性ありと判定される場合、ならびに前記第６の処理ス
テップにおいて設計者の要求に適合するものと判定され
る場合に、必要なグルーピングが全て完了しているか否
かが判定され、完了していない場合には前記第２の処理
ステップに戻り、完了している場合には次の第８処理ス
テップに移行する前記第７の処理ステップと、前記第７
の処理ステップにおいて、必要なグルーピングが全て完
了していると判定される場合に、予測配線長を見積る第
８の処理ステップとを有することを特徴としている。
援方法は、電子計算機によりフロアプランを行う半導体
集積回路設計支援方法において、半導体集積回路を形成
する論理回路のデータ入力を受けて、所定のブロックデ
ータを参照し、論理回路ブロック、メモリブロック、電
源回路およびパッド等を含む回路構成要素のフロアプラ
ンを行う第１の処理ステップと、前記第１の処理ステッ
プによる解析結果に基づいて、前記論理回路ブロックを
グループ化するとともに、各論理回路ブロックに含まれ
るブロックの配置される領域を設定する第２の処理ステ
ップと、前記第２の処理ステップにおいて各論理回路グ
ループに設定された領域の大きさを参照して、当該領域
の半周長をパラメータとして抽出する第３の処理ステッ
プと、前記パラメータと、予めフロアプランデータベー
スとして保持されているフロアプランのパラメータなら
びに実配置配線の結果の配線長に関する相関関係とを照
合して、前記第２の処理ステップによるグループ化の正
当性が判定され、正当性なしと判定される場合には第５
の処理ステップに移行し、正当性ありと判定される場合
には第７の処理ステップに移行する第４の処理ステップ
と、前記第４の処理ステップにおいて、グループ化の正
当性なしと判定される場合に、前記フロアプランデータ
ベースに基づいて、適切なグループ化の修正案を提示す
る前記第５の処理ステップと、前記第５の処理ステップ
において提示されるグループ化の修正案が設計者の要求
に適合するか否かが判定され、適合しないと判定される
場合には、前記第５の処理ステップまたは前記第２の処
理ステップに戻り、適合するものと判定される場合に
は、前記７の処理ステップに移行する第６の処理ステッ
プと、前記第４の処理ステップにおいてグループ化の正
当性ありと判定される場合、ならびに前記第６の処理ス
テップにおいて設計者の要求に適合するものと判定され
る場合に、必要なグルーピングが全て完了しているか否
かが判定され、完了していない場合には前記第２の処理
ステップに戻り、完了している場合には次の第８処理ス
テップに移行する前記第７の処理ステップと、前記第７
の処理ステップにおいて、必要なグルーピングが全て完
了していると判定される場合に、予測配線長を見積る第
８の処理ステップとを有することを特徴としている。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例における処理手順
を示すフローチャートである。図１において、まず処理
ステップ１０において、半導体集積回路として設計の対
象となる論理回路データが入力される。次いで処理ステ
ップ１１においては、前記論理回路を構成するブロック
データが格納されるファイル１２より、当該ブロックデ
ータが読み出され、このブロックデータを用いて、前記
論理回路に含まれるブロックの個数、接続関係、ピンペ
ア数および各ブロックの大きさが解析される。処理ステ
ップ１３においては、処理ステップ１１における解析結
果に基づいて、接続関係の強いブロック同士がそれぞれ
複数のブロック群に区分けされ、それぞれのグループ群
に対して、当該グループ群に含まれる複数のブロックが
配置される領域が、当該領域の大きさとして与えられ
る。この場合に、前記領域を固定して与えるか、または
領域の半周長などを与えることにより、形状は可変の状
態としておくものとする。そして、それらのグループ群
の領域のチップ上における配置位置を決定するか、また
は任意の範囲を指定して、その範囲内に配置するように
指定するか、或はまたはチップ上でのグループの配置位
置は指定せずに、自動配置配線処理装置において配置位
置を決定させるようにすることもできる。このようにし
て決定されたグループ群に対して、処理ステップ１４に
おいては、パラメータの抽出が行われる。ここで云うパ
ラメータとは、グループ群の領域の大きさ、半周長を指
している。このパラメータは、一旦ファイル１５に格納
される。次いで処理ステップ１７においては、ファイル
１５より読み出される前記パラメータ、ならびに既に処
理ステップ１１において解析されて得られている各ブロ
ック群に関する情報が、ファイル１６に予め格納されて
いるフロアプラン結果、ならびにそれを実際に配置配線
した結果の相関関係を示すフロアプランデータべースに
照会される。このフロアプランデータベースには、様々
なデータによりフロアプランが行われ、グルーピングが
実行されて配線長の予測が行われ、各グループ群のパラ
メータが抽出されて、その後、これらのデータにより実
際に配置配線処理が行われて実際の配線長が抽出され、
これらの予測配線長、実配線長およびグルーピングのパ
ラメータの相関関係を求めた結果が含まれている。処理
ステップ１７においては、このフロアプランデータベー
スの内容と照合して、前記グルーピングが適切であるか
否かが判定され、不適切であると判定された場合には、
その結果がディスプレイ１８に警告表示され、この警告
に従って、再度処理ステップ１３に戻り、処理ステップ
１４および１７を通してグルーピング処理がやり直され
る。このグルーピング処理は、処理ステップ１７におい
て、適切なグルーピングであると判定されるまで繰返し
て行われる。処理ステップ１７において適切なグルーピ
ングであると判定されると、処理ステップ１９におい
て、全てのグループ群に対するグルーピング処理が終了
しているか否かの判定が行われて、終了していない場合
には再度処理ステップ１３に戻り、次のグループ群に対
するグルーピング処理が行われる。また全ての必要なグ
ルーピング処理が終了している場合には、処理ステップ
２０において予測配線長の見積りが行われる。
を示すフローチャートである。図１において、まず処理
ステップ１０において、半導体集積回路として設計の対
象となる論理回路データが入力される。次いで処理ステ
ップ１１においては、前記論理回路を構成するブロック
データが格納されるファイル１２より、当該ブロックデ
ータが読み出され、このブロックデータを用いて、前記
論理回路に含まれるブロックの個数、接続関係、ピンペ
ア数および各ブロックの大きさが解析される。処理ステ
ップ１３においては、処理ステップ１１における解析結
果に基づいて、接続関係の強いブロック同士がそれぞれ
複数のブロック群に区分けされ、それぞれのグループ群
に対して、当該グループ群に含まれる複数のブロックが
配置される領域が、当該領域の大きさとして与えられ
る。この場合に、前記領域を固定して与えるか、または
領域の半周長などを与えることにより、形状は可変の状
態としておくものとする。そして、それらのグループ群
の領域のチップ上における配置位置を決定するか、また
は任意の範囲を指定して、その範囲内に配置するように
指定するか、或はまたはチップ上でのグループの配置位
置は指定せずに、自動配置配線処理装置において配置位
置を決定させるようにすることもできる。このようにし
て決定されたグループ群に対して、処理ステップ１４に
おいては、パラメータの抽出が行われる。ここで云うパ
ラメータとは、グループ群の領域の大きさ、半周長を指
している。このパラメータは、一旦ファイル１５に格納
される。次いで処理ステップ１７においては、ファイル
１５より読み出される前記パラメータ、ならびに既に処
理ステップ１１において解析されて得られている各ブロ
ック群に関する情報が、ファイル１６に予め格納されて
いるフロアプラン結果、ならびにそれを実際に配置配線
した結果の相関関係を示すフロアプランデータべースに
照会される。このフロアプランデータベースには、様々
なデータによりフロアプランが行われ、グルーピングが
実行されて配線長の予測が行われ、各グループ群のパラ
メータが抽出されて、その後、これらのデータにより実
際に配置配線処理が行われて実際の配線長が抽出され、
これらの予測配線長、実配線長およびグルーピングのパ
ラメータの相関関係を求めた結果が含まれている。処理
ステップ１７においては、このフロアプランデータベー
スの内容と照合して、前記グルーピングが適切であるか
否かが判定され、不適切であると判定された場合には、
その結果がディスプレイ１８に警告表示され、この警告
に従って、再度処理ステップ１３に戻り、処理ステップ
１４および１７を通してグルーピング処理がやり直され
る。このグルーピング処理は、処理ステップ１７におい
て、適切なグルーピングであると判定されるまで繰返し
て行われる。処理ステップ１７において適切なグルーピ
ングであると判定されると、処理ステップ１９におい
て、全てのグループ群に対するグルーピング処理が終了
しているか否かの判定が行われて、終了していない場合
には再度処理ステップ１３に戻り、次のグループ群に対
するグルーピング処理が行われる。また全ての必要なグ
ルーピング処理が終了している場合には、処理ステップ
２０において予測配線長の見積りが行われる。
【００１２】図２は、本発明の第２の実施例における処
理手順を示すフローチャートである。図２において、ま
ず処理ステップ２１において、半導体集積回路として設
計の対象となる論理回路データが入力される。次いで処
理ステップ２２においては、前記論理回路を構成するブ
ロックデータが格納されるファイル２３より、当該ブロ
ックデータが読み出され、このブロックデータを用い
て、前記論理回路に含まれるブロックの個数、接続関
係、ピンペア数および各ブロックの大きさが解析され
る。処理ステップ２４においては、処理ステップ２２に
おける解析結果に基づいて、接続関係の強いブロック同
士がそれぞれ複数のブロック群に区分けされ、それぞれ
のグループ群に対して、当該グループ群に含まれる複数
のブロックが配置される領域が、当該領域の大きさとし
て与えられる。この場合に、前記領域を固定して与える
か、または領域の半周長などを与えることにより、形状
は可変の状態としておくものとする。そして、それらの
グループ群の領域のチップ上における配置位置を決定す
るか、または任意の範囲を指定して、その範囲内に配置
するように指定するか、或はまたはチップ上でのグルー
プの配置位置は指定せずに、自動配置配線処理装置にお
いて配置位置を決定させるようにすることもできる。こ
のようにして決定されたグループ群に対して、処理ステ
ップ２５においては、パラメータの抽出が行われる。こ
のパラメータは、一旦ファイル２６に格納される。次い
で処理ステップ２８においては、ファイル２６より読み
出される前記パラメータ、ならびに既に処理ステップ２
２において解析されて得られている各ブロック群に関す
る情報が、ファイル２７に予め格納されているフロアプ
ラン結果、ならびにそれを実際に配置配線した結果の相
関関係を示すフロアプランデータべースに照会される。
このフロアプランデータベースには、様々なデータによ
りフロアプランを行われてグルーピングが実行されて、
配線長の予測が行われ、各グループ群のパラメータが抽
出されて、その後、これらのデータにより実際に配置配
線処理が行われて実際の配線長が抽出され、これらの予
測配線長、実配線長およびグルーピングのパラメータの
相関関係を求めた結果が含まれている。処理ステップ２
８においては、このフロアプランデータベースの内容と
照合して、前記グルーピングが適切であるか否かが判定
され、不適切であると判定された場合には、処理ステッ
プ２９に移行し、適切であると判定された場合には処理
ステップ３１に移行する。なお、上記の処理ステップ２
１がら処理ステップ２８までの処理ステップの内容は、
前述の第１の実施例の場合と同様である。処理ステップ
２９においては、前記グルーピングが不適切であると判
定された場合に対応して、当該グルーピングの改良処理
が行われる。この改良処理においては、フロアプランデ
ータベースに基づき、グループ内ブロック面積率の調整
や、グループの領域の形状などをより適切なものに修正
した修正案として提示される。次いで処理ステップ３０
においては、前記修正案が設計者の要求に反するもので
あるか否かが判定され、当該要求に反するものである場
合には、処理ステップ２９に戻り他の修正案を提示させ
るか、または処理ステップ２４に戻り、再度グルーピン
グ処理が上記の処理ステップを繰返すことにより行われ
る。このグルーピング処理は、処理ステップ３０におい
て、適切なグルーピングであると判定されるまで繰返し
て行われる。処理ステップ３０において、前記修正案が
設計者の要求に適合するものであると判定されると、処
理ステップ３１において、全てのグループ群に対するグ
ルーピング処理が終了しているか否かの判定が行われ
て、終了していない場合には再度処理ステップ２４に戻
り、次のグループ群に対するグルーピング処理が行われ
る。また全ての必要なグルーピング処理が終了している
場合には、処理ステップ３１において予測配線長の見積
りが行われる。なお処理ステップ２８において、グルー
ピングが適切であると判定された場合においても、処理
ステップ３１において、全てのグループ群に対するグル
ーピング処理が終了しているか否かの判定が行われて、
終了していない場合には再度処理ステップ２４に戻り、
次のグループ群に対するグルーピング処理が行われる。
理手順を示すフローチャートである。図２において、ま
ず処理ステップ２１において、半導体集積回路として設
計の対象となる論理回路データが入力される。次いで処
理ステップ２２においては、前記論理回路を構成するブ
ロックデータが格納されるファイル２３より、当該ブロ
ックデータが読み出され、このブロックデータを用い
て、前記論理回路に含まれるブロックの個数、接続関
係、ピンペア数および各ブロックの大きさが解析され
る。処理ステップ２４においては、処理ステップ２２に
おける解析結果に基づいて、接続関係の強いブロック同
士がそれぞれ複数のブロック群に区分けされ、それぞれ
のグループ群に対して、当該グループ群に含まれる複数
のブロックが配置される領域が、当該領域の大きさとし
て与えられる。この場合に、前記領域を固定して与える
か、または領域の半周長などを与えることにより、形状
は可変の状態としておくものとする。そして、それらの
グループ群の領域のチップ上における配置位置を決定す
るか、または任意の範囲を指定して、その範囲内に配置
するように指定するか、或はまたはチップ上でのグルー
プの配置位置は指定せずに、自動配置配線処理装置にお
いて配置位置を決定させるようにすることもできる。こ
のようにして決定されたグループ群に対して、処理ステ
ップ２５においては、パラメータの抽出が行われる。こ
のパラメータは、一旦ファイル２６に格納される。次い
で処理ステップ２８においては、ファイル２６より読み
出される前記パラメータ、ならびに既に処理ステップ２
２において解析されて得られている各ブロック群に関す
る情報が、ファイル２７に予め格納されているフロアプ
ラン結果、ならびにそれを実際に配置配線した結果の相
関関係を示すフロアプランデータべースに照会される。
このフロアプランデータベースには、様々なデータによ
りフロアプランを行われてグルーピングが実行されて、
配線長の予測が行われ、各グループ群のパラメータが抽
出されて、その後、これらのデータにより実際に配置配
線処理が行われて実際の配線長が抽出され、これらの予
測配線長、実配線長およびグルーピングのパラメータの
相関関係を求めた結果が含まれている。処理ステップ２
８においては、このフロアプランデータベースの内容と
照合して、前記グルーピングが適切であるか否かが判定
され、不適切であると判定された場合には、処理ステッ
プ２９に移行し、適切であると判定された場合には処理
ステップ３１に移行する。なお、上記の処理ステップ２
１がら処理ステップ２８までの処理ステップの内容は、
前述の第１の実施例の場合と同様である。処理ステップ
２９においては、前記グルーピングが不適切であると判
定された場合に対応して、当該グルーピングの改良処理
が行われる。この改良処理においては、フロアプランデ
ータベースに基づき、グループ内ブロック面積率の調整
や、グループの領域の形状などをより適切なものに修正
した修正案として提示される。次いで処理ステップ３０
においては、前記修正案が設計者の要求に反するもので
あるか否かが判定され、当該要求に反するものである場
合には、処理ステップ２９に戻り他の修正案を提示させ
るか、または処理ステップ２４に戻り、再度グルーピン
グ処理が上記の処理ステップを繰返すことにより行われ
る。このグルーピング処理は、処理ステップ３０におい
て、適切なグルーピングであると判定されるまで繰返し
て行われる。処理ステップ３０において、前記修正案が
設計者の要求に適合するものであると判定されると、処
理ステップ３１において、全てのグループ群に対するグ
ルーピング処理が終了しているか否かの判定が行われ
て、終了していない場合には再度処理ステップ２４に戻
り、次のグループ群に対するグルーピング処理が行われ
る。また全ての必要なグルーピング処理が終了している
場合には、処理ステップ３１において予測配線長の見積
りが行われる。なお処理ステップ２８において、グルー
ピングが適切であると判定された場合においても、処理
ステップ３１において、全てのグループ群に対するグル
ーピング処理が終了しているか否かの判定が行われて、
終了していない場合には再度処理ステップ２４に戻り、
次のグループ群に対するグルーピング処理が行われる。
【００１３】
【発明の効果】以上説明したように、本発明は、複数の
論理回路を含む回路に対して、接続関係の強いブロック
同士を、出来るだけ短かい配線により接続するために施
されるグルーピング処理に対応して、様々のデータに対
して既に得られているフロアプランによるグルーピング
のパラメータと、予測配線長および実際の配置配線によ
る実配線長の相関関係を示すフロアプランデータベース
とを照会することにより、より最適なグルーピングを行
うことが可能になるとともに、予測配線長の精度が向上
し、実配線後において再設計を行うという設計期間の損
失が排除されて、設計期間の短縮を図ることができると
いう効果がある。
論理回路を含む回路に対して、接続関係の強いブロック
同士を、出来るだけ短かい配線により接続するために施
されるグルーピング処理に対応して、様々のデータに対
して既に得られているフロアプランによるグルーピング
のパラメータと、予測配線長および実際の配置配線によ
る実配線長の相関関係を示すフロアプランデータベース
とを照会することにより、より最適なグルーピングを行
うことが可能になるとともに、予測配線長の精度が向上
し、実配線後において再設計を行うという設計期間の損
失が排除されて、設計期間の短縮を図ることができると
いう効果がある。
【図１】本発明の第１の実施例における処理手順のフロ
ーチャートを示す図である。
ーチャートを示す図である。
【図２】本発明の第２の実施例における処理手順のフロ
ーチャートを示す図である。
ーチャートを示す図である。
【図３】従来例における処理手順のフローチャートを示
す図である。
す図である。
【図４】グループ化の模式図である。
１０、２１、３４ データ入力処理 １１、２２ データ解析処理 １２、１５、１６、２３、２６、２７ ファイル １３、２４ グルーピング処理 １４、２５ パラメータ抽出処理 １７、２８ フロアプラン判定処理 １８ 警告表示 １９、３１ グルーピング終了判定処理 ２０、３２ 予測配線長見積処理 ２９ グルーピング改良処理 ３０ グルーピング改良判定処理 ３３ フロアプラン概略作成処理 ３５ 機能ブロック抽出処理 ３６ フロアプラン知識ルール処理 ３７ フロアプラン知識ルール判定処理 ３８ プロック・パッド変更処理 ３９ フロアプラン出力・メッセージ処理 ４０ 確認判定処理 ４１ レイアウト処理 ４２ 領域
Claims (3)
- 【請求項１】 電子計算機によりフロアプランを行う半
導体集積回路設計支援方法において、 半導体集積回路を形成する論理回路のデータ入力を受け
て、所定のブロックデータを参照し、論理回路ブロッ
ク、メモリブロック、電源回路およびパッド等を含む回
路構成要素のフロアプランを行う第１の処理ステップ
と、 前記第１の処理ステップによる解析結果に基づいて、前
記論理回路ブロックをグループ化するとともに、各論理
回路ブロックに含まれるブロックの配置される領域を設
定する第２の処理ステップと、 前記第２の処理ステップにおいて各論理回路グループに
設定された領域の大きさを参照して、当該領域の半周長
をパラメータとして抽出する第３の処理ステップと、 前記パラメータと、予めフロアプランデータベースとし
て保持されているフロアプランのパラメータならびに実
配置配線の結果の配線長に関する相関関係とを照合し
て、前記第２の処理ステップによるグループ化の正当性
が判定され、正当性なしと判定される場合には前記第２
の処理ステップに戻り、正当性ありと判定される場合に
は次の第５の処理ステップに移行する第４の処理ステッ
プと、 前記第４の処理ステップにおいて、グループ化の正当性
ありと判定される場合に、必要なグルーピングが全て完
了しているか否かが判定され、完了していない場合には
前記第２の処理ステップに戻り、完了している場合には
次の第６の処理ステップに移行する第５の処理ステップ
と、 前記第５の処理ステップにおいて、必要なグルーピング
が全て完了していると判定される場合に、予測配線長を
見積る第６の処理ステップと、 を有することを特徴とする半導体集積回路設計支援方
法。 - 【請求項２】 前記第４の処理ステップにおいて、正当
性なしと判定される場合に、正当性なしとの警告を表示
するとともに、前記第２の処理ステップに戻る請求項１
記載の半導体集積回路設計支援方法。 - 【請求項３】 電子計算機によりフロアプランを行う半
導体集積回路設計支援方法において、 半導体集積回路を形成する論理回路のデータ入力を受け
て、所定のブロックデータを参照し、論理回路ブロッ
ク、メモリブロック、電源回路およびパッド等を含む回
路構成要素のフロアプランを行う第１の処理ステップ
と、 前記第１の処理ステップによる解析結果に基づいて、前
記論理回路ブロックをグループ化するとともに、各論理
回路ブロックに含まれるブロックの配置される領域を設
定する第２の処理ステップと、 前記第２の処理ステップにおいて各論理回路グループに
設定された領域の大きさを参照して、当該領域の半周長
をパラメータとして抽出する第３の処理ステップと、 前記パラメータと、予めフロアプランデータベースとし
て保持されているフロアプランのパラメータならびに実
配置配線の結果の配線長に関する相関関係とを照合し
て、前記第２の処理ステップによるグループ化の正当性
が判定され、正当性なしと判定される場合には第５の処
理ステップに移行し、正当性ありと判定される場合には
第７の処理ステップに移行する第４の処理ステップと、 前記第４の処理ステップにおいて、グループ化の正当性
なしと判定される場合に、前記フロアプランデータベー
スに基づいて、適切なグループ化の修正案を提示する前
記第５の処理ステップと、 前記第５の処理ステップにおいて提示されるグループ化
の修正案が設計者の要求に適合するか否かが判定され、
適合しないと判定される場合には、前記第５の処理ステ
ップまたは前記第２の処理ステップに戻り、適合するも
のと判定される場合には、前記７の処理ステップに移行
する第６の処理ステップと、 前記第４の処理ステップにおいてグループ化の正当性あ
りと判定される場合、ならびに前記第６の処理ステップ
において設計者の要求に適合するものと判定される場合
に、必要なグルーピングが全て完了しているか否かが判
定され、完了していない場合には前記第２の処理ステッ
プに戻り、完了している場合には次の第８処理ステップ
に移行する前記第７の処理ステップと、 前記第７の処理ステップにおいて、必要なグルーピング
が全て完了していると判定される場合に、予測配線長を
見積る第８の処理ステップと、 を有することを特徴とする半導体集積回路設計支援方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236540A JP2715931B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体集積回路設計支援方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236540A JP2715931B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体集積回路設計支援方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08101853A JPH08101853A (ja) | 1996-04-16 |
| JP2715931B2 true JP2715931B2 (ja) | 1998-02-18 |
Family
ID=17002190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6236540A Expired - Lifetime JP2715931B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体集積回路設計支援方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715931B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5239638B2 (ja) * | 2008-08-28 | 2013-07-17 | 日本電気株式会社 | 半導体集積回路設計方法および半導体集積回路設計装置 |
-
1994
- 1994-09-30 JP JP6236540A patent/JP2715931B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08101853A (ja) | 1996-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6966045B2 (en) | Method and computer program product for estimating wire loads | |
| JPH01166261A (ja) | 半導体集積回路の設計方式 | |
| US6513149B1 (en) | Routing balanced clock signals | |
| US6698000B2 (en) | Semiconductor process parameter determining method, semiconductor process parameter determining system, and semiconductor process parameter determining program | |
| CN117151003B (zh) | 一种基于时钟域划分的fpga布局方法及装置 | |
| US6971082B2 (en) | Method and apparatus for revising wiring of a circuit to prevent electro-migration | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| US6195787B1 (en) | Layout designing method for semiconductor integrated circuits | |
| JPH10256387A (ja) | 繰り返し再構成による組み合わせ回路レイアウトの最適化 | |
| JP3107207B2 (ja) | 論理回路改善方法および論理回路改善方式 | |
| JPH0793386A (ja) | Ｌｓｉ実装設計システム | |
| JP3230233B2 (ja) | 半導体集積回路設計装置及びその配線制御方法並びに配線制御プログラムを格納した記憶媒体 | |
| JPH09128433A (ja) | Ｌｓｉ回路設計における不純物拡散層の拡散抵抗算出式の決定方法 | |
| JP3570883B2 (ja) | 半導体集積回路の配線方法 | |
| JP2005129869A (ja) | 半導体集積回路設計方法 | |
| JP2957708B2 (ja) | 半導体装置の出力ドット検査方法及び検査装置 | |
| JPH10283378A (ja) | 部品自動配置方法 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JPH0540802A (ja) | 配置設計方式 | |
| JPH0535822A (ja) | 配置設計方式 | |
| JP2000231577A (ja) | 部品配置装置および部品配置方法 | |
| JPH10326835A (ja) | Ｌｓｉレイアウト方法 | |
| JP2003197746A (ja) | 半導体集積回路のバーンインテスト設計方法 | |
| JP2817476B2 (ja) | 集積回路の予測配線長計算法 | |
| JP2002164435A (ja) | レイアウト設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |