JPH02264224A

JPH02264224A - 点欠陥の検出および補修の可能なアクティブマトリクス基板の製造法

Info

Publication number: JPH02264224A
Application number: JP1086227A
Authority: JP
Inventors: Kiyohiro Kawasaki; 清弘川崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-04-05
Filing date: 1989-04-05
Publication date: 1990-10-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は画像表示装置、とりわけアクティブマトリクス
編成の画像表示装置において有効な点欠陥の検出および
補修を可能とする設計手法、検査方法および製造法に関
する。

従来の技術近年の微細加工技術、液晶材料および実装技術等の進歩
により２−６インチ程度の小さなサイズではあるが、液
晶パネルで実用上支障ないテレビジョン画像が商用ベー
スで得られるようになってきた。液晶パネルを構成する
２枚のガラス板の一方にＲＧＢの着色層を形成しておく
ことによりカラー表示も容易に実現され、また絵素毎に
スイッチング素子を内蔵させた、いわゆるアクティブ型
の液晶パネルではクロストークも少なくかつ高いコント
ラスト比を有する画像が保証される。

このような液晶パネルは、走査線としては１２０−２４
０本、信号線としては２４０−７２０本程度のマ）　Ｉ
Ｊクス編成が標準的で、例えば第２７図に示すように液
晶パネル１を構成する一方のガラス基板２上に形成され
た走査線の電極端子群６に駆動信号を供給する半導体集
積回路チップ３を直接、接続するＣＯＧ　（Ｃｈ　ｉ　
Ｔ）−Ｏｎ−Ｇ　１　ａＳＳ）方式や、例えばポリイミ
ド系樹脂薄膜をベースとし、金メツキされた銅箔の端子
群（図示せず）を有する接続フィルム４を信号線の電極
端子群５に接着剤を塗布して接続フィルム４を圧接しな
がら固定する方式などの実装手段によって電気信号が画
像表示部に供給される。ここでは便宜上二つの実装方式
を同時に図示しているが、実際にはいずれかの実装方式
が選ばれることは言うまでもない。

なお、７．８は液晶パネル１中夫の画像表示部と信号線
および走査線の電極端子群５．６との間を接続する配線
路で、必ずしも電極端子群と同じ導電材で構成される必
要はない。

９は全ての絵素に共通の透明導電性の対抗電極を有する
もう１枚のガラス板で、２枚のガラス板２．９は石英フ
ァイバやプラスチック・ビーズ等のスペーサによって所
定の距離を隔てて形成され、その間隙はシール材と封口
材で封止された閉空間になっており、閉空間には液晶が
充填されている。

カラー表示を実現するには、ガラス板９の閉空間側に着
色層と称する染料または顔料のいずれか一方もしくは両
方を含む有機薄膜が被着されて色表示機能が与えられる
ので、ガラス基板９は別名カラーフィルタとも呼ばれる
。そして液晶材の性質によってはガラス板９上面または
ガラス板２下面のいずれかもしくは両面上に偏光板が貼
付され、液晶パネル１は電気光学素子として機能する。

第２８図は、スイッチング素子として絶縁ゲート型トラ
ンジスタ１０を絵素毎に配置したアクティブ型液晶パネ
ルの等価回路図である。実線で描かれた素子は一方のガ
ラス基板２上に、そして破線で描かれた素子はもう一方
のガラス基板９上に形成されている。走査線１１　（８
）と信号線１２（７）は、例えば非晶質シリコンを半導
体層とし、シリコン窒化膜（Ｓｉｓ　　Ｎ４）をゲート
絶縁膜とする薄膜トランジスタ１０の形成と同時にガラ
ス基板２上に作製される。

液晶セル１３はガラス基板２上に形成された透明導電性
の絵素電極１４と、カラーフィルタ９上に形成された同
じく透明導電性の対抗電極１５と、２枚のガラス板で構
成された閉空間を満たす液晶とで構成され、電気的には
コンデンサと同じ扱いを受ける。液晶分子を所定の方向
に整列させるためには配向膜を対抗電極上と絵素電極上
に形成する必要があるが、ここではその詳細については
説明を省略する。

着色された感光性ゼラチンまたは着色性感光樹脂等より
なる着色層は前述のように、カラーフィルタ９の閉空間
側で絵素電極に対応してＲＧＢの三原色で所定の配列に
従って配置されている。全ての絵素電極に共通の対抗電
極１５は着色層の存在による電圧配分損失を避けるため
には着色層上に形成される。

なお、第２８図において蓄積容量１８はアクティブ型の
液晶パネルとしては必ずしも必須の構成要素とは限らな
いが、駆動用信号源の利用効率の向上、浮遊寄生容量の
障害の抑制および高温動作時の画像のちらつき（フリッ
カ）防止等には効果的存在で適宜採用される。１７はす
べての蓄積容ｊｌ１６に共通する導電路で、一般的には
１５と１７は接続して使用される。

周知のごとく、画像表示装置は人間の視覚という高感度
のセンサによって識別される対象であるから各種の画像
欠陥に対しては非常に厳しい制約があり、線欠陥は言う
に及ばず、点欠陥に於いてもＣＲＴとの比較では非常に
苦しく、換言すれば歩留まりが低く、作りにくいデバイ
スと言える。

歩留まりが極めて富くなり、無検査に近い状態でアクテ
ィブ型の液晶パネルが提供されるようには、更なる技術
開発を必要とし、いましばらく時間がかかるであろうし
、シリコン系の半導体プロセスと類似の製造方法が継続
される限りに於いては、幾ら歩留まりが向上しても１０
０％良品と言うことは有り得ないであろう。

線欠陥は文字通り画面上で線状に現われる欠陥で、その
発生理由は明確に以下に述べる原因に起因して生じる。

それは、　（１）走査線または信号線が途中で断線した
、　（２）走査線または信号線に電気信号が到達してい
ない、（３）走査線と信号線が短絡している、　（４）
複数の走査線または信号線が短絡している、等が主たる
要因である。

線欠陥は２枚のガラス板を貼り合わせて液晶パネル化す
る前段階においても、すなわちアクティブマトリクス基
板の状態でも比較的検出が容易であり、しかも救済によ
って見かけ上無欠陥化することも可能である。例えば、
断線に対しては走査線や信号線等の電極線に対して正規
の接続に加えて他端から救済線を経由して同一の信号を
加えればよく、走査線と信号線の短絡に対しては短絡箇
所をレーザ等で切断していずれかの電極線の断線に転化
してしまえば断線と同等の処置が可能だからである。

点欠陥の検査については、半導体メモリに例えればフル
ピットの検査に相当し、デバイスの構造によっても異な
るが、一般的に言って検査時間は長くかつ困難となるこ
とは想像に難くない。事実、現時点では最終工程に於け
る画像検査時に品質面から点欠陥についてもチエツクし
ているのが実状で、製造工程の途中で点欠陥を有効に検
出し得るような検査機は未だ実用化されていない。画質
の向上のためにも点欠陥を減少させることは緊急の課題
である。

第２９図は点欠陥の表示画像に及ぼす影響を低減させる
ために実施された改善策の一例の等価回路を示す。単位
絵素を構成するスイッチング素子である絶縁ゲート型ト
ランジスタと絵素電極を複数個（第２９図では２個）に
分割して配置し、少なくとも一組の絶縁ゲート型トラン
ジスタと絵素電極とによる表示機能の確保を図ろうとす
るものである。この改善策においては複数個の絵素電極
が正常に動作している周囲の絵素と比較すると、電気信
号による制御が不能な点欠陥による表示画質の低下が緩
和されることは容易に理解されよう。

また緩和の度合は絵素の分割数が大きいほど効果的であ
る。しかしながら、分割数を増やすと素子の分離のため
のスペースが表示に寄与しなくなり、開口率の低下は免
れないので自ずと制約を受けることは明かである。加え
てノーマリ・ブラックの表示方式の場合には白点欠陥は
緩和されるとは言っても無信号時には常時点灯（発光）
しているので、絵素がよほど小さくない限り非常に目立
ち、黒点欠陥の緩和度合と比較すると効果が低く評価さ
れるのは止むを得ない。

第２９図の構成では単位絵素を一行おきに半ピツチずら
し、カラーフィルタ上のＲＧＢの着色層の配列をデルタ
（三角）配置とすることが容易で、絵素数が少ない場合
でも見かけ上の解像力を確保できる利点が挙げられよう
。欠点としては二組のどちらが表示機能を失っているか
が、液晶パネル化しなければ識別できないことである。

第３０図は別の改善策の等価回路を示す。単位絵素内に
２個の絶縁ゲート型トランジスタ１〇−１，１０−２を
対角に配置し、２個の絶縁ゲート型トランジスタで一つ
の液晶セル１３を共有して駆動するものである。何れか
の絶縁ゲート型トランジスタに電流供給能力の低下が発
生した場合でも正常な方で絵素電極への書き込みが保た
れる。

また２個の絶縁ゲート型トランジスタは直列に閉ループ
を構成しているので、外部から電気的に絶縁ゲート型ト
ランジスタの電気特性を検査できるので、何れかの絶縁
ゲート型トランジスタのスイッチ機能が失われ常時ＯＮ
状態となった場合にはレーザ等の切断手段で正規の配線
から切り放せば上述した場合と同様の対応が可能となっ
ている。

上記改善策の欠点としてはまず、カラー画像表示の場合
に絵素電極が対角線上に位置しなければならないので、
着色層の配置が斜め配置（モザイク）に限定され、絵素
数が少ない場合には干渉縞が目立ち易いことである。次
に厳密な意味では、絶縁ゲート型トランジスタに電流供
給能力の低下が発生した絵素では正常な書き込みが行な
われておらず、隣接する絵素の色信号で視覚的に欺いて
いるために高品位の画像とはなり難いことであろう。テ
レビジョン画像としては容認されても、文字・図形を表
示対象とするＯＡ用のデイスプレィとしては疑問が残る
。

上述した第１の改善策においては、スイッチング素子で
ある絶縁ゲート型トランジスタを複数個配置して駆動電
流能力の低下に対して冗長度を持たせても、絶縁ゲート
型トランジスタの内部短絡による制御不能に対してはア
クティブマトリクス基板状態では検出が出来ず、結局は
液晶パネル化して画像表示を行なわければ白点欠陥の存
在を検出できない本質的な課題を解決出来ていない。

液晶パネルにレーザを照射して内部短絡を有する絶縁ゲ
ート型トランジスタを絵素電極から切り離すことにより
、成功率は低いが白点欠陥を黒点欠陥に転換することも
可能であるが、絶縁ゲート型トランジスタが複数個配置
されている場合、何れの絶縁ゲート型トランジスタに内
部短絡が存在するか分からなければ全く無意味である。

発明が解決しようとする課題しかしながら、第２の改善策においては、点欠陥の検出
は可能であっても点欠陥が発生した場合に正規の色信号
で表示されない欠点までは補正できす、更なる改善が必
要である。またこの場合に絵素電極を単に分割するだけ
では絶縁ゲート型トランジスタが閉ループを構成せず、
第１の改善例と同様の欠点を有することになり、分割し
ても絵素電極がつながっている場合には分割する意味が
ない。

課題を解決するための手段本発明は上記した現状に鑑みなされたもので、スイッチ
ング素子である絶縁ゲート型トランジスタの電気的特性
の検査・評価がアクティブマトリクス基板上で可能とな
るように、まず除去可能な配線材を用いて駆動用の絶縁
ゲート型外ランジスタのドレイン電極または絵素電極と
必要な信号線との間、複数個の絶縁ゲート型トランジス
タのドレイン電極または絵素電極相互間、さらには補助
の絶縁ゲート型トランジスタとの間等に仮の電気的接続
を与えておいて絶縁ゲート型トランジスタの電気検査を
行い、点欠陥の主原因である特性不良の絶縁ゲート型ト
ランジスタの位置を検出する。

そして特性不良の位置と種類の情報により判断してパネ
ル組み立て工程に当該のアクティブマトリクス基板を進
めるかどうか決定する。パネル組み立て工程への進行に
先立ち、除去可能な配線材で形成された仮の接続を正規
の配線に悪影響を及ぼさないように工夫された食刻で除
去し、さらに複数個の絶縁ゲート型トランジスタで単位
絵素が構成されているものに関しては、レーザ等の手段
を用いて内部短絡を有する様な特性不良の絶縁ゲート型
トランジスタと絵素電極との接続を解除しておくことに
より、点欠陥の補修がなされた液晶パネルを得るもので
ある。

さらに改善された製造方法においては、絵素電極の形成
を複数個の絶縁ゲート型トランジスタの電気検査終了後
に行ない、特性不良の絶縁ゲート型トランジスタを選択
的に除外して正常な絶縁ゲート型トランジスタのみで絵
素電極を共仔することにより点欠陥の発生を極めて高い
精度で抑制することが可能となる。

作用駆動用の絶縁ゲート型トランジスタは閉・ループを構成
するように、正規な回路構成外の信号線や補助の絶縁ゲ
ート型トランジスタとの間で、あるいは複数個の絶縁ゲ
ート型トランジスタ相互間で除去可能な配線材を用いて
仮接続された状態でアクティブマトリクス基板として形
成されている。

従って、全ての絶縁ゲート型トランジスタは外部から電
気的に独立してそのトランジスタ特性を検査することが
可能である。そこで、特性不良や内部短絡を有する駆動
用の絶縁ゲート型トランジスタと絵素電極との接続を回
避することによって点欠陥の緩和もしくは抑制が推進さ
れる。仮接続に用いられた配線材は絶縁ゲート型トラン
ジスタの電気検査終了後に他の素子に影響を与えないよ
うに選定された食刻方法で除去されるので、例え仮接続
に用いら°れた配線材が正規の配線と短絡していたとし
ても最終的には二次的な不良は発生しない。

実施例第１図（ａ）は本発明の基礎概念となる第１の実施例に
よるアクティブマトリクス構成の液晶パネルの等価回路
である。第２８図の従来例との比較からも分かるように
、液晶セル１３を駆動する絶縁ゲート型トランジスタ１
０のドレイン電極または絵素電極と隣接する信号線との
間に接続線２０が形成された状態でアクティブマトリク
ス基板を作製し、−旦検査工程で検査する。絶縁ゲート
型トランジスタ１０の電気検査終了後に、例えば接続線
２０を含んで形成された開口部２１内の接続線を除去す
る等の手段によって、絶縁ゲート型トランジスタ１０の
ドレイン電極または絵素電極と隣接する信号線との接続
を解除することにより、最終的には従来の液晶パネルと
同一の回路構成となる。

絶縁ゲート型トランジスタ１０はスイッチング素子とし
て液晶セル１３を交流的に充放電する機能を有し、ソー
スとドレインを一意的に定義することは出来ないが、こ
こでは慣習上映像信号を供給する意味で信号線に接続さ
れた方をソースとし、絵素電極に接続された方をドレイ
ンと定義しておく。

第１図（ａ）の回路構成に従って、まず２本の信号線１
２（ｎ）と１２（ｎ＋２）との間に直流電圧を印加し、
かつ１本の走査線１１（ｍ）に印加する直流電圧に絶縁
ゲート型トランジスタ１０が十分にＯＮする電圧とＯＦ
Ｆする電圧を選択して印加し、２本の信号線間を流れる
電流値を測定することにより（ｍａｎ）番地と（ｍｌ　
　ｎ　＋１　）番地の二つの絶縁ゲート型トランジスタ
を直列に接続した状態で０Ｎ１０ＦＦ検査する。次に２
本の信号線１２（ｎ＋１）と１２　（ｎ＋３）との間に
直流電圧を印加し、同様に２本の信号線間を流れる電流
値を測定することにより（ｍ、ｎ＋１）番地と（ｍ、ｎ
＋２）番地の二つの絶縁ゲート型トランジスタを直列に
接続した状態で検査する。

この２回の測定によって（ｍｌ　　ｎ　＋　１　）番地
の絶縁ゲート型トランジスタは２回続けて検査されるこ
とになる。このような検査を全ての信号線と走査線に対して実施することに
より全ての絶縁ゲート型トランジスタは２回続けて検査
されることになり、絶縁ゲート型トランジスタ１０のソ
ース・ドレイン間に点欠陥の原因となる短絡と開放が連
続して発生しない限り、全ての絶縁ゲート型トランジス
タの０Ｎ１０ＦＦ特性を知ることが出来る。これによっ
て従来のように液晶パネル化しなければ発見出来なかっ
た駆動用絶縁ゲート型トランジスタの特性不良による点
欠陥は予知可能となり、その効果は著しく高い。

もちろん、絶縁ゲート型トランジスタのゲート・ソース
あるいはゲート・ドレイン間の短絡も、走査線と信号線
間に流れる電流を併せて測定しておくことにより容品に
発見できることは言うまでもないだろう。

絶縁ゲート型トランジスタ１０の故障モードとしては大
別して、１）所定のゲート電圧に対してドレイン電流が
小さい（ＯＮ電流小）、２）ドレイン電流が常時流れ過
ぎる（ＯＦＦ電流大）、３）ゲートとドレインが短絡（
漏洩）している、４）ゲートとソースが短絡（漏洩）し
ている、０４項目を挙げることができる。ノー÷す・ブ
ラックの表示方式の画像表示では、１）の場合は黒点欠
陥となり、２）と３）の場合は白点欠陥となり、４）の
場合には十字状の線欠陥となる。

１）の場合に基板毎に不規則に発生する点欠陥の原因と
しては、絵素電極、絶縁ゲート型トランジスタおよびソ
ース・ドレイン配線相互間の電気的接触が不安定である
とか失われた場合と、半導体層の欠除によって絶縁ゲー
ト型トランジスタの機能が十分に発揮されない場合とが
ある。また２）の場合は絶縁ゲート型トランジスタのＯ
ＦＦ時のソース・ドレイン間のリーク電流が大きすぎる
場合とソースとドレインとが短絡している場合とがある
が、前者は半導体層の膜質異常として全ての絶縁ゲート
型トランジスタに共通して発生するので基板毎に不規則
に発生する点欠陥の原因とはなり得ず、モニタトランジ
スタ等の検査によって別途管理する必要がある。第１図
（ａ）の回路構成では非検査対象の絶縁ゲート型トラン
ジスタが走査線方向に２００−４００個並列に存在する
が、絶縁ゲート型トランジスタの０Ｎ１０ＦＦ比は通常
５桁以上あるので本発明による絶縁ゲート型トランジス
タの０Ｎ１０ＦＦ特性の検査の障害とはならない。

絶縁ゲート型トランジスタの不良を全てその発生番地共
々知ることが出来れば、予め設定された判断基準により
良品、不良品、再生可能品としてパネル組み立て工程へ
の進行が決定され、高価なカラーフィルタを無駄に消費
することを回避できる。しかしながら、第１の実施例で
は駆動用絶縁ゲート型トランジスタが単位絵素内に一個
しかないので、再生可能な故障モードとしては、２）と
３）と４）の短絡に対してレーザ等の切断手段により、
白点欠陥を黒点欠陥に転換する処置のみが有効となる。

４）の短絡は、走査線か信号線かの何れかを切断して断
線に転化しなければならず、断線に対する救済法も同時
に用意する必要があることは言うまでもない。

絶縁ゲート型トランジスタの構造や製造方法は、まだ確
立したとは言い難い現状で、したがってアクティブマト
リクス基板の構造と製造方法も種々考えられるが、第１
図（ａ）に対応したパターン配置図の一例を第１図（ｂ
）に示し、第１図（ｂ）のＡ−Ａ’およびＢ−Ｂ″線上
断面図を第１図（Ｃ）および第１図（ｄ）に示す。信号
線１２の分岐部２２、および２３は例えばＡｌよりなる
ソース、ドレイン配線であり、ドレイン配線２３は絶縁
層下の絵素電極１４とは絶縁層に形成された開口部２４
を介して接続されている。ドレイン配線２３と隣接する
信号線との接続２０は、走査線１１と同一工程で形成さ
れた例えばＣｒよりなる接続パターン２Ｓを配置し、接
続パターン２５上のゲート絶縁層に形成された開口部２
６．２７を介してドレイン配線２３と、隣接する信号線
の分岐部２８との間で行なわれている。接続２０の解除
は開口部２８．２７と同時に形成された接続パターン２
５上の開口部２１によって露出しているＣｒを硝酸セリ
ウムを主成分とするＣｒ食刻液で除去し、接続パターン
２５を分断することによって達成される。Ｃｒ食刻液は
ＰＨ５−６と酸性度が低く、ＡＩよりなる信号線やソー
ス・ドレイン配線を侵食する事はない。

第１図（ｃ）、（ｄ）において、ＩＴＯよりなる絵素電
極１４上の絶縁層２９はＰＣＶＤによるプラズマ損傷を
避けるための透明度の高い保護層で、例えば酸化シリコ
ン（８，０２）や５酸化タンタル（Ｔ　ａ　２０　ｓ　
）が最適であり、３０は絶縁ゲート型トランジスタのチ
ャネルとなる不純物を含まない非晶質シリコン層、３１
はソース・ドレイン配線２２．２３とチャネル層３ｏと
のオーミック接触を確保するための不純物を含む非晶質
シリコン層、３２はゲート絶縁層であるシリコン窒化膜
（ＳＩＮ、）、３３は不純物層３１に対するエツチング
・ストッパーとしてのシリコン窒化膜（ＳＩＮ８）であ
る。絶縁ゲート型トランジスタの耐熱性向上のためにＡ
ｔよりなるソース・ドレイン配線２２．２３と不純物層
３２との間にバリアーメタルとしてＣｒやＴｉ等の金属
薄膜やシリサイド薄膜を介在させる必然性や、Ｃｒより
なるゲート配線１１表面に不山態を発生させないために
シリサイド薄膜を重ねることなどの詳細についてはここ
では省略する。

絵素電極１４とドレイン配線２３が開口部２４を経由し
て接続されるのではなく、直接接続されるような構造も
もちろん可能であり、接続パターン２５を走査線１１と
は異なった材質あるいは異なった工程で構成することも
可能であるが、製造工程数が増加しない意味では上記し
たプロセスが最適である。

以上述べたごとく、第１の実施例において本発明の主眼
点である、１）２個の絶縁ゲート型トランジスタが直列
に閉ループを構成するように除去可能な配線材で接続し
て形成され、２）絶縁ゲート型トランジスタの電気検査
終了後に前記接続が解除されて絶縁ゲート型トランジス
タが独立する、思想が開示されている。

第１図に示した第１の実施例においては、表示を担う絶
縁ゲート型トランジスタと絵素電極が一組しかないため
に、白点欠陥を黒点欠陥に転化する補修しか出来ないの
で黒点欠陥の発生に対しては極めて無力である。この意
味でも複数個の絶縁ゲート型トランジスタと絵素電極と
を備え、点欠陥の発生に対して冗長度を、有するアクテ
ィブマトリクス基板に本発明を適用することは更に冗長
度を高めて歩留まりの向上に寄与させる意味で重要であ
る。駆動用の絶縁ゲート型トランジスタと絵素電極より
なる構成単位を二組用意した場合に、表示エリア内にお
ける構成単位の配置方法は４種類あり、以下の実施例に
ついて順に説明を続行する。

第２の実施例として構成単位を信号線の両側に一組ずつ
配置した場合、２個の絶縁ゲート型トランジスタが直列
に閉ループを構成するような回路構成は３種類あり、第
２図から第４図までの図面で実施態として説明する。

第２図（ａ）の回路構成によれば、（ｍｌ　　ｎ）番地
の第１の絶縁ゲート型トランジスタ１０−１のドレイン
電極または絵素電極は接続線２０を経由して（ｍ、ｎ＋
１）番地の第２の絶縁ゲート型トランジスタ１０−２の
ドレイン電極または絵素電極に接続されている。したが
って２本の信号線１２（ｎ）と１２　（ｎ＋１）との間
に直流電圧を印加し、走査線１１　（ｍ）に印加する直
流電圧に絶縁ゲート型トランジスタが十分にＯＮする電
圧とＯＦＦする電圧を選択して印加し、２本の信号線間
を流れる電流値を測定することにより第１と第２の二つ
の絶縁ゲート型トランジスタを直列に接続した状態で０
Ｎ１０ＦＦ検査することができる。ただし回路構成の対
称性から、第１と第２のどちらの絶縁ゲート型トランジ
スタにＯＮ電流小あるいはＯＦＦＦＦ電流点欠陥の原因
が存在するかを識別することはできないが、どちらかの
絶縁ゲート型トランジスタにＯＮ電流小あるいはＯＦＦ
ＦＦ電流点欠陥の原因が存在することを知ることができ
る。すなわち、点欠陥の検出は可能である。第２図（ａ
）に対応したパターン配置図を第２図（ｂ）に示す。接
続線２０は、二つのドレイン配線２３−１．２３−２と
Ｃｒよりなる接続パターン２５で構成されている。

第３図（ａ）の回路構成によれば、（ｍ、　　ｎ）番地
の第１の絶縁ゲート型トランジスタ１０−１のドレイン
電極または絵素電極は接続線２０を経由して（ｍ、ｎ＋
２）番地の第２の絶縁ゲート型トランジスタ１０−２の
ドレイン電極または絵素電極に接続されている。したが
って２本の信号線１２（ｎ）と１２　（ｎ＋２）との間
に直流電圧を印加し、走査線１１（ｍ）に印加する直流
電圧に絶縁ゲート型トランジスタが十分にＯＮする電圧
とＯＦＦする電圧を選択して印加し、２本の信号線間を
流れる電流値を測定することにより第１と第２の二つの
絶縁ゲート型トランジスタを直列に接続した状態で０Ｎ
１０ＦＦ検査することができる。この場合にも第２図の
場合と同じく、点欠陥の存在を知ることが出来るだけで
ある。

接続線２０は信号線と交差する必要があるので、必然的
に交差部では走査線と同一工程で形成した多層配線を用
い、信号線や絶縁ゲート型トランジスタのドレインとは
開口部を介して接続するのが合理的である。接続線２０
が信号線１２（ｎ＋１）と短絡する確率はＯではないが
、短絡していても信号線１２（ｎ＋１）が開放さ九てい
るので、信号線１２　（ｎ＋１）で駆動される（　ｍｌ
　　ｎ　＋１　）番地の第１と第２の絶縁ゲート型トラ
ンジスタのドレイン電極に接続されている別の接続線が
信号線１２（ｎ）または信号線１２（ｎ＋２）と同時に
短絡していない限り、（ｍｌ　　ｎ）番地の第１の絶縁
ゲート型トランジスタ１０−１と（ｍ、　　ｎ＋２）番
地の第２の絶縁ゲート型トランジスタ１〇−２の検査に
は支障ないことが分かるであろう。

２箇所続けてこのような短絡が発生する確率は現在の十
分に管理された製造工程ではほぼＯであると言ってもよ
く、また接続線２０と信号線１２との交差部近傍におい
て二つの開口部２１−１と２１−２とで接続線２０を分
断出来るようにしておけば最終的には二次的な不良は発
生しないことも分かる。同様に接続線２０と第１の絶縁
ゲート型トランジスタのドレイン電極との交差部におい
ても開口部２１−３を設けておけばよい。第３図（ａ）
に対応したパターン配置図を第３図（ｂ）に示す。接続
線２０は絵素電極１４−１．１４−２も配線の一部を兼
ねさせＣｒよりなる接続パターン２５とＡｌの接続、パ
ターン３４−１．３４−２で構成しておけば、接続線２
０と第１の絶縁ゲート型トランジスタのドレイン配線ま
たは絵素電極との交差部において多層配線が可能である
。なお、等価回路が複雑となるので、第３図（ａ）上で
は液晶セルは省略されているが、第２図（ａ）と同じよ
うに絶縁ゲート型トランジスタのドレイン電極には全て
液晶セルが接続されていることは言うまでもない。

第４図（ａ）の回路構成によれば、’　（ｍ、　　ｎ）
番地の第１の絶縁ゲート型トランジスタ１０−１は、接
続線２０を経由して（ｍ＋１．ｎ＋１）番地の第２の絶
縁ゲート型トランジスタ１０−２とドレインを共通にす
る閉ループを構成している。

従って、２本の信号線１２（ｎ）と１２（ｎ＋１）との
間に直流電圧を印加し、かつそこを流れる電流値を測定
しておけば、２本の走査線１１（ｍ）と１１（ｍ＋１）
に印加する直流電圧の大きさで二つの絶縁ゲート型トラ
ンジスタの良否判定が可能である。例えば、走査線１１
　（ｍ）に第１の絶縁ゲート型トランジスタ１０−１が
十分ＯＮするに足る電圧を印加し、走査線１１（ｍ＋１
）には第２の絶縁ゲート型トランジスタ１０−２がＯＮ
しない電圧を印加した時に信号線１２（ｎ）と１２（ｎ
＋１）との間に電流が流れていれば第２の絶縁ゲート型
トランジスタ１０−２のソースとドレインとが短絡して
いることが分かり、確立的には極めて低いのであるが、
２本の走査線にＯＮｔ。

ない電圧を印加しているにもかかわらず電流が流れてい
ればどちらの絶縁ゲート型トランジスタもソースとドレ
インとが短絡していることが分かるからである。すなわ
ち、２個の絶縁ゲート型トランジスタのどちらかにＯＦ
ＦＦＦ電流下良が発生しても識別可能である。しかしな
がら、ＯＮ電流小の不良に対してはその回路構成の対称
性から識別は不可能である。このように２本ずつ走査線
と信号線を組み合わせていけば全ての駆動用絶縁ゲート
型トランジスタの特性と内部短絡を検査することが出来
る。第４図（ａ）に対応したパターン配置図を第４図（
ｂ）に示す。絵素電極を大きくするために、絵素電極１
４−１も接続線２０の一部を担っている。接続線２０は
Ｃｒよりなる接続パターン２５−１．２５−２とＡＩよ
りなる接続パターン３４−Ｌ　　３４−２で構成してお
けば、接続線２０と走査線１１との交差部において多層
配線が可能であり、接続パターン２５−１．２５−２に
形成された開口部２１−１．２１−２によって接続線２
０が分断されるようにしておけば、走査線１１と接続パ
ターン３４−２とが短絡していたとしても最終的には二
次的な不良は発生しない。

第２図から第４図までの実施態においては、絶縁ゲート
型トランジスタの電気検査終了後の接続線２０の除去、
開放あるいは分断によって全て同一のアクティブマトリ
クス基板が得られ、信号線の両側に絵素電極が一つずつ
配置されたものとなる。二組の絶縁ゲート型トランジス
タと絵素電極とで単位絵素を構成することから、ノーマ
リ・ブラックの表示方式に対して、いずれか一方の絶縁
ゲート型トランジスタが電流能力不足で黒点欠陥になっ
ても目たたないのは従来と同じ効果であるが、第４図の
実施態においては、ＯＦＦ電流太あもいはソースとドレ
インとの間に短絡を有する絶縁ゲート型トランジスタの
位置が同定できるので、パネル組み立てに先立ちレーザ
等の切断手段を用いて当該の絶縁ゲート型トランジスタ
と絵素電極との接続を解除することにより白点欠陥を極
めて高い精度で黒点欠陥に転化できる独自の効果が得ら
れる。

第３の実施例として構成単位を走査線の両側に一組ずつ
配置した場合、２個の絶縁ゲート型トランジスタが直列
に閉ループを構成するような回路構成のうちで最も簡単
な構成を考察し、第５図の図面で説明する。なお、等価
回路が複雑となるので、第５図（ａ）以降の実施例では
液晶セルは全て省略することとし、絵素電極が接続線の
役割を担う記載についても省略することが有ることを予
め断わっておく。

第５図（ａ）の回路構成によれば第４図（ａ）の回路構
成と同様に、（ｍ＋　　ｎ）番地の第１の絶縁ゲート型
トランジスタ１０−１は、接続線２０を経由して（ｍ＋
１．ｎ＋１）番地の第２の絶縁ゲート型トランジスタ１
０−２とドレインを共通にする閉ループを構成している
。従って、２本の信号線１２（ｎ）と１２（ｎ＋１）と
の間に直流電圧を印加し、かつそこを流れる電流値を測
定しておけば、２本の走査線１１　（ｍ）と１１（ｍ＋
１）に印加する直流電圧の大きさで二つの絶縁ゲート型
トランジスタの良否判定が可能である。第５図（ａ）に
対応したパターン配置図を第５図（ｂ）に示す。接続線
２０はＣｒよりなる接続パターン２５とＡＩよりなる接
続パターン３４−１．３４−２で構成しておけば、接続
線２０と信号線１２との交差部において多層配線が可能
であり、接続パターン２５に形成された開口部２１−１
．２１−２によって接続線２０が分断されるようにして
おけば、二次的な不良は発生しない。

第４の実施例として構成単位を走査線と信号線の交点毎
に対角の位置に一組ずつ配置した場合、２個の絶縁ゲー
ト型トランジスタが直列に閉ループを構成するような回
路構成は３種類あり、第６図から第８図までの図面で実
施態として説明する。

第６図（ａ）の回路構成によれば第５図（ａ）の回路構
成と同様に、（ｍ＋　　ｎ）番地の第１の絶縁ゲート型
トランジスタ１０−１は、接続線２０を経由して（ｍ＋
１．ｎ＋１）番地の第２の絶縁ゲート型トランジスタ１
０−２とドレインを共通にする閉ループを構成している
。従って、２本の信号線１２（ｎ）と１２（ｎ＋１）と
の間に直流電圧を印加し、かつそこを流れる電流値を測
定しておけば、２本の走査線１１　（ｍ）と１１（ｍ＋
１）に印加する直流電圧の大きさで二つの絶縁ゲート型
トランジスタの良否判定が可能である。第８図（ａ）に
対応したパターン配置図を第６図（ｂ）に示す。接続線
２０をＣｒよりなる接続パターン２５とＡ１よりなる接
続パターン３４で構成し、絵素電極１４−２にも接続線
２０の機能を分担させれば、絵素電極を大きくすること
が可能となる。接続線２０の解除は接続パターン２５に
形成された開口部２１によって接続線２０が分断される
ようにしてお・けば、二次的な不良は発生しない。

第７図（ａ）の回路構成によれば、（ｍ＋　　ｎ）番地
の第１の絶縁ゲート型トランジスタ１０−１は、接続線
２０を経由して（ｍ＋１．ｎ＋２）番地の第２の絶縁ゲ
ート型トランジスタ１０−２とドレインを共通にする閉
ループを構成している。

従って、２本の信号線１２（ｎ）と１２（ｎ＋２）との
間に直流電圧を印加し、かつそこを流れる電流値を測定
しておけば、２本の走査線１１（ｍ）と１１（ｍ＋１）
に印加する直流電圧の大きさで二つの絶縁ゲート型トラ
ンジスタの良否判定が可能である。第７図（ａ）に対応
したパターン配置図を第７図（ｂ）に示す。接続線２ｏ
はＣｒよりなる接続パターン２５とＡＩよりなる接続パ
ターン３４−１．３４−２で構成しておけば、接続線２
０と信号線１２との交差部において多層配線が可能であ
り、接続パターン２５に形成された開口部２１−１．２
１−２によって接続線２０が分断されるようにしておけ
ば、二次的な不良は発生しない。

第８図（ａ）の回路構成によれば、（ｍ＋　　ｎ）番地
の第１の絶縁ゲート型トランジスタ１ｏ−１は、接続線
２０を経由して（ｍ＋２．ｎ＋１）番地の第２の絶縁ゲ
ート型トランジスタ１０−２とドレインを共通にする閉
ループを構成している。

２従って、２本の信号線１２（ｎ）と１２（ｎ＋１）と
の間に直流電圧を印加し、かつそこを流れる電流値を測
定しておけば、２本の走査線１１（ｍ）と１１　（ｍ＋
２）に印加する直流電圧の大きさで二つの絶縁ゲート型
トランジスタの良否判定が可能である。第８図（ａ）に
対応したパターン配置図を第８図（ｂ）に示す。接続線
２ｏはＣｒよりなる接続パターン２５−１．２５−２と
ＡＩよりなる接続パターン３４−１〜３４−３で構成し
ておけば、接続線２０と走査線１１との交差部において
多層配線が可能であり、接続パターン２５−１．２５−
２に形成された開口部２１−１．２ニー２によって接続
線２０が分断されるようにしておけば、二次的な不良は
発生しない。

第５の実施例として構成単位を信号線の片側に二組配置
した場合、２個の絶縁ゲート型トランジスタが直列に閉
ループを構成するような回路構成は２種類あり、第９図
から第１０図までの図面で実施塵として説明する。

第９図（ａ）の回路構成によれば、（ｍ、　　ｎ）番地
の第１の絶縁ゲート型トランジスタ１０−１のドレイン
電極または絵素電極は接続線２０を経由して（ｍ、ｎ＋
１）番地の第２の絶縁ゲート型トランジスタ１０−２の
ドレイン電極または絵素電極に接続されている。したが
って２本の信号線１２（ｎ）と１２（ｎ＋１）との間に
直流電圧を印加し、走査線１１　（ｍ）に印加する直流
電圧に絶縁ゲート型トランジスタが十分にＯＮする電圧
とＯＦＦする電圧を選択して印加し、２本の信号線間を
流れる電流値を測定することにより第１と第２の二つの
絶縁ゲート型トランジスタを直列に接続した状態で０Ｎ
１０ＦＦ検査することができる。ただし、第２図（ａ）
や第３図（ａ）の実施塵と同様に、回路の対称性から点
欠陥の検出が可能なだけである。第９図（ａ）に対応し
たパターン配置図を第９図（ｂ）に示す。接続線２０は
Ｃｒよりなる接続パターン２５とＡ１の接続パターン３
４−Ｌ　　３４−２で構成しておけば、接続線２０と第
１の絶縁ゲート型トランジスタのドレイン電極または絵
素電極との交差部、および接続線２０と信号線１２との
交差部において多層配線が可能であり、接続パターン２
５に形成された開口部２１−１〜２１−３によって接続
線２０が分断されるようにしておけば、二次的な不良は
発生しない。

第１０図（ａ）の回路構成によれば、（ｍ、　　ｎ）番
地の第１の絶縁ゲート型トランジスタ１０−１は、接続
線２０を経由して（ｍ＋１．ｎ＋１）番地の第２の絶縁
ゲート型トランジスタ１０−２とドレインを共通にする
閉ループを構成している。

従って、２本の信号線１２（ｎ）と１２（ｎ＋１）との
間に直流電圧を印加し、かつそこを流れる電流値を測定
しておけば、２本の走査線１１（ｍ）と１１（ｍ＋１）
に印加する直流電圧の大きさで二つの絶縁ゲート型トラ
ンジスタの良否判定が可能である。第１０図（ａ）に対
応したパターン配置図を第１０図（ｂ）に示す。接続線
２０はＣｒよりなる接続パターン２５−１．２５−２と
Ａ１よりなる接続パターン３４−１．３４−２．３４−
３で構成しておけば、接続線２０と走査線１１および接
続線２０と信号線１２との交差部において多層配線が可
能であり、接続パターン２５−１．２５−２に形成され
た開口部２１−１〜２１−３によって接続線２０が分断
されるようにしておけば、二次的な不良は発生しない。

第３から第５までの実施例においては、二組の絶縁ゲー
ト型トランジスタと絵素電極とで単位絵素を構成するこ
とから、ノーマリ・ブラックの表示方式に対して、いず
れか一方の絶縁ゲート型トランジスタが電流能力不足で
黒点欠陥になっても目だたないのは従来と同じ効果であ
るが、第９図の実施塵を除いては第４図の実施塵と同様
に０ＦＦ７１！流人あるいはソースとドレインとの間に
短絡を有する絶縁ゲート型トランジスタの位置が同定で
きるので、パネル組み立てに先立ちレーザ等の切断手段
を用いて絵素電極との接続を解除することにより白点欠
陥を極めて高い精度で黒点欠陥に転化できる独自の効果
が得られる。

駆動用の絶縁ゲート型トランジスタと絵素Ｎ極よりなる
構成単位を４組用意して、更に点欠陥の緩和を図ること
もやや複雑な回路構成とはなるが可能であり、その場合
に構成単位を表示領域内に配置する方法は４種類あり、
以下の実施例について順に説明を続行する。

第６の実施例として４組の構成単位を走査線と信号線の
交点毎に全ての対角の位置に１組ずつ配置した場合、２
個の絶縁ゲート型トランジスタが直列に閉ループを構成
するような回路構成は２種類あり、第１１図から第１２
図までの図面で実施塵として説明する。第１１図（ａ）
の回路構成によれば、（ｍｌ　　ｎ）番地の第１の絶縁
ゲート型トランジスタ１０−１は接続線２０−１を経由
して（ｍ＋１．ｎ＋１）番地の第２の絶縁ゲート型トラ
ンジスタ１０−２と、また（ｍ＋１．ｎ）番地の第３の
絶縁ゲート型トランジスタ１０−３は接続線２０−２を
経由して（ｍｌ　　ｎ　＋　２　）番地の第４の絶縁ゲ
ート型トランジスタ１０−４と、それぞれドレインを共
通にする閉ループを構成している。従って、２本の走査
線１１　（ｍ）と１１（ｍ＋１）、および２本の信号線
１２（ｎ）と１２（ｎ＋１）とを用いて、第１の絶縁ゲ
ート型トランジスタ１０−１と第２の絶縁ゲート型トラ
ンジスタ１０−２の良否判定を行い、２本の走査線１１
（ｍ）と１１（ｍ＋１）、および２本の信号線１２（ｎ
）と１２（ｎ＋２）とを用いて、第３の絶縁ゲート型ト
ランジスタ１０−３と第４の絶縁ゲート型トランジスタ
１０−４の良否判定を行うことによって合計４個の絶縁
ゲート型トランジスタの良否判定を独立して行うことが
出来るのである。

ただし回路の対称性から２個ずつ組み合わせて行なう検
査において、ＯＦＦＦＦ電流下良は発生場所が識別でき
るが、ＯＮ電流少の不良はどちらに起因しているか識別
はできず、有るか無いかが判定できるだけである。第１
１図（ａ）に対応したパターン配置図を第１１図（ｂ）
に示す。接続線２０−１はＣｒよりなる接続パターン２
５−１とＡＩよりなる接続パターン３４−１．３４−２
で構成し、接続線２０−２はＣｒよりなる接続パターン
２５−２とＡＩよりなる接続パターン３４−３．３４−
４で構成しておけば、接続線２０−１と接続線２０−２
、および接続線２０−２と信号線１２との交差部におい
て多層配線が可能であり、接続パターン２５−１．２５
−２に形成された開口部２１−１〜２１−５によって接
続線２０が分断されるようにしておけば、二次的な不良
は発生しない。

第１２図（ａ）の回路構成によれば、（ｍ、　　ｎ）番
地の第１の絶縁ゲート型トランジスタ１０−１は接続線
２０−１を経由して（ｍ＋１．ｎ＋１）番地の第２の絶
縁ゲート型トランジスタ１０−２と、また（ｍ、ｎ＋１
）番地の第３の絶縁ゲート型トランジスタ１０−３は接
続線２０−２を経由して（ｍ　＋　２１　　ｎ　）番地
の第４の絶縁ゲート型トランジスタ１０−４と、それぞ
れドレインを共通にする閉ループを構成している。従っ
て、２本の走査線１１（ｍ）と１１　（ｍ＋１）、およ
び２本の信号線１２（ｎ）と１２（ｎ＋１）とを用いて
、第１の絶縁ゲート型トランジスタ１０−１と第２の絶
縁ゲート型トランジスタ１０−２の良否判定を行い、２
本の走査線１１（ｍ）と１１　（ｍ＋２）、および２本
の信号線１２（ｎ）と１２（ｎ＋１）とを用いて、第３
の絶縁ゲート型トランジスタ１０−３と第４の絶縁ゲー
ト型トランジスタ１〇−４の良否判定を行うことによっ
て合計４個の絶縁ゲート型トランジスタの良否判定を独
立して行うことが出来るのである。第１２図（ａ）に対
応したパターン配置図を第１２図（ｂ）に示す。接続線
２０−１はＣｒよりなる接続パターン２５−１とＡＩよ
りなる接続パターン３４−１．３４−２で構成し、接続
線２０−２はＣｒよりなる接続パターン２５−２．２５
−３とＡＩよりなる接続パターン３４−３．３４−４．
３４−５で構成しておけば、接続線２０−１と接続線２
０−２、および接続線２０−２と走査線１１との交差部
において多層配線が可能であり、接続パターン２５−１
．２５−２に形成された開口部２１−１〜２１−５によ
って接続線２０が分断されるようにしておけば、二次的
な不良は発生しない。

第７の実施例として４組の構成単位を二つに分け、信号
線の両側に２組ずつ配置した場合、２個の絶縁ゲート型
トランジスタが直列に閉ループを構成するような回路構
成は２種類あり、第１３図から第１４図までの図面で実
施態として説明する。

第１３図の回路構成によれば、（ｍ、　　ｎ）番地の第
１の絶縁ゲート型トランジスタ１０−１は接続線２０−
１を経由して（ｍ＋１．ｎ＋２）番地の第２の絶縁ゲー
ト型トランジスタ１０−２と、また（ｍｓ　　ｎ）番地
の第３の絶縁ゲート型トランジスタ１０−３は接続線２
０−２を経由して（ｍｌ　Ｌ　　ｎ　＋１　）番地の第
４の絶縁ゲート型トランジスタ１０−４と、それぞれド
レインを共通にする閉ループを構成している。従って、
２本の走査線１１（ｍ）と１１（ｍ＋１）、および２本
の信号線１２（ｎ）と１２　（ｎ＋２）とを用いて、第
１の絶縁ゲート型トランジスタ１０−１と第２の絶縁ゲ
ート型トランジスタ１０−２の良否判定を行い、２本の
走査線１１（ｍ）と１１（ｍ＋１）、および２本の信号
線１２（ｎ）と１２（ｎ＋１）とを用いて、第３の絶縁
ゲート型トランジスタ１０−３と第４の絶縁ゲート型ト
ランジスタ１〇−４の良否判定を行うことによって合計
４個の絶縁ゲート型トランジスタの良否判定を独立して
行うことが出来るのである。第１３図に対応したパター
ン配置図はやや複雑となるので省略する。

第１４図の回路構成によれば、（ｍ、　　ｎ）番地の第
１の絶縁ゲート型トランジスタ１０−１は接続線２０−
１を経由して（ｍ＋２．ｎ＋１）番地の第２の絶縁ゲー
ト型トランジスタ１０−２と、また（ｍ、ｎ）番地の第
３の絶縁ゲート型トランジスタ１０−３は接続線２０−
２を経由して（ｍ＋１．ｎ＋１）番地の第４の絶縁ゲー
ト型トランジスタ１０−４と、それぞれドレインを共通
にする閉ループを構成している。従って、２本の走査線
１１（ｍ）と１１　（ｍ＋２）、および２本の信号線１
２（ｎ）と１２（ｎ＋１）とを用いて、第１の絶縁ゲー
ト型トランジスタ１０−１と第２の絶縁ゲート型トラン
ジスタ１０−２の良否判定を行い、２本の走査線１１　
（ｍ）と１１（ｍ＋１）、および２本の信号線１２（ｎ
）と１２（ｎ＋１）とを用いて、第３の絶縁ゲート型ト
ランジスタ１０−３と第４の絶縁ゲート型トランジスタ
１０−４の良否判定を行うことによって合計４個の絶縁
ゲート型トランジスタの良否判定を独立して行うことが
出来るのである。第１４図に対応したパターン配置図も
やや複雑となるので省略する。

第８の実施例として４組の構成単位を二つに分け、走査
線の両側に２組ずつ配置した場合、２個の絶縁ゲート型
トランジスタが直列に閉ループを構成するような回路構
成は２種類あり、第１５図から第１６図までの図面で実
施態として説明する。

第１５図の回路構成によれば、（ｍ、　　ｎ）番地の第
１の絶縁ゲート型トランジスタ１０−１は接続線２０−
１を経由して（ｍ＋１．ｎ＋１）番地の第２の絶縁ゲー
ト型トランジスタ１０−２と、また（　ｍｌ　　ｎ　＋
　１　）番地の第３の絶縁ゲート型トランジスタ１０−
３は接続線２ｏ−２を経由して（ｍ＋２．ｎ）番地ｑ第
４の絶縁ゲート型トランジスタ１０−４と、それぞれド
レインを共通にする閉ループを構成している。従って、
２本の走査線１１（ｍ）と１１（ｍ＋１）、および２本
の信号線１２（ｎ）と１２（ｎ＋１）とを用いて、第１
の絶縁ゲート型トランジスタ１０−１と第２の絶縁ゲー
ト型トランジスタ１０−２の良否判定を行い、２本の走
査線１１　（ｍ）と１１（ｍ＋２）、および２本の信号
線１２（ｎ）と１２（ｎ＋１）とを用いて、第３の絶縁
ゲート型トランジスタ１０−３と第４の絶縁ゲート型ト
ランジスタ１〇−４の良否判定を行うことによって合計
４個の絶縁ゲート型トランジスタの良否判定を独立して
行うことが出来るのである。第１５図に対応したパター
ン配置図はやや複雑となるので省略する。

第１６図の回路構成によれば、（ｍ、　　ｎ）番地の第
１の絶縁ゲート型トランジスタ１０−１は接続線２０−
１を経由して（ｍ＋１．ｎ＋１）番地の第２の絶縁ゲー
ト型トランジスタ１０−２と、また（ｍ、ｎ＋２）番地
の第３の絶縁ゲート型トランジスタ１０−３は接続線２
０−２を経由して（ｍ　＋　１　ｒ　　ｎ　）番地の第
４の絶縁ゲート型トランジスタ１０−４と、それぞれド
レインを共通にする閉ループを構成している。従って、
２本の走査線１１（ｍ）と１１（ｍ＋１）、および２本
の信号線１２（ｎ）と１２（ｎ＋１）とを用いて、第１
の絶縁ゲート型トランジスタ１０−１と第２の絶縁ゲー
ト型トランジスタ１０−２の良否判定を行い、２本の走
査線１１　（ｍ）と１１（ｍ＋１）、および２本の信号
線１２（ｎ）と１２（ｎ＋２）とを用いて、第３の絶縁
ゲート型トランジスタ１０−３と第４の絶縁ゲート型ト
ランジスタ１０−４の良否判定を行うことによって合計
４個の絶簿ゲート型トランジスタの良否判定を独立して
行うことが出来るのである。第１６図に対応したパター
ン配置図もやや複雑となるので省略する。

第９の実施例として４組の構成単位を二つに分け、走査
線と信号線の交点毎に対角の位置に２組ずつ配置した場
合、２個の絶縁ゲート型トランジスタが直列に閉ループ
を構成するような回路構成は２種類あり、第１７図から
第１８図までの図面で実施態として説明する。

第１７図（ａ）の回路構成によれば、　（ｍ、　　ｎ）
番地の第１の絶縁ゲート型トランジスタ１０−１は接続
線２０−１を経由して（ｍ＋１．ｎ＋１）番地の第２の
絶縁ゲート型トランジスタ１０−２と、また（ｒｒｂ　
　ｎ）番地の第３の絶縁ゲート型トランジスタ１０−３
は接続線２０−２を経由して（ｍ＋１．ｎ＋２）番地の
第４の絶縁ゲート型トランジスタ１０−４と、それぞれ
ドレインを共通にする閉ループを構成している。従って
、２本の走査線１１（ｍ）と１１（ｍ＋１）、および２
本の信号線１２（ｎ）と１２（ｎ＋１）とを用いて、第
１の絶縁ゲート型トランジスタ１０−１と第２の絶縁ゲ
ート型トランジスタ１０−２の良否判定を行い、２本の
走査線１１（ｍ）と１１（ｍ＋１）、および２本の信号
線１２（ｎ）と１２（ｎ＋２）とを用いて、第３の絶縁
ゲート型トランジスタ１０−３と第４の絶縁ゲート型ト
ランジスタ１〇−４の良否判定を行うことによって合計
４個の絶縁ゲート型トランジスタの良否判定を独立して
行うことが出来るのである。第１７図（ａ）に対応した
パターン配置図を第１７図（ｂ）に示す。接続線２０−
１はＣｒよりなる接続パターン２５−１とＡＩよりなる
接続パターン３４−１．３４−２で構成し、接続線２０
−２はＣｒよりなる接続パターン２５−２とＡＩよりな
る接続パターン３４−３．３４−４で構成しておけば、
接続線２０−２と信号線１２との交差部において多層配
線が可能であり、接続パターン２５−１．２５−２に形
成された開口部２１−１〜２１−３によって接続線２０
が分断されるようにしておけば、二次的な不良は発生し
ない。

第１８図（ａ）の回路構成によれば、　（ｍ＋　　ｎ）
番地の第１の絶縁ゲート型トランジスタ１０−１は接続
線２０−１を経由して（ｍ　＋　１１　　ｎ　＋　１　
）番地の第２の絶縁ゲート型トランジスタ１０−２と、
また（ｒｒｂ　　ｎ）番地の第３の絶縁ゲート型トラン
ジスタ１０−３は接続線２０−２を経由して（ｍ＋２．
ｎ＋１）番地の第４の絶縁ゲート型トランジスタ１０−
４と、それぞれドレインを共通にする閉ループを構成し
ている。従って、２本の走査線１１（ｍ）と１１（ｍ＋
１）、および２本の信号線１２（ｎ）と１２（ｎ＋１）
とを用いて、第１の絶縁ゲート型トランジスタ１０−１
と第２の絶縁ゲート型トランジスタ１０−２の良否判定
を行い、２本の走査線１１（ｍ）と１１　（ｍ＋２）、
および２本の信号線１２（ｎ）と１２（ｎ＋１）とを用
いて、第３の絶縁ゲート型トランジスタ１０−３と第４
の絶縁ゲート型トランジスタ１〇−４の良否判定を行う
ことによって合計４個の絶縁ゲート型トランジスタの良
否判定を独立して行うことが出来るのである。第１８図
（ａ）に対応したパターン配置図を第１８図（ｂ）に示
す。接続線２０−１はＣｒよりなる接続パターン２５−
１とＡＩよりなる接続パターン３４−Ｌ　　３４−２で
構成し、接続線２０−２はＣｒよりなる接続パターン２
５−２．２５−３とＡｔよりなる接続パターン３４−３
．３４−４．３４−５で構成しておけば、接続線２０−
２と走査線１１との交差部において多層配線が可能であ
り、接続パターン２５−１〜２５−３に形成された開口
部２１−１〜２１−３によって接続線２０−１と２０−
２が分断されるようにしておけば、二次的な不良は発生
しない。

既に説明してきたように２個の絶縁ゲート型トランジス
タを直列に接続して一度に行なう良否判定では、絶縁ゲ
ート型トランジスタの不良としてＯＦＦ電流大もしくは
ンース・ドレイン間の短絡はどちら側で発生しても識別
可能であるが、ＯＮ電流小に関しては、どちら側で発生
しても区別することはできない。すなわち、ノーマリ・
ホワイト表示の場合に白点欠点は番地が判っているので
レーザ・トリミングによって黒点欠陥に転化することは
可能であるが、黒点欠陥に関しては修正や補正が行えな
い。しかしながら、第６から第８までの実施例において
は絶縁ゲート型トランジスタと絵素電極とよりなる構成
単位が４組有るので、ノーマリ会ホワイト表示の場合に
は黒点欠陥の改善効果は著しく高くなり、通常は黒点欠
陥まで修正を行なう必要性が無い。

駆動用の絶縁ゲート型トランジスタの電気特性を検査す
るに当たり、補助の絶縁ゲート型トランジスタを導入し
、一つの絶縁ゲート型トランジスタの検査を２回実施す
ることにより、第１の実施例と同じように全ての絶縁ゲ
ート型トランジスタの特性不良が識別できるようになる
。この概念が本発明の第３のポイントであり、点欠陥の
緩和と修正または補正を目的としているので、駆動用の
絶縁ゲート型トランジスタが２個以上無ければ意味がな
いので、２個の場合について回路構成を考案することと
する。

既に第２から第５までの実施例に示したように、駆動用
の絶縁ゲート型トランジスタと絵素電極とよりなる構成
単位を二組とした場合に表示領域内に構成単位を配置す
る方法は４種類あり、以下第１０から第１・３までの実
施例として説明する。

第１０の実施例として構成単位を走査線と信号線の交点
毎に対角の位置に一組ずつ配置した場合、２個の絶縁ゲ
ート型トランジスタと補助の絶縁ゲート型トランジスタ
が直列に閉ループを構成するような回路構成のうち、最
も簡単なものを第１９図で実施態として説明する。

第１９図（ａ）の回路構成によれば、　（ｍ、　　ｎ）
番地の第１の絶縁ゲート型トランジスタ１０−１は接続
線２０−１を経由して（ｍ＋１．ｎ＋１）番地の補助の
絶縁ゲート型トランジスタ４０と、また（ｍ＋２．ｎ＋
２）番地の第２の絶縁ゲート型トランジスタ１０−２は
接続線２０−２を経由して同じく補助の絶縁ゲート型ト
ランジスタ４０と、それぞれドレインを共通にする閉ル
ープを構成している。従って、２本の走査線１１　（ｍ
）と１１（ｍ＋１）、および２本の信号線１２（ｎ）と
１２　（ｎ＋１）とを用いて、第１の絶縁ゲート型トラ
ンジスタ１０−１２補助の絶縁ゲート型トランジスタ４
０の良否判定を行い、２本の走査線１１（ｍ＋１）と１
１　（ｍ＋２）、および２本の信号線１２（ｎ＋１）と
１２（ｎ＋２）とを用いて、第２の絶縁ゲート型トラン
ジスタ１０−２と補助の絶縁ゲート型トランジズタ４０
の良否判定を行うことによって合計３個の絶縁ゲート型
トランジスタの良否判定を独立して行うことが出来るの
である。

絶縁ゲート型トランジスタの良否判定に当り、補助の絶
縁ゲート型トランジスタ４０は２回の検査をうけるため
、共通因子として駆動用の絶縁ゲート型トランジスタの
電気特性の評価に寄与できる。絶縁ゲート型トランジス
タのＯＮ電流少（ソース・ドレイン間開放も含む）とＯ
ＦＦ電流大（ソース・ドレイン間短絡も含む）等の主要
不良が隣接もしくは極めて近接して発生する確率はほぼ
０であるという仮定に従えば、例えば第１の絶縁ゲート
型トランジスタと補助の絶縁ゲート型トランジスタ七の
組合せにおいて何れかの絶縁ゲート型トランジスタにＯ
Ｎ電流少が発生した場合には、第２の絶縁ゲート型トラ
ンジスタと補助の絶縁ゲート型トランジスタとの組合せ
の結果が正常であれば、第１の絶縁ゲート型トランジス
タにＯＮ電流少が発生したと判定でき、後者の組合せに
おいても何れかの絶縁ゲート型トランジスタにＯＮ電流
少が発生しているのであれば、第１と第２の絶縁ゲート
型トランジスタに同時にＯＮ電流少が発生する確率はほ
ぼ０であるという仮定から補助の絶縁ゲート型トランジ
スタにＯＮ電流少が発生したと判定出来るのである。

第１９図（ａ）の回路構成では正確を期するのであれば
、２本の走査線１１　（ｍ）と１１（ｍ＋２）、および
２本の信号線１２（ｎ）と１２（ｎ＋２）とを用いて、
第１の絶縁ゲート型トランジスタ１０−１と第２の絶縁
ゲート型トランジスタ１０−２の良否判定を追加して行
えば、３個の絶縁ゲート型トランジスタは全て２回の検
査を受けることになり、補助の絶縁ゲート型トランジス
タにＯＮ１！！少が発生した場合でも、第１と第２の、
すなわち駆動用の絶縁ゲート型トランジスタの完全な良
否判定が行える。ただし、良否判定のための検査回数が
増えて、検査時間が長くなる欠点は否めない。

第１９図（ａ）に対応したパターン配置図を第１９図（
ｂ）に示す。接続線２０−１はＣｒよりなる接続パター
ン２５−１とＡＩよりなる接続パター７３４−１で構成
し、接続線２０−２はＣｒよりなる接続パターン２５−
２．２５−３とＡＩよりなる接続パターン３４−２で構
成しておけば、接続線２０−１と接続線２０−２、接続
線２〇−１と信号線１２および接続線２０−２と走査線
１１との交差部において多層配線が可能であり、補助の
絶縁ゲート型トランジスタはＣｒよりなる接続パターン
２５−２．２５−４とＡＩよりなる接続パターン３４−
３で回路を構成しておき、接続パターン２５−１〜２５
−４に形成された開口部２１−１〜２１−６によって接
続線２０が分断されるとともに補助の絶縁ゲート型トラ
ンジスタが走査線と信号線から接続を解除されるように
しておけば、補助の絶縁ゲート型トランジスタが走査線
や信号線と短絡していたとしても最終的には二次的な不
良は発生しないことが分かるであろう。

第１１の実施例として構成単位を走査線の両側に一組ず
つ配置した場合、２個の絶縁ゲート型トランジスタと補
助の絶縁ゲー′ト型トランジスタが直列に閉ループを構
成するような回路構成のうち、最も簡単なものを第２０
図で実施態として説明する。

第２０図（ａ）の回路構成によればＮ　　（ｍ、　　ｎ
）番地の第１の絶縁ゲート型トランジスタ１０−１は接
続線２０−１．２０−２を経由して（ｍ＋２＋ｎ＋１）
番地の補助の絶縁ゲート型トランジスタ４０と、また（
　ｍ　＋　Ｌ　　ｎ　）番地の第２の絶縁ゲート型トラ
ンジスタ１０−２は接続線２０−２を経由して同じく補
助の絶縁ゲート型トランジスタ４０と、それぞれドレイ
ンを共通にする閉ループを構成している。従って、２本
の走査線１１（ｍ）と１１　（ｍ＋２）、および２本の
信号線１２（ｎ）と１２　（ｎ＋１）とを用いて、第１
の絶縁ゲート型トランジスタ１０−１と補助の絶縁ゲー
ト型トランジスタ４０の良否判定を行い、２本の走査線
１１（ｍ＋１）と１１（ｍ＋２）、および２本の信号線
１２（ｎ）と１２　（ｎ＋１）とを用いて、第２の絶縁
ゲート型トランジスタ１０−２と補助の絶縁ゲート型ト
ランジスタ４０の良否判定を行うことによって合計３個
の絶縁ゲート型トランジスタの良否判定を独立して行う
ことが出来るのである。

第２０図（ａ）の回路構成では、第１と第２の絶縁ゲー
ト型トランジスタは直列に閉ループを構成しないため第
１０の実施例のように完全な良否判定はできないが、既
に何度も強調しているように、絶縁ゲート型トランジス
タのＯＮＮ電流色ＯＦＦＦＦ電流上要不良が隣接または
極めて近接して発生する確率がほぼＯである限りにおい
ては支障ない良否判定が可能である。

第２０図（ａ）に対応したパターン配置図を第２０図（
ｂ）に示す。接続線２０−１はＣｒよりなル接続パター
ン２５−１とＡＩよりなる接続パターン３４−１．３４
−２で構成し、接続線２０−２はＣｒよりなる接続パタ
ーン２５−２．２５−３とＡＩよりなる接続パターン３
４−３．３４−４で構成しておけば、接続線２０−２と
走査線１１との交差部において多層配線が可能であり、
補助の絶縁ゲート型トランジスタ４０はＣｒよりなる接
続パターン２５−４とＡＩよりなるソース・ドレイン配
線３４−５．３４−６で回路を構成しておき、接続パタ
ーン２５−１〜２５−４に形成された開口部２１−１〜
２１−４によって接続線２０が分断されるとともに補助
の絶縁ゲート型トランジスタが信号線から接続を解除さ
れるようにしておけば、補助の絶縁ゲート型トランジス
タが走査線や信号線と短絡していたとしても二次的な不
良は発生しない。

第１２の実施例として構成単位を信号線の両側に一組ず
つ配置した場合、２個の絶縁ゲート型トランジスタと補
助の絶縁ゲート型トランジスタが直列に閉ループを構成
するような回路構成のうち、最も簡単なものを第２１図
で実施態として説明す第２１図（ａ）の回路構成によれ
ば、　（ｍ、　　ｎ）番地の第１の絶縁ゲート型トラン
ジスタ１０−１は接続線２０−１を経由して（ｍ＋１．
ｎ＋１）番地の補助の絶縁ゲート型トランジスタ４０と
、また（　ｍ　−Ｌ　　ｎ　＋　２　）番地の第２の絶
縁ゲート型トランジスタ１０−２は接続線２０−２を経
由して同じく補助の絶縁ゲート型トランジスタ４０と、
それぞれドレインを共通にする閉ループを構成している
。従って、２本の走査線１１（ｍ）と１１（ｍ＋１）、
および２本の信号線１２（ｎ）と１２（ｎ＋１）とを用
いて、第１の絶縁ゲート型トランジスタ１０−１と補助
の絶縁ゲート型トランジスタ４０の良否判定を行い、２
本の走査線１１（ｍ−１）と１１（ｍ＋１）、および２
本の信号線１２　（ｎ＋１）と１２（ｎ＋２）とを用い
て、第２の絶縁ゲート型トランジスタ１０−２と補助の
絶縁ゲート型トランジスタ４０の良否判定を行うことに
よって合計３個の絶縁ゲート型トランジスタの良否判定
を独立して行うことが出来るのである。

第２１図（ａ）の回路構成では、第１と第２の絶縁ゲー
ト型トランジスタは直列に閉ループを構成し、２本の走
査線で別々にＯＮ・ＯＦＦ制御されるため、第１の絶縁
ゲート型トランジスタ１〇−１と第２の絶縁ゲート型ト
ランジスタ１０−２と組合せの良否判定を追加して行え
ば、３個の絶縁ゲート型トランジスタは全て２回の検査
を受けることになり、補助の絶縁ゲート型トランジスタ
にＯＮ電流少が発生した場合でも、第１と第２の、すな
わち駆動用の絶縁ゲート型トランジスタの完全な良否判
定が行える。

第２１図（ａ）に対応したパターン配置図を第２１図（
ｂ）に示す。接続線２０−１はＣｒよりなる接続パター
ン２５−１とＡＩよりなる接続パターン３４−１．３４
−２で構成し、接続線２０−２はＣｒよりなる接続パタ
ーン２５−２．２５−３とＡＩよりなる接続パターン３
４−３．３４−４で構成しておけば、接続線２０−１と
接続線２０−２、接続線２０−２と走査線１１および信
号線１２との交差部において多層配線が可能であり、補
助の絶縁ゲート型トランジスタ４０はＣｒよりなる接続
パターン２５−４とＡＩよりなる接続パターン３４−２
．３４−５で回路を構成しておき、接続パターン２５−
１〜２５−４に形成された開口部２１−１〜２１−７に
よって接続線２０が分断されるとともに補助の絶縁ゲー
ト型トランジスタが信号線から接続を解除されるように
しておけば、補助の絶縁ゲート型トランジスタが走査線
や信号線と短絡していたとしても二次的な不良は発生し
ない。

第１３の実施例として構成単位を信号線の片側に二組ず
つ配置した場合、２個の絶縁ゲート型トランジスタと補
助の絶縁ゲート型トランジスタが直列に閉ループを構成
するような回路構成のうち、最も簡単なものを２種類考
案し、第２２図と第２３図で実施態として説明する。

第２２図（ａ）の回路構成によれば、　（ｍ＋　　ｎ）
番地の第１の絶縁ゲート型トランジスタ１０−１は接続
線２０−１．２０−２を経由して（ｍ＋２゜ｎ＋１）番
地の補助の絶縁ゲート型トランジスタ４０と、また（ｍ
＋１．ｎ）番地の第２の絶縁ゲート型トランジスタ１０
−２は接続線２０−２を経由して同じく補助の絶縁ゲー
ト型トランジスタ４０と、それぞれドレインを共通にす
る閉ループを構成している。従って、２本の走査線１１
（ｍ）と１１　（ｍ＋２）、および２本の信号線１２（
ｎ）と１２（ｎ＋１）とを用いて、第１の絶縁ゲート型
トランジスタ１ｏ−１と補助の絶縁ゲート型トランジス
タ４０の良否判定を行い、２本の走査線１１（ｍ＋１）
と１１　（ｍ＋２）、および２本の信号線１２（ｎ）と
１２（ｎ＋１）とを用いて、第２の絶縁ゲート型トラン
ジスタ１０−２と補助の絶縁ゲート型トランジスタ４０
の良否判定を行うことによって合計３個の絶縁ゲート型
トランジスタの良否判定を独立して行うことが出来るの
である。

第２２図（ａ）の回路構成では、第１と第２の絶縁ゲー
ト型トランジスタは直列に閉ループを構成できないため
、絶縁ゲート型トランジスタの良否判定に関する精度は
第１１の実施例の場合と同等である。

第２２図（ａ）に対応したパターン配置図を第２２図（
ｂ）に示す。接続線２０−１はＣｒよりなる接続パター
ン２５−１．２５−２とＡＩよりなる接続パターン３４
−１．３４−２で構成し、接続線２０−２はＣｒよりな
る接続パターン２５−３とＡＩよりなる接続パターン３
４−３．３４−４で構成しておけば、接続線２０−１と
走査線１１との交差部において多層配線が可能であり、
補助の絶縁ゲート型トランジスタ４０はＣｒよりなる接
続パターン２５−４とＡＩよりなる接続パターン３４−
４．３４−５で回路を構成しておき、接続パターン２５
−１〜２５−３に形成された開口部２１−１〜２１−４
によって接続線２０が分断されるとともに補助の絶縁ゲ
ート型トランジスタ４０が走査線と信号線から接続を解
除されるようにしておけば、補助の絶縁ゲート型トラン
ジスタが走査線や信号線と短絡していたとしても二次的
な不良は発生しない。

第２３図（ａ）の回路構成によれば、（ｍ、　　ｎ）番
地の第１の絶縁ゲート型トランジスタ１０−１は接続線
２０−１．２０−２を経由して（ｍ　＋　Ｌｎ＋２）番
地の補助の絶縁ゲート型トランジスタ４０と、また（ｍ
、ｎ＋１）番地の第２の絶縁ゲート型トランジスタ１０
−２は接続線２０−２を経由して同じく補助の絶縁ゲー
ト型トランジスタ４０と、それぞれドレインを共通にす
る閉ループを構成している。従って、２本の走査線１１
（ｍ）と１１（ｍ＋１）、および２本の信号線１２（ｎ
）と１２　（ｎ＋２）とを用いて、第１の絶縁ゲート型
トランジスタ１０−１と補助の絶縁ゲート型トランジス
タ４０の良否判定を行い、２本の走査線１１　（ｍ）と
１１（ｍ＋１）、および２本の信号線１２（ｎ＋１）と
１２　（ｎ＋２）とを用いて、第２の絶縁ゲート型トラ
ンジスタ１０−２と補助の絶縁ゲート型トランジスタ４
０の良否判定を行うことによって合計３個の絶縁ゲート
型トランジスタの良否判定を独立して行うことが出来る
のである。

第２３図（ａ）の回路構成では、第１と第２の絶縁ゲー
ト型トランジスタは接続線２０−１．２０−２を経由し
て直列に閉ループを構成しているが、１本の共通の走査
線で同時に０Ｎ１０ＦＦ制御されるためＯＮ電流少の不
良は、第１と第２の。

絶縁ゲート型トランジスタを組み合わせての検査では識
別できないが、補助の絶縁ゲート型トランジスタと第１
と第２の絶縁ゲート型トランジスタとを組合せた検査結
果を加味すると、絶縁ゲート型トランジスタの良否判定
に関する精度は実用上何等支障無いものとなっている。

第２３図（ａ）に対応したパターン配置図を第２３図（
ｂ）に示す。接続線２０−１はＣｒよりなる接続パター
ン２５−１とＡＩよりなる接続パターン３４−１．３４
−２で構成し、接続線２０−２は接続パターン２５−１
の一部とＡＩよりなる接続パターン３４−３で構成して
おけば、接続線２０−１と信号線１２との交差部におい
て多層配線が可能であり、補助の絶縁ゲート型トランジ
スタ４０はＣｒよりなる接続パターン２５−２とＡＩよ
りなる接続パターン３４−２．３４−４で回路を構成し
ておき、接続パターン２５−１．２５−２に形成された
開口部２１−１〜２１−４によって接続線２０が分断さ
れるとともに補助の絶縁ゲート型トランジスタ４０が信
号線から接続を解除されるようにしておけば、補助の絶
縁ゲート型トランジスタが走査線や信号線と短絡してい
たとしても二次的な不良は発生しない。

以上、補助の絶縁ゲート型トランジスタを併用して駆動
用の２個の絶縁ゲート型トランジスタを電気検査する回
路構成について説明したが、構成単位を４組用意したり
あるいは補助の絶縁ゲート型トランジスタを導入するこ
とにより、接続線が増えたり長くなって表示に寄与する
絵素電極の大きさが小さくなり、開口率が低下して表示
画面の明るさが暗くなるのは同じデザイン・ルールで描
かれたパターン配置図との比較からも明かであるが、黒
点欠陥の緩和がより促進されたり、ＯＮ電流少の不良ま
でも検出可能となる効果は本発明の極めて独自な特徴で
ある。さらに補助の絶縁ゲコト型トランジスタを導入し
なくても２個の絶縁ゲート型トランジスタを独立して２
回電気検査する回路構成は考えられ、その最も簡単なも
のとして、第１４の実施例では同一の走査線と信号線と
で駆動される絶縁ゲート型トランジスタと絵素電極とよ
り成る一組の構成単位を走査線と信号線との交点毎に対
角の位置に二組有するアクティブマトリクス基板を第２
４図で、第１５の実施例では同一の走査線と信号線とで
駆動される絶縁ゲート型トランジスタと絵素電極とより
成る一組の構成単位を走査線と信号線との交点毎に信号
線の両側に二組有するアクティブマトリクス基板を第２
５図で説明する。

第２４図（ａ）の回路構成によれば、　（ｍ、　　ｎ）
番地の第１の絶縁ゲート型トランジスタ１０−１は接続
線２０−１を経由して（ｍ＋１．ｎ＋２）番地の第２の
絶縁ゲート型トランジスタ１０−２と、また接続線２０
−２を経由して同じ（（ｍ＋２、ｎ＋１）番地の第２の
絶縁ゲート型トランジスタ１０−２と、それぞれドレイ
ンを共通にする閉ループを構成している。従って、先ず
２本の走査線１１　（ｍ）と１１　（ｍ＋１）、および
２本の信号線１２（ｎ）と１２（ｎ＋２）とを用いて、
第１の絶縁ゲート型トランジスタ１０−１と（ｍ＋１．
ｎ＋２）番地の第２の絶縁ゲート型トランジスタ１０−
２との良否判定を行い、次に２本の走査線１１（ｍ）と
１１　（ｍ＋２）、および２本の信号線１２（ｎ）と１
２（ｎ＋１）とを用いて、第１の絶縁ゲート型トランジ
スタ１０−１と（ｍ＋２．ｎ＋１）番地の第２の絶縁ゲ
ート型トランジスタ１０−２との良否判定を行うことに
よって、第１の絶縁ゲート型トランジスタを２回続けて
検査することになる。このように第１と第２の絶縁ゲー
ト型トランジスタをそれぞれ２回続けて０Ｎ１０ＦＦ検
査することにより全ての絶縁ゲート型トランジスタを良
否判定する事が出来る。

第２４図（ａ）に対応したパターン配置図を第２４図（
ｂ）に示す。接続線２０−１はＣｒよりなる接続パター
ン２５−１．２５−２とＡＩよりなる接続パターン３４
−１で構成し、接続線２０−２はＣｒよりなる２５−２
．２５−３とＡＩよりなる接続パターン３４−１〜３４
−３で構成しておけば、接続線２０−１と接続線２０−
２、接続線２０−１と信号線１２および接続線２０−２
と走査線１１との交差部において多層配線が可能であり
、接続パターン２５−１〜２５−３に形成された開口部
２１−１〜２１−６によって接続線２０が分断されるよ
うにしておけば、二次的な不良は発生しない。

第２５図（ａ）の回路構成によれば、（ｍ、　　ｎ）番
地の第１の絶縁ゲート型トランジスタ１０−１は接続線
２０−１を経由して（ｍ＋１．ｎ＋１）番地の第２の絶
縁ゲート型トランジスタ１０−２と、また接続線２０−
２を経由して同じ＜（ｍ−１、ｎ＋２）番地の第２の絶
縁ゲート型トランジスタ１０−２と、それぞれドレイン
を共通にする閉ループを構成している。従って、先ず２
本の走査線１１　（ｍ）と１１（ｍ＋１）、および２本
の信号線１２（ｎ）と１２（ｎ＋１）とを用いて、第１
の絶縁ゲート型トランジスタ１０−１と（ｍ＋１．ｎ＋
１）番地の第２の絶縁ゲート型トランジスタ１０−２と
の良否判定を行い、次に２本の走査線１１（ｍ−１）と
１１　（ｍ）、および２本の信号線１２（ｎ）と１２　
（ｎ＋２）とを用いて、第１の絶縁ゲート型トランジス
タ１０−１と（ｍ−１，ｎ＋２）番地の第２の絶縁ゲー
ト型トランジスタ１０−２との良否判定を行うことによ
って、第１の絶縁ゲート型トランジスタを２回続けて検
査することになる。このように第１と第２の絶縁ゲート
型トランジスタをそれぞれ２回続けて０Ｎ１０ＦＦ検査
することにより全ての絶縁ゲート型トランジスタを良否
判定することが出来る。

第２５図（ａ）に対応したパターン配置図を第２５図（
ｂ）に示す。接続線２０−１はＣｒよりなる接続パター
ン２５−１．２５−２とＡＩよりなる接続パターン３４
−１．３４−２で構成し、接続線２０−２はＣｒよりな
る２５−３．２５−４とＡｌよりなる接続パターン３４
−３．３４−４で構成しておけば、接続線２０−１と接
続線２０−２、接続線２０−１と走査線１１および接続
線２０−２と信号線１２との交差部において多層配線が
可能であり、接続パターン２５−１〜２５−４に形成さ
れた開口部２１−１〜２１−５によって接続線２０が分
断されるようにしておけば、二次的な不良は発生しない
。

以上、駆動用の絶縁ゲート型トランジスタと絵素電極と
よりなる構成単位を表示エリア内に１組、２組および４
組有するアクティブマトリクス基板において、絶縁ゲー
ト型トランジスタが閉ループを構成するように絶縁ゲー
ト型トランジスタまたは当該絶縁ゲート型トランジスタ
に接続された絵素電極相互間、および信号線との間に接
続線を配置し、外部から絶縁ゲート型トランジスタの電
気特性や内部短絡等の諸特性を検査した後、前記接続を
解除してパネル組み立て工程に進行させるアクティブマ
トリクス基板の製造方法について説明した。この結果、
パネル化する前段階において、点欠陥の主原因である絶
縁ゲート型トランジスタのＯＮ電流少（ソース・ドレイ
ン間開放）とＯＦＦＦＦ電流間−ス・ドレイン間短絡）
の存在を認、識できるので、その工業的価値は歩留まり
が加速度的に低下する、特に大面積の表示デバイスにお
いて著しく高い。ＯＦＦＦＦ電流間してはノーマリ−ホ
ワイト表示では白点欠陥になるので、レーザ等の切断手
段を用いて絶縁ゲート型トランジスタを信号線や走査線
から切り放して表示能力を失わせることにより黒点欠陥
に転化することが可能であり、改善効果は白点欠陥の皆
無化として評価される。ＯＮ電流少に関しては表示エリ
ア内の絵素電極を複数化しておくことにより、通常の動
画表示には全く支障ないをきたさない。

更なる改善は黒点欠陥をも皆無とするべくなされたもの
で、黒点欠陥に転化されて表示能力を喪失した、元々は
白点欠陥に正常な表示能力を与えるための発明であり、
第１６の実施例として説明する。また黒点欠陥に正常な
表示能力を与える発明については第１７の実施例として
説明する。

第１６の実施例においては、アクティブマトリクス基板
の製造に当り、絵素電極のみを除いて基板を製作し、絶
縁ゲート型トランジスタの電気検査終了後に絵素電極を
形成する製造方法が採用される。なぜならば、点欠陥の
主原因となる駆動用の絶縁ゲート型トランジスタの特性
不良や内部短絡等の情報収拾のためには（実施例におい
ては接続線の一部として流用されるパターン配置図も図
示してはいるが）絵素電極は必ずしも必要ではないから
で、点欠陥の補正または修正が可能となるためには、表
示エリア内に複数個の構成単位が必要であり、また形成
された絵素電極が走査線や信号線、あるいは絶縁ゲート
型トランジスタ等の構成因子上に位置して寄生容量を増
やしたり、短絡したりすることは許されないので、適用
可能な回路構成は特許請求の範囲第８項、第１１項、第
１３項、第１５項、および第１８項に記載されたものに
限定される。これらはいずれも絵素電極と絶縁ゲート型
トランジスタとよりなる構成単位が２個ずつ並んで配置
され、しかも並んだ絵素電極間に走査線や信号線、ある
いは絶縁ゲート型トランジスタ等の構成因子が存在しな
い。従ってＯＦＦＦＦ電流間縁ゲート型トランジスタを
正規の回路構成から切り放し、正常な絶縁ゲート型トラ
ンジスタ１個で２個の絵素電極に相当する大きさの１個
の絵素電極を駆動することができる。この意味では予め
電流駆動能力に余力を持たせたトランジスタ設計を行う
べきで、特に絶縁ゲート型トランジスタ数を２とする場
合は必須の設計事項と言えよう。絶縁ゲート型トランジ
スタの電流駆動能力はパターン設計上はチャネルの幅（
Ｗ）と長さ（Ｌ）の比、Ｗ／Ｌで決定されることは公知
である。

共有する一つの絵素電極と、ＯＦＦＦＦ電流間は内部短
絡を有する不良の絶縁ゲート型トランジスタとの接続を
回避するには二つの方法がある。

第１の方法としては絵素電極の形成のための写真食刻工
程に於て、パターン形成のための感光製樹脂にポジ型の
ものを用い、電気検査のデータに基づいてスポット露光
を行い、不良の絶縁ゲート型トランジスタには絵素電極
を一部欠除させてそれらの間に電気的な接触を与えずに
おくものである。

この方法は絶縁ゲート型トランジスタの電気検査結果を
写真食刻工程にデータ転送しておく煩わしさはあるが、
二次的な不良を伴わない特長がある。

第２の方法としては絵素電極が形成されたときに、不良
の絶縁ゲート型トランジスタと絵素電極との接続が与え
られないようにドレインやドレイン配線をレーザ等の切
断手段により除去しておく、あるいは不良の絶縁ゲート
型トランジスタと走査線や信号線との接続を同じくレー
ザで除去しておくことであり、絶縁ゲート型トランジス
タの電気検査時に同時に行うことが可能で合理的である
。しかしながら、レーザ照射による切断では基板上で飛
散した導電性材料が再付着して二次的な不良を発生する
恐れが皆無とは言えない欠点がある。

絶縁ゲート型トランジスタの形成後に絵素電極を形成す
る具体的な方法については、絶縁ゲート型トランジスタ
の構造と製造方法が多様であり全てを網羅することは出
来ないので、特に考慮すべきポイントを以下に記してお
くことにする。

それらは、１）絶縁ゲート型トランジスタのトランジス
タ特性に加熱処理により回復しないような損傷（ダメー
ジ）を与えない、２）絶縁ゲート型トランジスタのドレ
イン電極またはドレイン配線さらには接続が必要とされ
る配線層との間でオーミック・コンタクトを保つこと、
３）他の導電層あるいは絶縁層の膜厚や膜質を変化させ
ないこと等であり、工業的には絵素電極を絶縁ゲート型
トランジ、スタの形成後に形成することによって新たな
製造工程の発生や特殊な製造機械の導入が必要となって
コスト高にならぬよう留意する事が大切である。

第１７の実施例として黒点欠陥に正常な表示能力を与え
る方法について説明する。絵素電極と駆動用の絶縁ゲー
ト型トランジスタとよりなる構成単位において、絶縁ゲ
ート型トランジスタにＯＮ電流少またはソース・ドレイ
ン間開放の不良が発生した場合には、再近接の構成単位
内の正常な絶縁ゲート型トランジスタより駆動電流の供
給を受けることが出来れば、黒点欠陥を補正することが
できる。このためには第１６の実施例と同様に予め電流
駆動能力に余力を持たせたトランジスタ設計を行なって
おく必要がある。ＯＮ？Ｉ！流少またはソース・ドレイ
ン間開放の不良の発生位置が識別できる回路構成は特許
請求の範囲第１７項から第３３項に記載されたものであ
るが、本発明で提示したアクティブマ）　ＩＪクス基板
構成では信号線上に絶縁層が存在していないことと、形
成された絵素電極が走査線や信号線、あるいは絶縁ゲー
ト型トランジスタ等の構成因子上に位置して寄生容量を
増やしたり、短絡したりすることは許されないので、適
用可能なパターン構成は特許請求の範囲第１９項に記載
されたものに限定される。これらはいずれも絵素電極と
絶縁ゲート型トランジスタとよりなる構成単位が２個ず
つ並んで配置され、しかも並んだ絵素電極間に走査線や
信号線、あるいは絶縁ゲート型トランジスタ等の構成因
子が存在していないからである。特性不良（ＯＮ電流小
）の絶縁ゲート型トランジスタのドレイン電極または当
該の絶縁ゲート型トランジスタに接続された絵素電極と
、正常な絶縁ゲート型トランジスタのドレイン電極また
は当該の絶縁ゲート型トランジスタに接続された絵素電
極とを導電性の小パターンで接続するためには、例えば
東京エレクトロン（株）より販売されている米国台マイ
クリオン社製のレーザ・スポット・デボノション装置Ｌ
−ＩＤが挙げられる。同装置は数１０Ｔｏｒｒの減圧下
で有機金属ガスを流しながら基板上にレーザを照射する
ことにより、数−数１０μｍのパターン幅の導電性の小
パターンを僅か０．　１−０．　２μｍの膜厚で１μｍ
の段差を有する基板上にカバレージよく被着形成できる
。この様な小さなパターンで前記接続がなされるならば
、走査線上と信号線上とに絶縁層が存在していれば小さ
なパターンと走査線または信号線との間で生じる寄生容
量は画像表示に支障ないほど小さくなるので、特許請求
の範囲第１７項から第２０項に記載された回路構成の全
てに採用出来ることを補足しておく。

補助容量が導入されると、補助容量の共通線と、絶縁ゲ
ート型トランジスタと信号線および絶縁ゲート型トラン
ジスタ相互間の接続線との交差部が必然的に発生し、交
差部に於いて短絡が発生する確率は０ではないことは明
かであるので、実施例においては理解を簡単にするため
補助容量を有しないアクティブマトリクス基板について
説明している。しかしながら、接続線は最終的には分断
または除去されるので不良を増加させて歩留まりを低下
させる恐れは無く、補助容量を有するアクティブマトリ
クス編成の場合にも本発明の有効性は損なわれるもので
はない。ただし、補助容量の共通線と接続線との短絡が
余分な電流通路を形成するので電気検査の項目数が増加
することは避けられないことを補足し、具体的な検査内
容については本発明では省略しておく。

ここで、第２６図に本発明のアクティブマトリクス基板
を用いた場合の絵素電極の配置をまとめてみよう。第２
６図（ａ）は第１の実施例に対応した、従来と同じ配置
図であり、走査線１１と信号線の交点毎に一つの絵素電
極１４が存在している。第２６図（ｂ）は第２、第１２
および第１５の実施例に対応した配置図であり、走査線
１１と信号線１２との交点毎に信号線の両側に二つの絵
素電極１４−１．１４−２が存在している。第２６図（
Ｃ）は第４、第１０および第１４の実施例に対応した配
置図であり、走査線１１と信号線１２との交点毎に対角
の位置に二つの絵素電極１４−Ｌ　　１４−２が存在し
ている。第２６図（ｄ）は、第３と第１１の実施例に対
応した配置図であり、走査線１１と信号線１２との交点
毎に走査線の両側に二つの絵素電極１４−１．１４−２
が存在している。第２６図（ｅ）は第５と第１３の実施
例に対応した配置図であり、走査線１１と信号線１２と
の交点毎に信号線の片側に二つの絵素電極１４−１．１
４−２が存在している。第２６図（１）は第６の実施例
に対応した配置図であり、走査線１１と信号線１２との
交点毎に全ての対角の位置に四つの絵素電極１４−１〜
１４−４が一つずつ存在している。第２６図（ｇ）は第
９の実施例に対応した配置図であり、走査線１１と信号
線１２との交点毎に対角の位置に四つの絵素電極１４−
１〜１４−４が二つずつ存在している。第２６図（ｈ）
は第８の実施例に対応した配置図であり、走査線１１と
信号線１２との交点毎に走査線の両側に四つの絵素電極
１４−１〜１４−４が二つずつ存在している。第２６図
（ｉ）は第７の実施例に対応した配置図であり、走査線
１１と信号線１２との交点毎に信号線の両側に四つの絵
素電極１４−１〜１４−４が二つずつ存在している。

第２６図からも容易に分かるように、絵素電極を複数化
する場合には多種多様な配置があり、カラー表示に際し
てはドツト（絵素電極）の大きさと色表示の分解能（絵
素電極の分散度合）を考慮して最適のものを選定する事
が望ましい。なお、多くの実施例の中で単位絵素を一行
おきに半ピツチずらし、カラーフィルタ上のＲＧＢの着
色層の配列をデルタ（三角）配置とすることによって、
絵素数が少ない場合でも見かけ上の解像力を確保するこ
とが可能な回路構成に対して、接続線の接続先が変更さ
れて同時に電気検査における走査線と信号線の組合せが
変更されても、当然本発明の範１万に属する。

なお、本発明の主旨に従えば、アクティブマトリクス基
板は液晶パネルに限定される理由は存在せず、光学素子
としてＥＬやＳｉＣ等の発光素子を有するデバイスであ
っても適用可能である。また液晶パネルも本文で説明し
た透過型に限定されるものではなく、絵素電極の形成に
係る製造工程の多少の増減と変更を許せば反射型の液晶
パネルにおいても極めて有用な発明であることを付記し
ておく。

発明の効果以上のように本発明においては、まずアクティブマ）　
ＩＪクス基板を液晶パネル化する前に、点欠陥の発生状
況を推測することが可能となり、高価なカラーフィルタ
を無駄に使用する損失を回避できる。また、絶縁ゲート
型トランジスタを複数化する技術との併用により点欠陥
の緩和の自由度も大幅に強化され、最も進歩した形にお
いては原理的に点欠陥が発生しないアクティブマトリク
ス基板を得ることができて歩留まりの向上をはかれる。

【図面の簡単な説明】

第１図から第２５図の実施例にかかるものであり、第１
３図から第１６図および各図の（ａ）は液晶パネルまた
はアクティブマトリクス基板の等価回路図、各図の（ｂ
）は同等価回路に対応したパターン配置図、第１図（ｃ
）、（ｄ）は第１図（ａ）上の絶縁ゲート型トランジス
タ（Ａ−Ａ”線上）と接続線（Ｂ−Ｂ’綿線上の断面図
、第２６図は本発明の実施例における絵素電極の配置図
、第２７図は液晶パネルへの実装手段を与えた斜視図、
第２８図は従来のアクティブ型の液晶パネルの等価回路
図、第２９図および第３０図は改善されたアクティブ型
の液晶パネルの等価回路図である。１・・液晶パネル、２・・アクティブ（マトリクス）基
板、３・・集積回路チップ、４・・接続フィルム、５．
６・・信号線と走査線の電極端子（群）、９・・カラー
フィルタ、１０・・絶縁ゲ・・ト型トランジスタ、１１
（８）・・走査線、１２（７）・・信号線、１３・・液
晶セル、１４・・絵素電極、１６・・蓄積容量、２０・
・接続線、２１・・開口部、２２・・ソース配線、２３
・・ドレイン配線、２５・・（Ｃｒの）接続パターン、
２６．２７・・開口部、２８・・信号線の分岐部、２９
・・絶縁層、３０・・非晶質シリコン層、３１・・（不
純物を含む）非晶質シリコン層、３２・・ゲート絶縁層
、３３・・（エツチング・ストッパ用）絶縁層、３４・
・（ＡＩの）接続パターン、４０・・補助の絶縁ゲ・・
ト型トランジスタ。代理人の氏名　弁理士　粟野重孝　はか工名第１図第１図「１５第図第図（Ｃ）＜ｄ）第図第ズ／２（７２）／２（Ｉｌすｌ）／２（７１す２）（ａ）第図／ｚ（７２）第図（ｂン１２（７Ｌ＋１）第図第／２（η）／２（７２＋１）１２乙η中２）（ａ）／２（ｎ中３）人−１５第図第図／２（７２）（ｂ）１２（ｙｌ＊ｉ）＜ｂ）第図１２（７１ン／２（ｎ中１）／２（πｆ２ン＜ａ＞第図／２　（７２）１２（ηｔυ ／２（η中２）ｔｚ＜ｎす３）（ａン第図／２（η）第図１２（刀中！ンＣｂ）（ｂ）第図／２（π）／２（π十ｌ）／２（ηり）（ａ）弔図７２（ｙｚン１２（７２すυ Ａ？（ｎ＋２］（Ｌ２）第図／２（７２）第１０図１２（π）／２（７２す１）Ｃｂ）１２（ｎ＋υ （ｂン第１０図第１１図１２（η］（ｄ）１２（ηｔ！）１２（ｎ＋２）ａｌｌ１図ｆ２（ηン窮２図／２（ｎやｌン（ｂン窮１２図１２（ｎ）第１３図／２（７２）／２（刀十ｌ）／２（７Ｉ◆２２／２（ｎφ１２１２（ｎ−２＋第１４図／２（ηン７２（ｎ＋ｔ）第１５図ｈ！（７２）第１７図１２（η＋りｌ２（７２す２）躬１７図第図（ｂン（ｂ）第図第図／２（７２）／２（刀十ｌ）／２（η＋２ン（＜２）ｆ２（ｎ中１）１２（ｎ中２）第１９図第２０図（ｂ）Ｃｂ）第２０図】２１図／２（刀）（４ン１２（ｎ◆／）ノ２（ｎＱＩ（ａン第２１図第２２図（ｂ）Ｃｂ）第２２図第２３図（ａ＞（ａ）第２３図第図Ｃｂ）（ｂ）第２４図嘉２５因（ａ＞（ｃＬ）第２５　図第２６図＜ｂ＞（Ｃ）（ｄ）第２６図第２６図（ｂ）（巴）び）第２６第２７図（ル）ｍ−一液晶パネル一一−アクティブ基板一−−キ林チ・ノブーーー儒１売シクルムーーー　刀う−フィルり第２６図第２８図＜１＞一−−点ゑ看文ゲート量トランジスターーーり君【　＆ −稽号線一一一厄セル／２第２９図１０−７．に−２一一、ｔソ汝ゲート型トランジスタ／２、ｊＩｓ手続補正書は式）事件の表示平成　１年　特許顯第　８６２２７　　号発明の名称補正をする者

Claims

【特許請求の範囲】

（１）走査線と信号線（ｎ番）の交点毎に一組の絶縁ゲ
ート型トランジスタと絵素電極とを有するアクティブマ
トリクス基板において、除去可能な配線材でｎ番の絶縁
ゲート型トランジスタのドレイン電極または絵素電極が
隣接するｎ＋１番の信号線に接続されて形成され、ｎ番
とｎ＋２番の信号線間に電圧が印加されｎ番とｎ＋１番
の２個の絶縁ゲート型トランジスタを直列にして電気特
性が検査された後に、前記接続の解除が行なわれること
を特徴とする点欠陥の検出可能なアクティブマトリクス
基板の製造法。
（２）同一の走査線（ｍ番）と信号線（ｎ番）とで駆動
される絶縁ゲート型トランジスタと絵素電極とより成る
一組の構成単位を、走査線と信号線の交点毎に信号線の
両側に二組有するアクティブマトリクス基板において、
２個の絶縁ゲート型トランジスタが直列に構成されるべ
く除去可能な配線材で接続されて形成され、絶縁ゲート
型トランジスタの電気検査終了後に前記接続の解除と、
特性不良（ＯＦＦ電流大）の絶縁ゲート型トランジスタ
と絵素電極との接続の解除とが行なわれることを特徴と
する点欠陥の検出および補修の可能なアクティブマトリ
クス基板の製造法。
（３）（ｍ、ｎ）番地の第１の絶縁ゲート型トランジス
タのドレイン電極または絵素電極と、（ｍ、ｎ＋１）番
地、（ｍ、ｎ＋２）番地または（ｍ＋１、ｎ＋１）番地
の第２の絶縁ゲート型トランジスタのドレイン電極また
は絵素電極とが除去可能な配線材で接続されて形成され
、ｎ番とｎ＋１番、ｎ番とｎ＋２番またはｎ＋１番の信
号線間に電圧が印加され第１と第２の絶縁ゲート型トラ
ンジスタを直列にして電気特性が検査された後に、前記
接続の解除が行なわれることを特徴とする請求項２記載
の点欠陥の検出可能なアクティブマトリクス基板の製造
法。
（４）同一の走査線と信号線とで駆動される絶縁ゲート
型トランジスタと絵素電極とより成る一組の構成単位を
、走査線と信号線の交点毎に走査線の両側に二組有する
アクティブマトリクス基板において、（ｍ、ｎ）番地の
第１の絶縁ゲート型トランジスタのドレイン電極または
絵素電極と（ｍ＋１、ｎ＋１）番地の第２の絶縁ゲート
型トランジスタのドレイン電極または絵素電極とが除去
可能な配線材で接続されて形成され、ｎ番とｎ＋１番の
信号線間に電圧が印加され第１と第２の絶縁ゲート型ト
ランジスタを直列にして電気特性が検査された後に前記
接続の解除と、特性不良（ＯＦＦ電流大）の絶縁ゲート
型トランジスタと絵素電極との接続の解除とが行なわれ
ることを特徴とする点欠陥の検出および補修の可能なア
クティブマトリクス基板の製造法。
（５）同一の走査線と信号線とで駆動される絶縁ゲート
型トランジスタと絵素電極とより成る一組の構成単位を
、走査線と信号線の交点毎に対角の位置に二組有するア
クティブマトリクス基板において、２個の絶縁ゲート型
トランジスタが直列に構成されるべく除去可能な配線材
で接続されて形成され、絶縁ゲート型トランジスタの電
気検査終了後に前記接続の解除と、特性不良（ＯＦＦ電
流大）の絶縁ゲート型トランジスタと絵素電極との接続
の解除とが行なわれることを特徴とする点欠陥の検出お
よび補修の可能なアクティブマトリクス基板の製造法。
（６）（ｍ、ｎ）番地の第１の絶縁ゲート型トランジス
タのドレイン電極または絵素電極と（ｍ＋１、ｎ＋１）
番地、（ｍ＋１、ｎ＋２）番地または（ｍ＋２、ｎ＋１
）番地の第２の絶縁ゲート型トランジスタのドレイン電
極または絵素電極とが除去可能な配線材で接続されて形
成され、ｎ番とｎ＋１番、ｎ番とｎ＋２番またはｎ番と
ｎ＋１番の信号線間に電圧が印加され第１と第２の絶縁
ゲート型トランジスタを直列にして電気特性が検査され
た後に、前記接続の解除が行なわれることを特徴とする
請求項５記載の点欠陥の検出および補修の可能なアクテ
ィブマトリクス基板の製造法。
（７）同一の走査線と信号線とで駆動される絶縁ゲート
型トランジスタと絵素電極とより成る一組の構成単位を
、走査線と信号線の交点毎に信号線の片側に二組有する
アクティブマトリクス基板において、２個の絶縁ゲート
型トランジスタが直列に構成されるべく除去可能な配線
材で接続されて形成され、絶縁ゲート型トランジスタの
電気検査終了後に前記接続の解除と、特性不良（ＯＦＦ
電流大）の絶縁ゲート型トランジスタと絵素電極との接
続の解除が行なわれることを特徴とする点欠陥の検出お
よび補修の可能なアクティブマトリクス基板の製造法。
（８）（ｍ、ｎ）番地の第１の絶縁ゲート型トランジス
タのドレイン電極または絵素電極と（ｍ、ｎ＋１）番地
の第２の絶縁ゲート型トランジスタのドレイン電極また
は絵素電極とが除去可能な配線材で接続されて形成され
、ｎ番とｎ＋１番の信号線間に電圧が印加され第１と第
２の絶縁ゲート型トランジスタを直列にして電気特性が
検査された後に、前記接続の解除が行なわれることを特
徴とする請求項７記載の点欠陥の検出可能なアクティブ
マトリクス基板の製造法。
（９）同一の走査線と信号線とで駆動される絶縁ゲート
型トランジスタと絵素電極とより成る一組の構成単位を
、走査線と信号線との交点毎に全ての対角の位置に４組
有するアクティブマトリクス基板において、４個の絶縁
ゲート型トランジスタのうち２個が直列に構成されるべ
く除去可能な配線材で接続されて形成され、絶縁ゲート
型トランジスタの電気検査終了後に前記接続の解除と、
特性不良（ＯＦＦ電流大）の絶縁ゲート型トランジスタ
と絵素電極との接続の解除とが行なわれることを特徴と
する点欠陥の検出および補修の可能なアクティブマトリ
クス基板の製造法。
（１０）（ｍ、ｎ）番地の第１の絶縁ゲート型トランジ
スタのドレイン電極または絵素電極と（ｍ＋１、ｎ＋１
）番地の第２の絶縁ゲート型トランジスタのドレイン電
極または絵素電極と、（ｍ＋１、ｎ）番地または（ｍ、
ｎ＋１）番地の第３の絶縁ゲート型トランジスタのドレ
イン電極または絵素電極と、（ｍ、ｎ＋２）番地または
（ｍ＋２、ｎ）の第４の絶縁ゲート型トランジスタのド
レイン電極または絵素電極とが除去可能な配線材で接続
されて形成され、ｎ番とｎ＋１番およびｎ番とｎ＋２番
の信号線間またはｎ番とｎ＋１番の信号線間に電圧が印
加され第１と第２および第３と第４の絶縁ゲート型トラ
ンジスタを２個ずつ直列にして電気特性が検査された後
に、前記接続の解除が行なわれることを特徴とする請求
項９記載の点欠陥の検出および補修の可能なアクティブ
マトリクス基板の製造法。
（１１）同一の走査線と信号線とで駆動される絶縁ゲー
ト型トランジスタと絵素電極とより成る一組の構成単位
を、信号線の両側に二組ずつ有するアクティブマトリク
ス基板において、４個の絶縁ゲート型トランジスタのう
ち２個が直列に構成されるべく除去可能な配線材で接続
されて形成され、絶縁ゲート型トランジスタの電気検査
終了後に前記接続の解除と、特性不良（ＯＦＦ電流大）
の絶縁ゲート型トランジスタと絵素電極との接続の解除
とが行なわれることを特徴とする点欠陥の検出および補
修の可能なアクティブマトリクス基板の製造法。
（１２）（ｍ、ｎ）番地の第１の絶縁ゲート型トランジ
スタのドレイン電極または絵素電極と（ｍ＋１、ｎ＋２
）番地または（ｍ＋２、ｎ＋１）番地の第２の絶縁ゲー
ト型トランジスタのドレイン電極または絵素電極と、（
ｍ、ｎ）番地の第３の絶縁ゲート型トランジスタのドレ
イン電極または絵素電極と（ｍ＋１、ｎ＋１）番地の第
４の絶縁ゲート型トランジスタのドレイン電極または絵
素電極とが除去可能な配線材で接続されて形成され、ｎ
番とｎ＋２番およびｎ番とｎ＋１番の信号線間またはｎ
番とｎ＋１番の信号電圧間に電圧が印加され第１と第２
および第３と第４の絶縁ゲート型トランジスタを２個ず
つ直列にして電気特性が検査された後に、前記接続の解
除が行なわれることを特徴とする請求項１１、１７記載
の点欠陥の検出および補修の可能なアクティブマトリク
ス基板の製造法。
（１３）同一の走査線と信号線とで駆動される絶縁ゲー
ト型トランジスタと絵素電極とより成る一組の構成単位
を、走査線の両側に二組ずつ有するアクティブマトリク
ス基板において、４個の絶縁ゲート型トランジスタのう
ち２個が直列に構成されるべく除去可能な配線材で接続
されて形成され、絶縁ゲート型トランジスタの電気検査
終了後に前記接続の解除と、特性不良（ＯＦＦ電流大）
の絶縁ゲート型トランジスタと絵素電極との接続の解除
とが行なわれることを特徴とする点欠陥の検出および補
修の可能なアクティブマトリクス基板の製造法。
（１４）（ｍ、ｎ）番地の第１の絶縁ゲート型トランジ
スタのドレイン電極または絵素電極と（ｍ＋１、ｎ＋１
）番地の第２の絶縁ゲート型トランジスタのドレイン電
極または絵素電極と、（ｍ、ｎ＋１）番地または（ｍ、
ｎ＋２）の第３の絶縁ゲート型トランジスタのドレイン
電極または絵素電極と（ｍ＋２、ｎ）番地または（ｍ＋
１、ｎ）番地の第４の絶縁ゲート型トランジスタのドレ
イン電極または絵素電極とが除去可能な配線材で接続さ
れて形成され、ｎ番とｎ＋１番の信号線間またはｎ番と
ｎ＋１番およびｎ番とｎ＋２番の信号線間に電圧が印加
され第１と第２および第３と第４の絶縁ゲート型トラン
ジスタを２個ずつ直列にして電気特性が検査された後に
、前記接続の解除が行なわれることを特徴とする請求項
１３記載の点欠陥の検出および補修の可能なアクティブ
マトリクス基板の製造法。
（１５）同一の走査線と信号線とで駆動される絶縁ゲー
ト型トランジスタと絵素電極とより成る一組の構成単位
を、走査線と信号線との交点毎に対角の位置に二組ずつ
有するアクティブマトリクス基板において、４個の絶縁
ゲート型トランジスタのうち２個が直列に構成されるべ
く除去可能な配線材で接続されて形成され、絶縁ゲート
型トランジスタの電気検査終了後に前記接続の解除と、
特性不良（ＯＦＦ電流大）の絶縁ゲート型トランジスタ
と絵素電極との接続の解除とが行なわれることを特徴と
する点欠陥の検出および補修の可能なアクティブマトリ
クス基板の製造法。
（１６）（ｍ、ｎ）番地の第１の絶縁ゲート型トランジ
スタのドレイン電極または絵素電極と（ｍ＋１、ｎ＋１
）番地の第２の絶縁ゲート型トランジスタのドレイン電
極または絵素電極と、（ｍ、ｎ）番地の第３の絶縁ゲー
ト型トランジスタのドレイン電極または絵素電極と（ｍ
＋１、ｎ＋２）番地または（ｍ＋２、ｎ＋１）番地の第
４の絶縁ゲート型トランジスタのドレイン電極または絵
素電極とが除去可能な配線材で接続されて形成され、ｎ
番とｎ＋１番およびｎ番とｎ＋２番の信号線間またはｎ
番とｎ＋１番の信号電圧間に電圧が印加され第１と第２
および第３と第４の絶縁ゲート型トランジスタを２個ず
つ直列にして電気特性が検査された後に、前記接続の解
除が行なわれることを特徴とする請求項１５記載の点欠
陥の検出および補修の可能なアクティブマトリクス基板
の製造法。
（１７）同一の走査線と信号線とで駆動される絶縁ゲー
ト型トランジスタと絵素電極とより成る一組の構成単位
を、走査線と信号線の交点毎に対角の位置に二組有する
ともに補助の絶縁ゲート型トランジスタを有するアクテ
ィブマトリクス基板において、（ｍ、ｎ）番地の第１の
絶縁ゲート型トランジスタと（ｍ＋２、ｎ＋２）番地、
（ｍ＋１、ｎ）番地または（ｍ−１、ｎ＋２）番地の第
２の絶縁ゲート型トランジスタのドレイン電極または絵
素電極と（ｍ＋１、ｎ＋１）番地、（ｍ＋２、ｍ＋１）
番地または（ｍ＋１、ｎ＋１）番地の補助の絶縁ゲート
型トランジスタのドレイン電極とが除去可能な配線材で
接続されて形成され、ｎ番とｎ＋１番およびｎ＋１番と
ｎ＋２番の信号線間、ｎ番とｎ＋１番の信号線間または
ｎ番とｎ＋１番およびｎ＋１番とｎ＋２番の信号線間に
電圧が印加され駆動用と補助の２個の絶縁ゲート型トラ
ンジスタを直列にして電気特性が検査された後に前記接
続の解除と、特性不良（ＯＦＦ電流大）の絶縁ゲート型
トランジスタと絵素電極との接続の解除とが行なわれる
ことを特徴とする点欠陥の検出および補修の可能なアク
ティブマトリクス基板の製造法。
（１８）同一の走査線と信号線とで駆動される絶縁ゲー
ト型トランジスタと絵素電極とより成る一組の構成単位
を、走査線と信号線の交点毎に信号線の片側に二組有す
るともに補助の絶縁ゲート型トランジスタを有するアク
ティブマトリクス基板において、２個の絶縁ゲート型ト
ランジスタのうちの１個と補助の絶縁ゲート型トランジ
スタとが直列に構成されるべく除去可能な配線材で接続
されて形成され、絶縁ゲート型トランジスタの電気検査
終了後に前記接続の解除と、特性不良（ＯＦＦ電流大）
の絶縁ゲート型トランジスタと絵素電極との接続の解除
とが行なわれることを特徴とする点欠陥の検出および補
修の可能なアクティブマトリクス基板の製造法。
（１９）（ｍ、ｎ）番地の第１の絶縁ゲート型トランジ
スタと（ｍ＋１、ｎ）番地または（ｍ＋２、ｎ＋１）番
地の第２の絶縁ゲート型トランジスタのドレイン電極ま
たは絵素電極と（ｍ＋２、ｎ＋１）番地の補助の絶縁ゲ
ート型トランジスタのドレイン電極とが除去可能な配線
材で接続されて形成され、ｎ番とｎ＋１番の信号線間ま
たはｎ番とｎ＋２番およびｎ＋１番とｎ＋２番の信号線
間に電圧が印加され駆動用と補助の２個の絶縁ゲート型
トランジスタを直列にして電気特性が検査された後に前
記接続の解除が行なわれることを特徴とする請求項１８
記載の点欠陥の検出および補修の可能なアクティブマト
リクス基板の製造法。
（２０）同一の走査線と信号線とで駆動される絶縁ゲー
ト型トランジスタと絵素電極とより成る一組の構成単位
を、走査線と信号線の交点毎に対角の位置に二組有する
アクティブマトリクス基板において、（ｍ、ｎ）番地の
第１の絶縁ゲート型トランジスタのドレイン電極または
絵素電極と（ｍ＋２、ｎ＋１）番地または（ｍ＋１、ｎ
＋１）番地の第２の絶縁ゲート型トランジスタのドレイ
ン電極または絵素電極と（ｍ＋１、ｎ＋２）番地または
（ｍ−１、ｎ＋２）の第２の絶縁ゲート型トランジスタ
のドレイン電極または絵素電極とが除去可能な配線材で
接続されて形成され、第１と各第２の絶縁ゲート型トラ
ンジスタを直列にして２回の電気特性が検査された後に
前記接続の解除と、特性不良（ＯＦＦ電流大）の絶縁ゲ
ート型トランジスタと絵素電極との接続の解除とが行な
われることを特徴とする点欠陥の検出および補修の可能
なアクティブマトリクス基板の製造法。
（２１）単位絵素内に複数個の絶縁ゲート型トランジス
タが独立して電気的に検査できるように信号線および複
数個の絶縁ゲート型トランジスタ相互間との間に除去可
能な配線材で前記素子間の相互接続がなされて形成され
たアクティブマトリクス基板において、電気検査終了後
に前記相互接続が解除され、特性不良（ＯＦＦ電流大）
の絶縁ゲート型トランジスタを除いて共通の絵素電極を
選択的に形成することを特徴とする点欠陥の補修された
アクティブマトリクス基板の製造法。
（２２）複数個の絶縁ゲート型トランジスタの相互接続
が構成が請求項７、１１、１３、１５または１８項に記
載されたものであることを特徴とする請求項２１記載の
点欠陥の補修されたアクティブマトリクス基板の製造法
。
（２３）単位絵素を構成する複数個の絶縁ゲート型トラ
ンジスタが独立して電気的に検査出来るように信号線お
よび複数個の絶縁ゲート型トランジスタ相互間との間に
除去可能な配線材で前記素子間の相互接続がなされて形
成され、絶縁ゲート型トランジスタの電気検査終了後に
前記相互接続が解除され、２個の絶縁ゲート型トランジ
スタで共有する一つの絵素電極の形成時に特性不良（Ｏ
ＦＦ電流大）の絶縁ゲート型トランジスタと絵素電極と
の接続が電気検査データに基づいて選択的に回避される
べく絵素電極の一部が欠除して形成されることを特徴と
する請求項２１記載の点欠陥の補修されたアクティブマ
トリクス基板の製造法。
（２４）単位絵素を構成する複数個の絶縁ゲート型トラ
ンジスタが独立して電気的に検査出来るように信号線お
よび複数個の絶縁ゲート型トランジスタ相互間との間に
除去可能な配線材で前記素子間の相互接続がなされて形
成され、絶縁ゲート型トランジスタの電気検査終了後に
前記相互接続が解除され、電気検査データに基づいて特
性不良（ＯＦＦ電流大）の絶縁ゲート型トランジスタを
正規の配線からレーザ照射によって分離した後、２個の
絶縁ゲート型トランジスタで共有する一つの絵素電極を
選択的に形成することを特徴とする請求項２１記載の点
欠陥の補修されたアクティブマトリクス基板の製造法。
（２５）単位絵素内に複数個の絶縁ゲート型トランジス
タと絵素電極が独立して電気的に検査できるように信号
線および複数個の絶縁ゲート型トランジスタ相互間との
間に除去可能な配線材で前記素子間の相互接続がなされ
て形成され、絶縁ゲート型トランジスタの電気検査終了
後に前記相互接続が解除され、電気検査終了後に特性不
良（ＯＮ電流小）の絶縁ゲート型トランジスタのドレイ
ン電極または当該の絶縁ゲート型トランジスタに接続さ
れた絵素電極と、正常な絶縁ゲート型トランジスタのド
レイン電極または当該の絶縁ゲート型トランジスタに接
続された絵素電極とをレーザ・スポット照射によって導
電性の小パターン薄膜で接続することを特徴とする点欠
陥の補修されたアクティブマトリクス基板の製造法。
（２６）複数個の絶縁ゲート型トランジスタの相互接続
が構成が請求項１８記載されたものであることを特徴と
する請求項２５記載の点欠陥の補修されたアクティブマ
トリクス基板の製造法。