KR20070001792A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20070001792A
KR20070001792A KR1020060044415A KR20060044415A KR20070001792A KR 20070001792 A KR20070001792 A KR 20070001792A KR 1020060044415 A KR1020060044415 A KR 1020060044415A KR 20060044415 A KR20060044415 A KR 20060044415A KR 20070001792 A KR20070001792 A KR 20070001792A
Authority
KR
South Korea
Prior art keywords
dummy pattern
electrode
liquid crystal
gate
crystal display
Prior art date
Application number
KR1020060044415A
Other languages
English (en)
Other versions
KR101234215B1 (ko
Inventor
이경묵
오재영
송계찬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to JP2006163599A priority Critical patent/JP4543013B2/ja
Priority to US11/452,785 priority patent/US7773170B2/en
Publication of KR20070001792A publication Critical patent/KR20070001792A/ko
Priority to US12/831,747 priority patent/US7944516B2/en
Application granted granted Critical
Publication of KR101234215B1 publication Critical patent/KR101234215B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/365—Non-linear optics in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 액정표시장치 및 그 제조방법은 데이터라인 좌우에 더미패턴을 형성하고 글라스 파우더(glass powder)를 절연막으로 사용함으로써 데이터라인 좌우에서 발생하는 빛샘을 차단하는 동시에 리페어(repair)공정을 단순화시키기 위한 것으로, 기판 위에 게이트전극과 게이트라인 및 더미패턴을 형성하는 단계; 상기 게이트전극과 게이트라인 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 소오스전극, 드레인전극 및 액티브층으로 구성되는 스위칭소자를 형성하는 단계; 상기 기판 위에 상기 게이트라인과 교차하며, 적어도 일 측면에 상기 더미패턴이 위치하도록 데이터라인을 형성하는 단계; 상기 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 및 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함한다.
더미패턴, 글라스 파우더, 리페어공정

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 3a 내지 도 3f는 도 2에 도시된 어레이 기판의 IIa-IIa'선 및 IIb-IIb'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 4a 내지 도 4e는 도 2에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 5a는 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 5b는 도 5a에 도시된 어레이 기판의 Va-Va'선 및 Vb-Vb'선에 따른 단면을 나타내는 도면.
도 6은 본 발명의 제 3 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 7은 본 발명의 제 4 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
** 도면의 주요부분에 대한 부호의 설명 **
110,210,310,410 : 어레이 기판 115A,215A,315A,415A : 제 1 절연막
115B,215B : 제 2 절연막 116,216,316,416 : 게이트라인
117,217,317,417 : 데이터라인 118,218,318,418 : 화소전극
120',220',320',420' : 액티브층 121,221,321,421 : 게이트전극
122,222,322,422 : 소오스전극 123,223,323,423 : 드레인전극
150,250,350,450 : 더미패턴
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 데이터라인의 리페어공정을 용이하게 한 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.
이하, 도 1을 참조하여 액정표시장치에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판(5)과 제 2 기판인 어레이(array) 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G), 청(Blue; B)의 색상을 구현하는 서브컬러필터(7)로 구성되는 컬러필터(C)와 상기 서브컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
상기 어레이 기판(10)에는 상기 기판(10) 위에 종횡으로 배열되어 화소영역(P)을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있다. 이때, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터(T)가 형성되어 있으며, 상기 각 화소영역(P)에는 화소전극(18)이 형성되어 있다.
상기 화소영역(P)은 컬러필터 기판(5)의 하나의 서브컬러필터(7)에 대응하는 서브화소(sub pixel)로 컬러화상은 상기 적, 녹, 청의 세 종류의 서브컬러필터(7)를 조합하여 얻어진다. 즉, 적, 녹, 청의 세 개의 서브화소가 모여서 한 개의 화소를 이루며, 박막 트랜지스터(T)는 상기 적, 녹 청의 서브화소에 각각 연결되어 있다.
이와 같이 구성되는 액정표시장치의 제조공정은 크게 어레이 기판에 스위칭소자를 형성하는 어레이공정과 컬러필터 기판에 컬러필터를 형성하는 컬러필터공정으로 구분될 수 있으며, 상기 어레이공정과 컬러필터공정을 통해 제작된 어레이 기판과 컬러필터 기판은 마지막으로 셀(cell)공정을 거쳐 서로 합착되어 액정표시패널이 완성되게 된다.
상기 셀공정은 어레이공정이나 컬러필터공정에 비해 상대적으로 반복되는 공정이 거의 없으며, 크게 액정분자의 배향을 위한 배향막 형성공정, 셀갭(cell gap) 형성공정, 셀 절단(cutting)공정 및 액정주입공정으로 나눌 수 있다. 한편, 이러한 공정을 거쳐 제작된 액정표시패널은 품질검사를 통해 선별되며, 양품으로 선별된 액정표시패널의 외측에 각각 편광판을 부착한 후, 구동회로를 연결하면 액정표시장치가 완성되게 된다.
이때, 전술한 액정표시장치의 검사 과정에서는, 상기 액정표시패널의 화면에 테스트 패턴을 띄우고 불량화소의 유무를 탐지하여 불량화소가 발견되었을 때에는 이에 대한 리페어공정을 실시하게 된다.
상기 액정표시장치의 불량에는 화소별 색상불량, 휘점(輝點)(항상 켜져 있는 상태), 암점(暗點)(항상 꺼져 있는 상태) 등의 점결함(point defect)과 인접한 배선간의 단락(short), 오픈(open), 정전기에 의한 스위칭소자의 파괴로 인해 발생하는 라인결함(line defect) 등이 있다.
특히, 상기 데이터라인의 단선불량은 라인결함으로써 상기 점결함의 경우 그 분포, 개수, 유형에 따라 허용되는 레벨이 있는 반면에, 상기 라인결함의 경우는 한 개라도 발생하게 되면 제품으로서의 가치가 없기 때문에 치명적이다.
한편, 개구율을 향상시키기 위해 화소전극을 데이터라인과 오버랩시키거나 근접시켜 형성하는 경우에는 상기 데이터라인과 화소전극 사이에 기생 전기장이 발생하게 된다. 그 결과 상기 데이터라인 좌우에 위치하는 액정층이 원하지 않는 방향으로 배열되어 빛샘현상이 발생하는 문제점이 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 데이터라인의 리페어공정이 용이한 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 데이터라인 좌우에서 발생하는 빛샘을 차단하도록 한 액정표시장치 및 그 제조방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 글라스 파우더를 게이트절연막으로 사용함으로써 소자 특성을 향상시킨 액정표시장치 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 기판 위에 형성된 게이트전극과 게이트라인 및 더미패턴; 상기 게이트전극과 게이트라인 위에 글라스 파우더로 형성된 제 1 절연막; 상기 게이트전극 상부에 형성되며, 소오스전극, 드레인전극 및 액티브층으로 구성되는 스위칭소자; 상기 기판 위에 상기 게이트라인과 교차하도록 형성되며, 적어도 일 측면에 상기 더미패턴이 위치하는 데이터라인; 상기 기판 위에 형성되며, 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 포함하는 제 2 절연막; 및 상기 기판 위에 형성되며, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 포함한다.
또한, 본 발명의 다른 액정표시장치는 기판 위에 형성된 게이트전극과 게이트라인 및 더미패턴; 상기 게이트전극과 게이트라인 위에 글라스 파우더로 형성된 제 1 절연막; 상기 게이트전극 상부에 형성되며, 소오스전극, 드레인전극 및 액티브층으로 구성되는 스위칭소자; 상기 기판 위에 상기 게이트라인과 교차하도록 형성되며, 적어도 일 측면에 상기 더미패턴이 위치하는 데이터라인; 단선된 데이터라인과 더미패턴을 연결시키는 연결라인; 상기 기판 위에 형성되며, 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 포함하는 제 2 절연막; 및 상기 기판 위에 형성되며, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 포함한다.
또한, 본 발명의 액정표시장치의 제조방법은 기판 위에 게이트전극과 게이트라인 및 더미패턴을 형성하는 단계; 상기 게이트전극과 게이트라인 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 소오스전극, 드레인전극 및 액티브층 으로 구성되는 스위칭소자를 형성하는 단계; 상기 기판 위에 상기 게이트라인과 교차하며, 적어도 일 측면에 상기 더미패턴이 위치하도록 데이터라인을 형성하는 단계; 상기 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 및 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함한다.
또한, 본 발명의 액정표시장치의 리페어방법은 기판 위에 게이트전극과 게이트라인 및 더미패턴을 형성하는 단계; 상기 게이트전극과 게이트라인 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 소오스전극, 드레인전극 및 액티브층으로 구성되는 스위칭소자를 형성하는 단계; 상기 기판 위에 상기 게이트라인과 교차하며, 적어도 일 측면에 상기 더미패턴이 위치하도록 데이터라인을 형성하는 단계; 상기 더미패턴과의 연결을 통해 단선된 데이터라인을 리페어하는 단계; 상기 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 및 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
이때, 실제의 어레이 기판에는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MㅧN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 (m, n)번째 화소만을 나타내고 있다.
도면에 도시된 바와 같이, 본 실시예의 어레이 기판은(110)은 외부의 구동회로(미도시)로부터 주사신호가 인가되는 n번째 게이트라인(116), 화상신호가 인가되는 m번째 데이터라인(117), 상기 게이트라인(116)과 데이터라인(117)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 화소전극(118, 118n+1)을 포함한다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 연결된 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(115A), 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브층(120')을 포함한다. 이때, 상기 드레인전극(123) 위에는 제 1 콘택홀(140A)이 형성된 제 2 절연막(미도시)이 있어, 상기 제 1 콘택홀(140A)을 통해 상기 드레인전극(123)과 화소전극(118)이 전기적으로 접속되게 한다.
이때, (m, n+1)번째 화소전극(118n+1)의 일부는 해당화소의 게이트라인, 즉 n번째 게이트라인(116)쪽으로 연장되어 상기 게이트라인(116)의 일부, 즉 게이트라인이 돌출하여 구성된 제 1 스토리지전극(116')과 오버랩되며, 상기 오버랩된 제 1 스토리지전극(116')과 (m, n+1)번째 화소전극(118n+1)의 일부는 상기 제 1 절연막(115A)을 사이에 두고 스토리지 커패시터를 구성하게 된다.
한편, 상기 데이터라인(117)의 좌우 소정영역에는 데이터라인(117)의 단선불량 발생시 리페어를 위한 더미패턴(150)이 형성되어 있다. 이때, 상기 더미패턴(150)은 게이트배선, 즉 게이트전극(121)과 게이트라인(116)을 형성할 때 상기 게이트배선용 도전물질을 이용, 패터닝하여 형성하게 된다.
이때, 본 실시예에서는 상기 데이터라인(117) 좌우에 각각 하나의 더미패턴(150)이 형성된 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 더미패턴(150)을 데이터라인의 한쪽 면에만 형성할 수도 있다.
또한, 상기 더미패턴(150)은 데이터라인(117)과 화소전극(118) 사이에 위치하는 동시에 불투명한 게이트배선용 도전물질로 형성되어 상기 데이터라인(117)과 화소전극(118) 사이에 발생하는 기생 커패시턴스에 의한 빛샘을 차단하는 차단막의 역할을 하게 된다.
참고로, 미설명부호 160"은 상기 제 1 스토리지전극(116') 상부에 형성된 제 2 스토리지전극을 나타내며, 상기 제 2 스토리지전극(160")은 제 2 절연막에 형성된 제 2 콘택홀(140B)을 통해 상부의 (m, n+1)번째 화소전극(118n+1)과 전기적으로 접속하게 된다.
여기서, 본 실시예는 상기 제 1 절연막(115A)으로 유전상수(dielectric constant; k) 값이 작은 글라스 파우더(glass powder)를 사용하게 되며, 상기 글라스 파우더는 프린팅(printing)하거나 코팅을 한 후 소결(燒結)하는 방식으로 패턴 을 형성하게 된다.
이때, 상기 글라스 파우더로 이루어진 상기 제 1 절연막(115A)은 상기 게이트전극(121)과 게이트라인(116) 및 더미패턴(150) 상부만을 덮도록 패터닝되어 있으나 본 발명이 이에 한정되는 것은 아니다.
이와 같이 게이트배선 형성시 데이터라인(117) 좌우에 더미패턴(150)을 형성하고 그 상부에 글라스 파우더를 이용하여 제 1 절연막(115A)을 형성하게 되면 상기 더미패턴(150)을 통해 상기 데이터라인(117)의 리페어가 가능하게 되는 동시에 빛샘방지 영역으로의 활용이 가능하게 된다.
또한, 작은 유전상수 값을 가진 글라스 파우더가 게이트절연막인 제 1 절연막(115A)으로 사용되어 박막 트랜지스터의 전기적 특성이 실질적으로 향상되는 효과를 얻을 수 있다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크공정의 수를 줄이는 방법이 요구되어지고 있다.
도 3a 내지 도 3h는 도 2에 도시된 어레이 기판의 IIa-IIa'선 및 IIb-IIb'선에 따른 제조공정을 순차적으로 나타내는 단면도이며, 도 4a 내지 도 4e는 도 2에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
이때, 본 실시예는 4번의 마스크공정, 즉 4번의 포토리소그래피공정을 이용하여 어레이 기판을 형성하는 4마스크공정을 예로 들어 설명하고 있으나, 본 발명 이 이에 한정되는 것은 아니며 마스크공정의 수에 관계없이 적용될 수 있다.
도 3a 및 도 4a에 도시된 바와 같이, 유리와 같이 투명한 절연물질로 이루어진 기판(110) 위에 게이트전극(121)과 제 1 스토리지전극(116')을 포함하는 게이트라인(116) 및 본 실시예의 더미패턴(150)을 형성한다.
상기 더미패턴(150)은 데이터라인의 좌우 소정영역에 형성되어 데이터라인의 리페어 및 상기 데이터라인과 화소전극 사이의 빛샘을 차단하는 역할을 하게 된다.
이때, 상기 게이트전극(121), 게이트라인(116), 제 1 스토리지전극(116') 및 더미패턴(150)은 제 1 도전성물질을 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전성물질로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전성물질을 사용할 수 있다. 또한, 상기 게이트전극(121), 게이트라인(116), 제 1 스토리지전극(116') 및 더미패턴(150)은 상기 저저항 도전성물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
또한, 본 발명의 더미패턴(150)은 상기 게이트전극(121), 게이트라인(116), 제 1 스토리지전극(116')을 형성할 때 상기 게이트배선용 도전성물질을 이용, 패터닝하여 형성함으로써 추가적인 마스크공정이 필요 없게되는 이점이 있다.
그리고, 도 3b 및 도 4b에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 제 1 스토리지전극(116') 및 더미패턴(150) 위에 상기 게이트전 극(121), 게이트라인(116), 제 1 스토리지전극(116') 및 더미패턴(150)을 덮도록 제 1 절연막(115A)을 형성한다.
이때, 전술한 바와 같이 상기 제 1 절연막(115A)은 글라스 파우더를 이용하여 프린팅하거나 코팅한 후 소결하는 방식으로 형성하게 된다. 상기 프린팅방식은 솔벤트가 섞인 상태의 글라스 파우더를 프린팅방식으로 패턴을 형성한 후 소결을 통해 상기 솔벤트를 날려버리는 방식이며, 상기 소결은 분말체(粉末體)를 적당한 형상으로 가압 성형한 것을 가열함으로써 서로 단단히 밀착하여 고결(固結)하는 현상을 의미한다.
상기 글라스 파우더는 유전상수 값이 상대적으로 작기 때문에 실리콘질화막과 같은 다른 절연막에 비해 그 두께를 얇게 형성할 수도 있는 이점이 있다.
다음으로, 도 3c에 도시된 바와 같이, 제 1 절연막(115A)이 형성된 기판(110) 전면에 차례대로 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(130) 및 제 2 도전성물질로 이루어진 도전막(160)을 형성한다.
그리고, 도 3d에 도시된 바와 같이, 상기 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성하고, 슬릿영역을 포함하는 회절마스크(180)를 통해 상기 감광막(170)에 광을 조사한다.
이때, 상기 회절마스크(180)에는 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 마스크(180)를 투과한 빛만이 감광막(170)에 조사되게 된다.
본 실시예에 사용한 회절마스크(180)는 제 2 투과영역(II)이 슬릿구조를 가지며, 상기 제 2 투과영역(II)을 통해 조사되는 노광량은 빛을 모두 투과시키는 제 1 투과영역(I)에 조사된 노광량보다 적게 된다. 따라서, 감광막(170)을 도포한 후 상기 감광막(170)에 부분적으로 슬릿영역(II)이 마련된 마스크(180)를 사용하여 노광, 현상하게 되면 상기 슬릿영역(II)에 남아있는 감광막의 두께와 제 1 투과영역(I) 또는 차단영역(III)에 남아있는 감광막의 두께가 다르게 되게된다.
이때, 상기 감광막(170)으로 포지티브 타입의 포토레지스트를 사용하는 경우에는 상기 슬릿영역(II)에 남아있는 감광막의 두께는 차단영역(III)에 남아있는 감광막의 두께보다 적게 되며, 네거티브 타입의 포토레지를 사용하는 경우에는 상기 슬릿영역(II)에 남아있는 감광막의 두께는 제 1 투과영역(I)에 남아있는 감광막의 두께보다 적게 되게된다.
이때, 본 실시예에서는 포지티브 타입의 포토레지스트를 사용하였으나, 본 발명이 이에 한정되는 것은 아니며, 네거티브 타입의 포토레지스트를 사용할 수도 있다.
이어서, 상기 회절마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면(제 2 마스크공정), 도 3e에 도시된 바와 같이, 상기 차단영역(III) 및 제 2 투과영역(II)을 통해 모든 광이 차단되거나 광이 일부가 차단된 영역에는 소정 두께의 감광막패턴(170A~170D)이 남아있게 되고, 광이 모두 조사된 제 1 투과영역(I)영역에는 감광막이 제거되어 상기 도전막(160) 표면이 노출되게 된다.
이때, 상기 차단영역(III)을 통해 형성된 제 1 감광막패턴(170A)과 제 2 감 광막패턴(170B) 및 제 3 감광막패턴(170C)은 제 2 투과영역(II)에 형성된 제 4 감광막패턴(170D)보다 두껍게 형성되게 된다.
즉, 도면 좌측의 소오스/드레인전극영역(즉, 후술할 식각공정을 통해 소오스전극과 드레인전극이 형성될 영역) 상부에는 제 1 두께의 제 1 감광막패턴(170A)이 남아있고 도면 중앙의 제 1 스토리지전극(116') 상부의 소정영역에는 제 1 두께의 제 2 감광막패턴(170B)이 남아있게 되며, 상기 도면 우측의 한 쌍의 더미패턴(150) 사이에는 제 1 두께의 제 3 감광막패턴(170C)이 남아있게 된다. 또한, 상기 소오스전극영역과 드레인전극영역 사이에는 제 2 두께의 제 4 감광막패턴(170D)이 남아있게 된다.
이후, 상기와 같이 형성된 감광막패턴(170A~170D)을 마스크로 하여, 그 하부의 도전막(160)과 n+ 비정질 실리콘 박막(130) 및 비정질 실리콘 박막(120)을 선택적으로 제거함으로써 상기 게이트전극(121) 상부에 비정질 실리콘 박막으로 이루어진 액티브층(120')을 형성하고 상기 제 1 스토리지전극(116') 상부에 도전막으로 이루어진 제 2 스토리지전극(160")을 형성하며, 상기 더미패턴(150) 사이의 상부에 상기 도전막으로 이루어진 데이터라인(117)을 형성한다.
이때, 상기 액티브층(120') 상부에는 n+ 비정질 실리콘 박막으로 이루어진 제 1 n+ 비정질 실리콘 박막패턴(130')과 도전막으로 이루어진 제 1 도전막패턴(160')이 형성되어 있으며, 상기 제 2 스토리지전극(160") 하부에는 상기 제 2 스토리지전극(160")과 동일한 형태로 패터닝된 제 2 비정질 실리콘 박막패턴(120")과 제 2 n+ 비정질 실리콘 박막패턴(130")이 형성되어 있게 된다. 또한, 상기 데이 터라인(117) 하부에는 상기 데이터라인(117)과 동일한 형태로 패터닝된 제 3 비정질 실리콘 박막패턴(130'")과 제 3 n+ 비정질 실리콘 박막패턴(120'")이 형성되어 있다.
그리고, 애슁(ashing)공정을 진행하여 상기 제 2 투과영역(II)의 제 4 감광막패턴(170D)을 완전히 제거하게 되면, 도 3f 및 도 4c에 도시된 바와 같이, 상기 차단영역의 제 1 감광막패턴(170A)과 제 2 감광막패턴(170B) 및 제 3 감광막패턴(170C)은 상기 제 2 투과영역(II)의 제 4 감광막패턴(170D) 두께만큼 제거된 제 3 두께의 제 5 감광막패턴(170A')과 제 6 감광막패턴(170B') 및 제 7 감광막패턴(170C')으로 남아있게 된다.
이후, 상기 남아있는 감광막패턴(170A'~170C')을 마스크로 하여, 그 하부의 제 1 도전막 패턴(160')과 제 1 n+ 비정질 실리콘 박막패턴(130')을 선택적으로 제거하게 되면, 상기 액티브층(120') 상부에 상기 제 1 도전막 패턴(160')으로 이루어진 소오스전극(122)과 드레인전극(123)이 형성되게 된다.
이때, 상기 제 1 n+ 비정질 실리콘 박막패턴(130')도 동일한 형태로 패터닝되어 상기 소오스/드레인전극(122, 123)과 액티브층(120')의 소정영역 사이를 오믹 콘택(ohmic contact)시키는 오믹 콘택층(125)을 형성하게 된다.
이와 같이 액티브층(120')과 소오스/드레인전극(122, 123) 및 데이터라인(117)은 회절노광을 이용함으로써 한번의 마스크공정을 통해 형성할 수 있게 되어 마스크수를 감소시킬 수 있게된다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 상기 소오스/드레인전극(122, 123) 및 데이터라인(117)을 상기 액티브층(120') 과는 다른 별도의 마스크공정, 즉 두 번의 마스크공정을 통해 상기 액티브층(120')과 소오스/드레인전극(122, 123) 및 데이터라인(117) 형성할 수도 있다.
이때, 본 실시예의 경우에는 상기 데이터라인(117)의 일부 영역이 단선되는 라인결함이 발생하게 되는 경우 연결라인(미도시)을 통해 데이터라인(117)의 좌우에 형성된 더미패턴(150)과 상기 단선된 데이터라인(117)을 연결시키는 리페어공정을 실시하게 된다.
이때, 상기 리페어공정은 상기 단선된 데이터라인(117)의 상, 하부에서 레이저를 이용하여 상기 더미패턴(150) 표면이 노출되도록 상기 제 1 절연막(115A)의 소정영역을 녹인 후, 상기 노출된 더미패턴(150)과 상기 상, 하부 데이터라인(117)을 연결시키는 웰딩(welding)작업을 통해 진행되게 된다.
다음으로, 도 3g 및 도 4d에 도시된 바와 같이, 상기 기판(110) 전면에 제 2 절연막(115B)을 형성한다. 그리고, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 제 2 절연막(115B)을 선택적으로 패터닝함으로써, 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140A)을 형성하는 동시에 상기 제 2 스토리지전극(160")의 일부를 노출시키는 제 2 콘택홀(140B)을 형성한다.
그리고, 도 3h 및 도 4e에 도시된 바와 같이, 상기 기판(110) 전면에 제 3 도전성물질을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 패터닝함으로써 상기 제 1 콘택홀(140A)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118, 118n+1)을 형성한다. 이때, (m, n+1)번째 화소전극(118n+1)의 상단 일부는 해당화소의 게이트라인(116)쪽으로 연장되어 상기 게이트라인(116)과 오버랩되는 동시에 상기 제 2 콘택홀(140B)을 통해 하부의 제 2 스토리지전극(160")과 전기적으로 접속하게 된다.
또한, 상기 화소전극(118, 118n+1)은 본 실시예와 같이 그 하부의 더미패턴(150)과 일부 오버랩되도록 형성할 수 있다.
상기 화소전극(118, 118n+1)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등과 같은 투과율이 뛰어난 투명한 도전성물질로 형성할 수 있다.
이때, 본 발명은 전술한 바와 같이 상기 더미패턴(150)을 게이트배선용 도전성물질을 이용, 패터닝하여 형성하게 되므로 추가적인 마스크공정이 필요 없는 이점을 제공한다.
또한, 상기 더미패턴(150)은 상기 데이터라인(117) 좌우에 위치하여 상기 데이터라인(117)과 화소전극(118, 118n+1) 사이에 발생하는 기생 전기장에 의한 빛샘을 차단하는 차단막의 역할을 한다.
이때, 본 실시예는 4번의 마스크공정을 이용하여 어레이 기판을 제작한 4마스크공정을 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 마스크공정의 수에 관계없이 적용된다.
또한, 상기 실시예에서는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터를 구비한 액정표시장치에도 적용된다.
또한, 발명은 액정표시장치의 모드, 즉 트위스티드 네마틱(Twisted Nematic; TN) 모드, 횡전계(In Plane Switching; IPS) 모드 및 수직배향(Vertical Alignment; VA) 모드 등 모드에 관계없이 적용 가능하다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
한편, 상기 제 1 실시예는 글라스 파우더로 이루어진 제 1 절연막(115A)이 더미패턴(150)을 완전히 덮도록 구성한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 제 1 절연막(115A)이 상기 더미패턴(150)의 일부만 덮도록 구성할 수 있으며 이를 다음의 제 2 실시예를 통해 설명한다.
도 5a는 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, (m, n)번째 화소를 예를 들어 나타내고 있다. 또한, 도 5b는 도 5a에 도시된 어레이 기판의 Va-Va'선 및 Vb-Vb'선에 따른 단면을 나타내는 도면이다.
도면에 도시된 바와 같이, 제 2 실시예의 어레이 기판은(210)은 외부의 구동회로(미도시)로부터 주사신호가 인가되는 n번째 게이트라인(216), 화상신호가 인가되는 m번째 데이터라인(217), 상기 게이트라인(216)과 데이터라인(217)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 화소전극(218, 218n+1)을 포함한다.
상기 박막 트랜지스터는 상기 게이트라인(216)에 연결된 게이트전극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 상기 화소전극(218)에 연결된 드레인전극(223)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)과 소오스/드레인전극(222, 223)의 절연을 위한 제 1 절연막(215A), 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브층(220')을 포함한다. 이때, 상기 드레인전극(223) 위에는 제 1 콘택홀(240A)이 형성된 제 2 절연막(215B)이 있어, 상기 제 1 콘택홀(240A)을 통해 상기 드레인전극(223)과 화소전극(218)이 전기적으로 접속되게 한다.
이때, (m, n+1)번째 화소전극(218n+1)의 일부는 해당화소의 게이트라인, 즉 n번째 게이트라인(216)쪽으로 연장되어 상기 게이트라인(216)의 일부, 즉 게이트라인이 돌출하여 구성된 제 1 스토리지전극(216')과 오버랩되며, 상기 오버랩된 제 1 스토리지전극(216')과 (m, n+1)번째 화소전극(218n+1)의 일부는 상기 제 1 절연막(215A)을 사이에 두고 스토리지 커패시터를 구성하게 된다.
상기 데이터라인(217)의 좌우 소정영역에는 데이터라인(217)의 단선불량 발생시 리페어를 위한 더미패턴(250)이 형성되어 있다. 전술한 바와 같이, 상기 더미패턴(250)은 상기 데이터라인(217)의 좌측 또는 우측의 일측의 소정영역에만 형성될 수 있다.
또한, 상기 더미패턴(250)은 데이터라인(217)과 화소전극(218) 사이에 위치하는 동시에 불투명한 게이트배선으로 형성되어 상기 데이터라인(217)과 화소전 극(218) 사이에 발생하는 기생 전기장에 의한 빛샘을 차단하는 차단막의 역할을 하게 된다.
참고로, 미설명부호 260"은 상기 제 1 스토리지전극(216') 상부에 형성된 제 2 스토리지전극을 나타내며, 상기 제 2 스토리지전극(260")은 제 2 절연막(215B)에 형성된 제 2 콘택홀(240B)을 통해 상부의 (m, n+1)번째 화소전극(218n+1)과 전기적으로 접속하게 된다.
전술한 바와 같이 상기 제 1 절연막(215A)으로 유전상수 값이 작은 글라스 파우더를 사용하게 되며, 상기 글라스 파우더로 이루어진 상기 제 1 절연막(215A)은 상기 게이트전극(221)과 게이트라인(216) 상부만을 덮도록 패터닝되어 있다.
또한, 상기 제 1 절연막(215A)은 상기 더미패턴(250)의 일부만을 덮도록 패터닝되어 있다. 즉, 상기 더미패턴(250)의 상, 하부 일부영역은 상기 제 1 절연막(215A)으로 덮여 있지 않게 되는데(도 5b 참조), 이는 데이터라인(217)의 단선불량 발생시 상기 제 1 절연막(215A)의 웰딩이 필요치 않도록 상기 더미패턴(250)의 상, 하부 일부영역에는 상기 제 1 절연막(215A)이 형성되지 않도록 함으로써 웰딩공정을 원활하게 할 수 있게 된다.
이때, 상기 제 1 실시예와 제 2 실시예의 액정표시장치는 제 1 절연막이 좌우 더미패턴들 사이의 데이터라인 영역에도 형성된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 데이터라인이 지나가는 좌우 더미패턴들 사이의 영역에 제 1 절연막이 형성되지 않은 경우에도 적용 가능하며, 이를 다음의 제 3 실시예를 통해 상세히 설명한다.
도 6은 본 발명의 제 3 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
도면에 도시된 바와 같이, 제 3 실시예의 어레이 기판은(310)은 외부의 구동회로(미도시)로부터 주사신호가 인가되는 게이트라인(316), 화상신호가 인가되는 데이터라인(317), 상기 게이트라인(316)과 데이터라인(317)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 화소전극(318)을 포함한다.
상기 박막 트랜지스터는 상기 게이트라인(316)에 연결된 게이트전극(321), 상기 데이터라인(317)에 연결된 소오스전극(322) 및 상기 화소전극(318)에 연결된 드레인전극(323)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(321)과 소오스/드레인전극(322, 323)의 절연을 위한 제 1 절연막(315A), 상기 게이트전극(321)에 공급되는 게이트 전압에 의해 상기 소오스전극(322)과 드레인전극(323) 간에 전도채널을 형성하는 액티브층(320')을 포함한다. 이때, 상기 드레인전극(323) 위에는 제 1 콘택홀(340A)이 형성된 제 2 절연막(미도시)이 있어, 상기 제 1 콘택홀(340A)을 통해 상기 드레인전극(323)과 화소전극(318)이 전기적으로 접속되게 한다.
이때, (m, n+1)번째 화소전극(318n+1)의 일부는 해당화소의 게이트라인, 즉 n번째 게이트라인(316)쪽으로 연장되어 상기 게이트라인(316)의 일부, 즉 게이트라인이 돌출하여 구성된 제 1 스토리지전극(316')과 오버랩되며, 상기 오버랩된 제 1 스토리지전극(316')과 (m, n+1)번째 화소전극(318n+1)의 일부는 상기 제 1 절연 막(315A)을 사이에 두고 스토리지 커패시터를 구성하게 된다.
상기 데이터라인(317)의 좌우 소정영역에는 데이터라인(317)의 단선불량 발생시 리페어를 위한 더미패턴(350)이 형성되어 있다. 상기 더미패턴(350)은 상기 데이터라인의 좌측 또는 우측의 일측의 소정영역에만 형성될 수 있다.
또한, 상기 더미패턴(350)은 데이터라인(317)과 화소전극(318) 사이에 위치하는 동시에 불투명한 게이트배선으로 형성되어 상기 데이터라인(317)과 화소전극(318) 사이에 발생하는 기생 커패시턴스에 의한 빛샘을 차단하는 차단막의 역할을 하게 된다.
참고로, 도면부호 360"은 상기 제 1 스토리지전극(316') 상부에 형성된 제 2 스토리지전극을 나타내며, 상기 제 2 스토리지전극(360")은 제 2 절연막에 형성된 제 2 콘택홀(340B)을 통해 상부의 (m, n+1)번째 화소전극(318n+1)과 전기적으로 접속하게 된다.
전술한 바와 같이 상기 제 1 절연막(315A)으로 유전상수 값이 작은 글라스 파우더를 사용하게 되며, 상기 글라스 파우더로 이루어진 상기 제 1 절연막(315A)은 상기 게이트전극(321)과 게이트라인(316) 상부만을 덮도록 패터닝되어 있다.
또한, 상기 제 1 절연막(315A)은 상기 좌, 우측 더미패턴(350)의 일부만을 덮도록 패터닝되어 있다. 즉, 상기 제 2 실시예와 같이 상기 더미패턴(350)의 상, 하부 일부 영역은 상기 제 1 절연막(315A)으로 덮여 있지 않게 되는데, 이는 데이터라인(317)의 단선불량 발생시 상기 제 1 절연막(315A)의 웰딩이 필요치 않도록 상기 더미패턴(350)의 상, 하부 일부 영역에는 상기 제 1 절연막(315A)이 형성되지 않도록 함으로써 웰딩공정을 원활하게 할 수 있게 된다. 또한, 본 실시예의 제 1 절연막(315B)은 상기 좌, 우측 더미패턴(350)의 각각만을 덥도록 패터닝되어 있어, 상기 데이터라인(317)이 지나가는 상기 좌우 더미패턴(350)들 사이의 영역에는 제 1 절연막(315A)이 형성되어 있지 않게 된다. 그 결과 상기 더미패턴(350)과 데이터라인(317)은 실질적으로 동일한 층에 위치하게 된다.
이때, 상기 제 1 실시예 내지 제 3 실시예의 액정표시장치는 더미패턴 상부에 제 1 절연막이 형성된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 더미패턴 상부에 제 1 절연막이 형성되지 않은 경우에도 적용 가능하며, 이를 다음의 제 4 실시예를 통해 상세히 설명한다.
도 7은 본 발명의 제 4 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
도면에 도시된 바와 같이, 제 4 실시예의 어레이 기판은(410)은 외부의 구동회로(미도시)로부터 주사신호가 인가되는 게이트라인(416), 화상신호가 인가되는 데이터라인(417), 상기 게이트라인(416)과 데이터라인(417)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 화소전극(418)을 포함한다.
상기 박막 트랜지스터는 상기 게이트라인(416)에 연결된 게이트전극(421), 상기 데이터라인(417)에 연결된 소오스전극(422) 및 상기 화소전극(418)에 연결된 드레인전극(423)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(421)과 소오스/드레인전극(422, 423)의 절연을 위한 제 1 절연막(415A), 상기 게이트전극(421)에 공급되는 게이트 전압에 의해 상기 소오스전극(422)과 드레인전극(423) 간에 전도채널을 형성하는 액티브층(420')을 포함한다. 이때, 상기 드레인전극(423) 위에는 제 1 콘택홀(440A)이 형성된 제 2 절연막(미도시)이 있어, 상기 제 1 콘택홀(440A)을 통해 상기 드레인전극(423)과 화소전극(418)이 전기적으로 접속되게 한다.
이때, (m, n+1)번째 화소전극(418n+1)의 일부는 해당화소의 게이트라인, 즉 n번째 게이트라인(416)쪽으로 연장되어 상기 게이트라인(416)의 일부, 즉 게이트라인이 돌출하여 구성된 제 1 스토리지전극(416')과 오버랩되며, 상기 오버랩된 제 1 스토리지전극(416')과 (m, n+1)번째 화소전극(418n+1)의 일부는 상기 제 1 절연막(415A)을 사이에 두고 스토리지 커패시터를 구성하게 된다.
상기 데이터라인(417)의 좌우 소정영역에는 데이터라인(417)의 단선불량 발생시 리페어를 위한 더미패턴(450)이 형성되어 있다. 이때, 상기 더미패턴(450)은 상기 데이터라인의 좌측 또는 우측의 일측의 소정영역에만 형성될 수 있다.
또한, 상기 더미패턴(450)은 데이터라인(417)과 화소전극(418) 사이에 위치하는 동시에 불투명한 게이트배선으로 형성되어 상기 데이터라인(417)과 화소전극(418) 사이에 발생하는 기생 커패시턴스에 의한 빛샘을 차단하는 차단막의 역할을 하게 된다.
참고로, 도면부호 460"은 상기 제 1 스토리지전극(416') 상부에 형성된 제 2 스토리지전극을 나타내며, 상기 제 2 스토리지전극(460")은 제 2 절연막에 형성된 제 2 콘택홀(440B)을 통해 상부의 (m, n+1)번째 화소전극(418n+1)과 전기적으로 접 속하게 된다.
전술한 바와 같이 상기 제 1 절연막(415A)으로 유전상수 값이 작은 글라스 파우더를 사용하게 되며, 상기 글라스 파우더로 이루어진 상기 제 1 절연막(415A)은 상기 게이트전극(421)과 게이트라인(416) 상부만을 덮도록 패터닝되어 있다.
이때, 본 실시예의 제 1 절연막(415A)은 상기 더미패턴(350) 상부에는 형성되어 있지 않아 데이터라인(417)의 단선불량 발생시 상기 제 1 절연막(415A)의 웰딩이 필요치 않게 되어 데이터라인(417)의 리페어공정을 원활하게 할 수 있다. 또한, 본 실시예의 더미패턴(450)과 데이터라인(417)은 실질적으로 동일한 층에 위치하게 된다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명의 액정표시장치 및 그 제조방법은 데이터라인 좌우에 더미패턴의 형성으로 상기 데이터라인과 화소전극 사이의 빛샘을 차단할 수 있게 되어 화상품질이 향상되는 효과를 제공한다.
또한, 본 발명의 액정표시장치 및 그 제조방법은 상기 더미패턴을 통한 리페어로 리페어공정이 단순화되는 효과를 제공한다.
또한, 상기 더미패턴은 게이트배선용 도전성물질을 이용, 패터닝하여 형성하 게 되므로 추가적인 마스크공정이 필요 없는 이점을 제공한다.

Claims (42)

  1. 기판 위에 게이트전극과 게이트라인 및 더미패턴을 형성하는 단계;
    상기 게이트전극과 게이트라인 위에 제 1 절연막을 형성하는 단계;
    상기 게이트전극 상부에 소오스전극, 드레인전극 및 액티브층으로 구성되는 스위칭소자를 형성하는 단계;
    상기 기판 위에 상기 게이트라인과 교차하며, 적어도 일 측면에 상기 더미패턴이 위치하도록 데이터라인을 형성하는 단계;
    상기 기판 위에 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 및
    상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 데이터라인의 일부는 상기 제 1 절연막 위에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 2 항에 있어서, 상기 더미패턴 위에 상기 제 1 절연막을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 2 항에 있어서, 상기 더미패턴의 일부 위에 상기 제 1 절연막이 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 1 항에 있어서, 상기 더미패턴의 일부 위에 상기 제 1 절연막이 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 더미패턴은 상기 데이터라인의 좌측, 우측 또는 양측 중 어느 하나에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 1 항에 있어서, 상기 더미패턴은 상기 게이트전극 및 게이트라인과 실질적으로 동일한 제조공정을 통해 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 1 항에 있어서, 상기 데이터라인의 단선불량 발생시 리페어공정을 통해 상기 더미패턴과 단선된 상, 하부 데이터라인 사이를 전기적으로 연결시키는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 8 항에 있어서, 상기 단선된 상, 하부 데이터라인은 레이저를 이용한 웰딩을 통해 상기 더미패턴과 전기적으로 연결되는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 1 항에 있어서, 상기 제 1 절연막은 글라스 파우더를 이용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 10 항에 있어서, 상기 제 1 절연막은 프린팅과 소결방식을 통해 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 10 항에 있어서, 상기 제 1 절연막은 증착과 소결방식을 통해 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 기판 위에 게이트전극과 게이트라인 및 더미패턴을 형성하는 단계;
    상기 게이트전극과 게이트라인 위에 제 1 절연막을 형성하는 단계;
    상기 게이트전극 상부에 소오스전극, 드레인전극 및 액티브층으로 구성되는 스위칭소자를 형성하는 단계;
    상기 기판 위에 상기 게이트라인과 교차하며, 적어도 일 측면에 상기 더미패턴이 위치하도록 데이터라인을 형성하는 단계;
    상기 더미패턴과의 연결을 통해 단선된 데이터라인을 리페어하는 단계;
    상기 기판 위에 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 및
    상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 리페어방법.
  14. 제 13 항에 있어서, 상기 데이터라인의 일부는 상기 제 1 절연막 위에 형성되는 것을 특징으로 하는 액정표시장치의 리페어방법.
  15. 제 14 항에 있어서, 상기 더미패턴 위에 상기 제 1 절연막을 형성하는 것을 특징으로 하는 액정표시장치의 리페어방법.
  16. 제 14 항에 있어서, 상기 더미패턴의 일부 위에 상기 제 1 절연막이 형성되는 것을 특징으로 하는 액정표시장치의 리페어방법.
  17. 제 13 항에 있어서, 상기 더미패턴의 일부 위에 상기 제 1 절연막이 형성되는 것을 특징으로 하는 액정표시장치의 리페어방법.
  18. 제 13 항에 있어서, 상기 더미패턴은 상기 데이터라인의 좌측, 우측 또는 양측 중 어느 하나에 형성되는 것을 특징으로 하는 액정표시장치의 리페어방법.
  19. 제 13 항에 있어서, 상기 더미패턴은 상기 게이트전극 및 게이트라인과 실질적으로 동일한 제조공정을 통해 형성하는 것을 특징으로 하는 액정표시장치의 리페 어방법.
  20. 제 13 항에 있어서, 상기 더미패턴과 단선된 상, 하부 데이터라인 사이를 전기적으로 연결시켜 리페어하는 것을 특징으로 하는 액정표시장치의 리페어방법.
  21. 제 20 항에 있어서, 상기 단선된 상, 하부 데이터라인은 레이저를 이용한 웰딩을 통해 상기 더미패턴과 전기적으로 연결되는 것을 특징으로 하는 액정표시장치의 리페어방법.
  22. 제 13 항에 있어서, 상기 제 1 절연막은 글라스 파우더를 이용하여 형성하는 것을 특징으로 하는 액정표시장치의 리페어방법.
  23. 제 22 항에 있어서, 상기 제 1 절연막은 프린팅과 소결방식을 통해 형성하는 것을 특징으로 하는 액정표시장치의 리페어방법.
  24. 제 22 항에 있어서, 상기 제 1 절연막은 증착과 소결방식을 통해 형성하는 것을 특징으로 하는 액정표시장치의 리페어방법.
  25. 기판 위에 형성된 게이트전극과 게이트라인 및 더미패턴;
    상기 게이트전극과 게이트라인 위에 글라스 파우더로 형성된 제 1 절연막;
    상기 게이트전극 상부에 형성되며, 소오스전극, 드레인전극 및 액티브층으로 구성되는 스위칭소자;
    상기 기판 위에 상기 게이트라인과 교차하도록 형성되며, 적어도 일 측면에 상기 더미패턴이 위치하는 데이터라인;
    상기 기판 위에 형성되며, 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 포함하는 제 2 절연막; 및
    상기 기판 위에 형성되며, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 포함하는 액정표시장치.
  26. 제 25 항에 있어서, 상기 데이터라인의 일부는 상기 제 1 절연막 위에 형성되는 것을 특징으로 하는 액정표시장치.
  27. 제 26 항에 있어서, 상기 제 1 절연막은 상기 더미패턴 위에 형성되는 것을 특징으로 하는 액정표시장치.
  28. 제 26 항에 있어서, 상기 제 1 절연막은 상기 더미패턴의 일부 위에 형성되는 것을 특징으로 하는 액정표시장치.
  29. 제 25 항에 있어서, 상기 제 1 절연막은 상기 더미패턴의 일부 위에 형성되는 것을 특징으로 하는 액정표시장치.
  30. 제 25 항에 있어서, 상기 더미패턴은 상기 데이터라인의 좌측, 우측 또는 양측 중 어느 하나에 위치하는 것을 특징으로 하는 액정표시장치.
  31. 제 25 항에 있어서, 상기 더미패턴은 상기 게이트전극 및 게이트라인을 구성하는 동일한 도전성물질로 이루어진 것을 특징으로 하는 액정표시장치.
  32. 제 25 항에 있어서, 상기 더미패턴은 데이터라인의 단선불량 발생시 리페어공정을 통해 단선된 상, 하부 데이터라인 사이를 전기적으로 연결시키는 것을 특징으로 하는 액정표시장치.
  33. 제 32 항에 있어서, 상기 단선된 상, 하부 데이터라인은 레이저를 이용한 웰딩을 통해 상기 더미패턴과 전기적으로 연결되는 것을 특징으로 하는 액정표시장치.
  34. 기판 위에 형성된 게이트전극과 게이트라인 및 더미패턴;
    상기 게이트전극과 게이트라인 위에 글라스 파우더로 형성된 제 1 절연막;
    상기 게이트전극 상부에 형성되며, 소오스전극, 드레인전극 및 액티브층으로 구성되는 스위칭소자;
    상기 기판 위에 상기 게이트라인과 교차하도록 형성되며, 적어도 일 측면에 상기 더미패턴이 위치하는 데이터라인;
    단선된 데이터라인과 더미패턴을 연결시키는 연결라인;
    상기 기판 위에 형성되며, 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 포함하는 제 2 절연막; 및
    상기 기판 위에 형성되며, 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 포함하는 액정표시장치.
  35. 제 34 항에 있어서, 상기 데이터라인의 일부는 상기 제 1 절연막 위에 형성되는 것을 특징으로 하는 액정표시장치.
  36. 제 35 항에 있어서, 상기 제 1 절연막은 상기 더미패턴 위에 형성되는 것을 특징으로 하는 액정표시장치.
  37. 제 35 항에 있어서, 상기 제 1 절연막은 상기 더미패턴의 일부 위에 형성되는 것을 특징으로 하는 액정표시장치.
  38. 제 34 항에 있어서, 상기 제 1 절연막은 상기 더미패턴의 일부 위에 형성되는 것을 특징으로 하는 액정표시장치.
  39. 제 34 항에 있어서, 상기 더미패턴은 상기 데이터라인의 좌측, 우측 또는 양 측 중 어느 하나에 위치하는 것을 특징으로 하는 액정표시장치.
  40. 제 34 항에 있어서, 상기 더미패턴은 상기 게이트전극 및 게이트라인을 구성하는 동일한 도전성물질로 이루어진 것을 특징으로 하는 액정표시장치.
  41. 제 34 항에 있어서, 상기 더미패턴은 데이터라인의 단선불량 발생시 리페어공정을 통해 단선된 상, 하부 데이터라인 사이를 전기적으로 연결시키는 것을 특징으로 하는 액정표시장치.
  42. 제 41 항에 있어서, 상기 단선된 상, 하부 데이터라인은 레이저를 이용한 웰딩을 통해 상기 더미패턴과 전기적으로 연결되는 것을 특징으로 하는 액정표시장치.
KR1020060044415A 2005-06-29 2006-05-17 액정표시장치 및 그 제조방법 KR101234215B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006163599A JP4543013B2 (ja) 2005-06-29 2006-06-13 液晶表示装置及びその製造方法
US11/452,785 US7773170B2 (en) 2005-06-29 2006-06-14 Liquid crystal display device having a dummy pattern for repairing data lines
US12/831,747 US7944516B2 (en) 2005-06-29 2010-07-07 Liquid crystal display device having a dummy pattern for repairing data lines

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050057341 2005-06-29
KR1020050057341 2005-06-29

Publications (2)

Publication Number Publication Date
KR20070001792A true KR20070001792A (ko) 2007-01-04
KR101234215B1 KR101234215B1 (ko) 2013-02-18

Family

ID=37597365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044415A KR101234215B1 (ko) 2005-06-29 2006-05-17 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR101234215B1 (ko)
CN (1) CN100562782C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259249B2 (en) 2009-10-12 2012-09-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
US9007289B2 (en) 2010-10-07 2015-04-14 Samsung Display Co., Ltd. Thin film transistor array panel and liquid crystal display

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064516B (zh) * 2014-07-17 2017-12-26 深圳市华星光电技术有限公司 阵列基板及其制造方法
KR20160059530A (ko) * 2014-11-18 2016-05-27 삼성디스플레이 주식회사 표시 기판의 제조 방법, 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000250436A (ja) * 1999-02-26 2000-09-14 Nec Corp 薄膜トランジスタアレイ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259249B2 (en) 2009-10-12 2012-09-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
US9007289B2 (en) 2010-10-07 2015-04-14 Samsung Display Co., Ltd. Thin film transistor array panel and liquid crystal display

Also Published As

Publication number Publication date
CN100562782C (zh) 2009-11-25
CN1892327A (zh) 2007-01-10
KR101234215B1 (ko) 2013-02-18

Similar Documents

Publication Publication Date Title
US7944516B2 (en) Liquid crystal display device having a dummy pattern for repairing data lines
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
KR20080044645A (ko) 액정표시패널 및 이의 제조방법
CN101211863A (zh) 液晶显示器件及其制造方法
KR20110040222A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101553940B1 (ko) 액정표시장치 및 그 제조방법
KR101234215B1 (ko) 액정표시장치 및 그 제조방법
KR101483024B1 (ko) 액정표시장치 및 그 제조방법
US10274799B2 (en) Array substrate including a test pattern and fabrication method thereof, test method and display device
WO2013061556A1 (ja) 液晶表示パネル及びその製造方法
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR20130030649A (ko) 액정표시장치 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR101233729B1 (ko) 액정표시장치 및 그 제조방법
KR101604273B1 (ko) 액정표시장치 및 그 제조방법
KR101432571B1 (ko) 액정표시장치 및 그 제조방법
KR20120014866A (ko) 액정표시장치 및 그 제조방법
KR101141535B1 (ko) 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR101604271B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR101108421B1 (ko) 리페어방법 및 이를 적용한 액정표시장치
KR20060078238A (ko) 리페어방법 및 이를 적용한 액정표시장치
KR101358219B1 (ko) 액정표시장치의 제조방법
KR101255273B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7