JPH02250564A - クランプ装置と自動利得制御装置 - Google Patents
クランプ装置と自動利得制御装置Info
- Publication number
- JPH02250564A JPH02250564A JP1072412A JP7241289A JPH02250564A JP H02250564 A JPH02250564 A JP H02250564A JP 1072412 A JP1072412 A JP 1072412A JP 7241289 A JP7241289 A JP 7241289A JP H02250564 A JPH02250564 A JP H02250564A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- control
- circuit
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 10
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000001052 transient effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アナログ信号をディジタル信号に変換する際
に、信号の直流レベルを一定の値に調節するクランプ装
置、および振幅を一定の値に調節する自動利得制御装置
に関するものであって、特に映像信号のディジタル化の
際に使用されるものである。
に、信号の直流レベルを一定の値に調節するクランプ装
置、および振幅を一定の値に調節する自動利得制御装置
に関するものであって、特に映像信号のディジタル化の
際に使用されるものである。
従来の技術
近年、放送機器をはじめ、テレビジョン受像機やビデオ
テープ・レコーダなどの家庭用映像機器や音響機器にお
いても、アナログ信号をディジタル信号に変換し、ディ
ジタル信号の形態で信号処理を行うことが盛んである。
テープ・レコーダなどの家庭用映像機器や音響機器にお
いても、アナログ信号をディジタル信号に変換し、ディ
ジタル信号の形態で信号処理を行うことが盛んである。
アナログ信号をディジタル信号に変換する際には、ＡＤ
変換機に入力されるアナログ信号の直流レベルや振幅を
、一定の値に調節する必要がある。このため、直流レベ
ルを一定に調節するためのクランプ装置や、振幅を一定
に調節するための自動利得制御装置などが用いられてい
る。
変換機に入力されるアナログ信号の直流レベルや振幅を
、一定の値に調節する必要がある。このため、直流レベ
ルを一定に調節するためのクランプ装置や、振幅を一定
に調節するための自動利得制御装置などが用いられてい
る。
以下に、従来の映像信号に対するクランプ装置について
説明する。
説明する。
第１３図は、従来のクランプ装置の一例を示す構成図で
ある。入力アナログ映像信号は入力端子１より入力され
る。入力された信号は電圧加算回路２において、後述す
るＤＡ変換回路６により与えられる電圧を加算され、Ａ
Ｄ変換回路３に入力される。ＡＤ変換回路３では、信号
をディジタル信号４に変換する。直流誤差制御回路５は
、ディジタル化された映像信号の直流レベルを同期信号
から検出し、目標値との誤差に対して積分等の必要な処
理を行う、こうして得られた信号は、ＤＡ変換回路６に
供給され、アナログ信号に変換されて、電位加算回路３
に帰還される０以上の動作の結果、ＡＤ＊換回路３より
得られるディジタル映像信号は、直流レベルが常に目標
値に等しい信号となる。
ある。入力アナログ映像信号は入力端子１より入力され
る。入力された信号は電圧加算回路２において、後述す
るＤＡ変換回路６により与えられる電圧を加算され、Ａ
Ｄ変換回路３に入力される。ＡＤ変換回路３では、信号
をディジタル信号４に変換する。直流誤差制御回路５は
、ディジタル化された映像信号の直流レベルを同期信号
から検出し、目標値との誤差に対して積分等の必要な処
理を行う、こうして得られた信号は、ＤＡ変換回路６に
供給され、アナログ信号に変換されて、電位加算回路３
に帰還される０以上の動作の結果、ＡＤ＊換回路３より
得られるディジタル映像信号は、直流レベルが常に目標
値に等しい信号となる。
次に、従来の自動利得制御装置について簡単に説明する
。従来の自動利得制御装置は、第１３図に示した従来の
クランプ装置において、電位加算回路２を可変利得増幅
器に、また直流誤差制御回路を振幅誤差制御回路に置き
換えることによって得られる。その結果、ＡＤ変換回路
によって得られるディジタル信号は、振幅が目標値に等
しい信号となる。
。従来の自動利得制御装置は、第１３図に示した従来の
クランプ装置において、電位加算回路２を可変利得増幅
器に、また直流誤差制御回路を振幅誤差制御回路に置き
換えることによって得られる。その結果、ＡＤ変換回路
によって得られるディジタル信号は、振幅が目標値に等
しい信号となる。
このような従来のクランプ装置や自動利得制御装置は、
例えば、特開昭６３−１６４７６７号公報に示されてい
る。
例えば、特開昭６３−１６４７６７号公報に示されてい
る。
発明が解決しようとする課題
しかしながら上記した装置では、精度の高いＤＡ変換回
路を必要とするため１回路が複雑になり、また装置が高
価になってしまうという課題があった。
路を必要とするため１回路が複雑になり、また装置が高
価になってしまうという課題があった。
本発明は上記の課題に着目し、ＤＡ変換回路を必要とせ
ず、簡易な回路構成で安価に実現できるクランプ装置、
および自動利得制御装置を提供することを目的とする。
ず、簡易な回路構成で安価に実現できるクランプ装置、
および自動利得制御装置を提供することを目的とする。
課題を解決するための手段
上記目的を達成するため、本発明のクランプ装置は、デ
ィジタル化された信号から直流誤差を検出して制御信号
を出力する直流誤差制御手段と、前記制御信号にもとず
いて高電圧、低電圧または高インピーダンスのいずれか
を出力する信号変換手段と、前記信号変換手段の出力を
積分する積分手段と、前記積分手段による積分出力にも
とずいて入力アナログ信号に直流電圧を加算する電圧加
算手段と、前記電圧加算手段の出力をディジタル信号に
変換し、前記直流誤差制御手段の入力とするＡＤ変換手
段とを備えたものである。
ィジタル化された信号から直流誤差を検出して制御信号
を出力する直流誤差制御手段と、前記制御信号にもとず
いて高電圧、低電圧または高インピーダンスのいずれか
を出力する信号変換手段と、前記信号変換手段の出力を
積分する積分手段と、前記積分手段による積分出力にも
とずいて入力アナログ信号に直流電圧を加算する電圧加
算手段と、前記電圧加算手段の出力をディジタル信号に
変換し、前記直流誤差制御手段の入力とするＡＤ変換手
段とを備えたものである。
また、本発明の自動利得制御装置は、ディジタル化され
た信号から振幅誤差を検出して制御信号を出力する振幅
誤差制御手段と、前記制御信号にもとすいて高電圧、低
電圧または高インピーダンスのいずれかを出力する信号
変換手段と、前記信号変換手段の出力を積分する積分手
段と、前記積分手段による積分出力にもとすいて入力ア
ナログ信号を増幅する可変利得増幅手段と、前記可変利
得増幅手段の出力をディジタル信号に変換し、前記振幅
誤差制御手段の入力とするＡＤ変換手段とを備えたもの
である。
た信号から振幅誤差を検出して制御信号を出力する振幅
誤差制御手段と、前記制御信号にもとすいて高電圧、低
電圧または高インピーダンスのいずれかを出力する信号
変換手段と、前記信号変換手段の出力を積分する積分手
段と、前記積分手段による積分出力にもとすいて入力ア
ナログ信号を増幅する可変利得増幅手段と、前記可変利
得増幅手段の出力をディジタル信号に変換し、前記振幅
誤差制御手段の入力とするＡＤ変換手段とを備えたもの
である。
作用
本発明は上記した構成によって、検出した誤差信号にも
とすく制御信号を、高インピーダンスを含む３つの状態
の信号に変換し、これを積分することにより電圧加算手
段、もしくは可変利得増幅手段を制御する。したがって
、ＤＡ変換回路を必要とせず、簡易な回路構成で安価に
実現できる。
とすく制御信号を、高インピーダンスを含む３つの状態
の信号に変換し、これを積分することにより電圧加算手
段、もしくは可変利得増幅手段を制御する。したがって
、ＤＡ変換回路を必要とせず、簡易な回路構成で安価に
実現できる。
実施例
以下に本発明のクランプ装置の一実施例について図面を
用いて説明する。
用いて説明する。
第１図は本発明のクランプ装置の一実施例を示す構成図
である。第１図において、第１３図に示した従来例と同
機能のブロックには同番号を付した。
である。第１図において、第１３図に示した従来例と同
機能のブロックには同番号を付した。
第１図において、入力アナログ映像信号は入力端子１よ
り入力される。入力された信号は電圧加算回路２におい
て、後述する積分回路１２より与えられる電圧を加算さ
れ、ＡＤ変換回路３に入力される。ＡＤ変換回路３では
、信号をディジタル信号４に変換する。ディジタル信号
４は、直流誤差制御回路７に入力される。
り入力される。入力された信号は電圧加算回路２におい
て、後述する積分回路１２より与えられる電圧を加算さ
れ、ＡＤ変換回路３に入力される。ＡＤ変換回路３では
、信号をディジタル信号４に変換する。ディジタル信号
４は、直流誤差制御回路７に入力される。
直流誤差制御回路７は、第２図のように構成される。す
なわち、ディジタル化された映像信号４の同期信号から
、直流レベル検出回路５１において直流レベルを検出す
る。つぎに、検出された直流レベルと直流レベルの基準
を示す直流レベル基準信号５４との差を減算回路５２に
より求め、誤差信号を得る。得られた誤差信号は、係数
回路５３において所定の係数を乗じられ、制御信号６１
となる。
なわち、ディジタル化された映像信号４の同期信号から
、直流レベル検出回路５１において直流レベルを検出す
る。つぎに、検出された直流レベルと直流レベルの基準
を示す直流レベル基準信号５４との差を減算回路５２に
より求め、誤差信号を得る。得られた誤差信号は、係数
回路５３において所定の係数を乗じられ、制御信号６１
となる。
さて、再び第１図に戻って、直流誤差制御回路７で得ら
れた制御信号６１は、三状態変換回路１１に入力される
。
れた制御信号６１は、三状態変換回路１１に入力される
。
ここで、三状態変換回路１１の構成を第３図に示す、制
御信号６１は、絶対値回路６２に入力され、その絶対値
を取り出される。パルス発生回路６３は、絶対値に比例
したパルス幅のパルス信号６５を出力する。一方、制御
信号６１の正負の符号を示す符号ビット６４は、スイッ
チ６６に導かれる。このスイッチ６６は、パルス信号６
５が存在する場合のみ閉じるよう制御される。その結果
、スイッチ６６の出力である三状態信号６７は、制御信
号６１の絶対値に比例した期間だけ、制御信号６１の符
号に応じて高電圧もくしは低電圧となる。その他の期間
は高インピーダンス状態となる。
御信号６１は、絶対値回路６２に入力され、その絶対値
を取り出される。パルス発生回路６３は、絶対値に比例
したパルス幅のパルス信号６５を出力する。一方、制御
信号６１の正負の符号を示す符号ビット６４は、スイッ
チ６６に導かれる。このスイッチ６６は、パルス信号６
５が存在する場合のみ閉じるよう制御される。その結果
、スイッチ６６の出力である三状態信号６７は、制御信
号６１の絶対値に比例した期間だけ、制御信号６１の符
号に応じて高電圧もくしは低電圧となる。その他の期間
は高インピーダンス状態となる。
さて、第１図に戻って説明を続ける。前述のようにして
、三状態変換回路１１によって得られた三状態信号６７
は、積分回路１２に入力される。積分回路１２は、例え
ば第４図にその構成を示すように、抵抗２１およびコン
デンサ２２より構成され、積分出力２３を出力する。
、三状態変換回路１１によって得られた三状態信号６７
は、積分回路１２に入力される。積分回路１２は、例え
ば第４図にその構成を示すように、抵抗２１およびコン
デンサ２２より構成され、積分出力２３を出力する。
したがって、第１図の積分出力２３は、直流誤差制御回
路７によって得られる、直流誤差信号にもとずいた制御
信号６１の示す値を、アナログ信号に変換し、随時積分
して保持したものに等しい、そして、この積分出力２３
は、電圧加算回路２に帰還され、入力アナログ信号に加
算される。
路７によって得られる、直流誤差信号にもとずいた制御
信号６１の示す値を、アナログ信号に変換し、随時積分
して保持したものに等しい、そして、この積分出力２３
は、電圧加算回路２に帰還され、入力アナログ信号に加
算される。
以上に述べた構成および動作の結果、ＡＤ変換回路３よ
り得られるディジタル映像信号は、直流レベルが常に目
標値に等しくなるよう制御された信号となる。
り得られるディジタル映像信号は、直流レベルが常に目
標値に等しくなるよう制御された信号となる。
このように本実施例によれば、検出した誤差信号にもと
ずく制御信号を、高インピーダンスを含む３つの状態の
信号に変換し、これを積分した信号により電圧加算回路
を制御する。したがって、ＤＡ変換回路を必要とせず、
簡易な回路構成で安価に高精度のクランプ装置を実現で
きる。
ずく制御信号を、高インピーダンスを含む３つの状態の
信号に変換し、これを積分した信号により電圧加算回路
を制御する。したがって、ＤＡ変換回路を必要とせず、
簡易な回路構成で安価に高精度のクランプ装置を実現で
きる。
なお、本実施例では直流誤差制御回路７を第２図に示す
構成としたが、第５図の構成としてもよい、すなわち、
減算回路５２より得られる誤差信号に乗じる係数を、係
数制御回路５６からの制御信号に応じて、可変係数回路
５５において可変する０例えば、誤差が大きい場合には
係数を太き（し、誤差が小さい場合には係数を小さくす
る。これにより、信号の切り換わりゃ電源投入時などに
おける大きな変化には急速に直流誤差を小さくするよう
動作し、誤差の小さい場合には雑音等に強く安定な動作
をするようになる。
構成としたが、第５図の構成としてもよい、すなわち、
減算回路５２より得られる誤差信号に乗じる係数を、係
数制御回路５６からの制御信号に応じて、可変係数回路
５５において可変する０例えば、誤差が大きい場合には
係数を太き（し、誤差が小さい場合には係数を小さくす
る。これにより、信号の切り換わりゃ電源投入時などに
おける大きな変化には急速に直流誤差を小さくするよう
動作し、誤差の小さい場合には雑音等に強く安定な動作
をするようになる。
また、直流誤差制御回路７は第６図の構成としてもよい
、すなわち、減算回路５２より得られる誤差信号に低域
通過フィルタ５７を施して制御信号６１とする。これに
より、信号の切り換わり時などの過渡特性や雑音等に対
する安全性を増すことができる。また、低域通過フィル
タ５７を完全積分項を含む構成とすることにより、第４
図に示した積分回路において電流洩れなどにより積分出
力２３の電位が徐々に低下していく場合にも、これを随
時補い、安定な動作を実現することができる。
、すなわち、減算回路５２より得られる誤差信号に低域
通過フィルタ５７を施して制御信号６１とする。これに
より、信号の切り換わり時などの過渡特性や雑音等に対
する安全性を増すことができる。また、低域通過フィル
タ５７を完全積分項を含む構成とすることにより、第４
図に示した積分回路において電流洩れなどにより積分出
力２３の電位が徐々に低下していく場合にも、これを随
時補い、安定な動作を実現することができる。
またさらに、直流誤差制御回路７は第７図の構成として
もよい、これにより、第５図と第６図の構成による特徴
を合せ持つことができる。
もよい、これにより、第５図と第６図の構成による特徴
を合せ持つことができる。
さて次に、本発明の自動利得制御装置の一実施例につい
て説明する。
て説明する。
第８図は本発明の自動利得制御装置の一実施例を示す構
成図である。第８図において、入力アナログ映像信号は
入力端子１０１より入力される。入力された信号は、後
述する積分回路１１２より与えられる電圧により制御さ
れる可変利得増幅器１０２において増幅され、ＡＤ変換
回路１０３に入力される。ＡＤ変換回路１０３では、信
号をディジタル信号１０４に変換する。ディジタル信号
１０４は、振幅誤差制御回路１０５に入力される。
成図である。第８図において、入力アナログ映像信号は
入力端子１０１より入力される。入力された信号は、後
述する積分回路１１２より与えられる電圧により制御さ
れる可変利得増幅器１０２において増幅され、ＡＤ変換
回路１０３に入力される。ＡＤ変換回路１０３では、信
号をディジタル信号１０４に変換する。ディジタル信号
１０４は、振幅誤差制御回路１０５に入力される。
振幅誤差制御回路１０５は、第９図のように構成される
。すなわち、ディジタル化された映像信号１０４の同期
信号などから、振幅検出回路１５１において信号振幅を
検出する。つぎに、検出された振幅と振幅の基準を示す
振幅基準信号１５４との差を減算回路１５２により求め
、誤差信号を得る。得られた誤差信号は、係数回路１５
３において所定の係数を乗じられ、制御信号１６１とな
る。
。すなわち、ディジタル化された映像信号１０４の同期
信号などから、振幅検出回路１５１において信号振幅を
検出する。つぎに、検出された振幅と振幅の基準を示す
振幅基準信号１５４との差を減算回路１５２により求め
、誤差信号を得る。得られた誤差信号は、係数回路１５
３において所定の係数を乗じられ、制御信号１６１とな
る。
さて、再び第８図に戻って、振幅誤差制御回路１０５で
得られた制御信号１６１は、三状態変換回路１１１に入
力される。三状態変換回路１１１は、先のクランプ装置
の実施例で示した、第３図の構成と同様の構成である。
得られた制御信号１６１は、三状態変換回路１１１に入
力される。三状態変換回路１１１は、先のクランプ装置
の実施例で示した、第３図の構成と同様の構成である。
したがって、三状態信号１６７は、制御信号１６１の絶
対値に比例した期間だけ、制御信号１６１の符号に応じ
て高電圧もしくは低電圧となり、その他の期間は高イン
ピーダンス−状態となる。この三状態信号１６７は、積
分回路１１２に入力される。積分回路１１２も、先のク
ランプ装置の実施例で示した、第４図の構成と同様の構
成である。よって、積分出力１２３は、振幅誤差制御回
路１０５によって得られる、振幅誤差信号にもとすいた
制御信号１６１の示す値を、アナログ信号に変換し、随
時積分して保持したものに等しい、そして、この積分出
力１２３は、可変利得増幅器１０２に帰還され、利得を
制御する。
対値に比例した期間だけ、制御信号１６１の符号に応じ
て高電圧もしくは低電圧となり、その他の期間は高イン
ピーダンス−状態となる。この三状態信号１６７は、積
分回路１１２に入力される。積分回路１１２も、先のク
ランプ装置の実施例で示した、第４図の構成と同様の構
成である。よって、積分出力１２３は、振幅誤差制御回
路１０５によって得られる、振幅誤差信号にもとすいた
制御信号１６１の示す値を、アナログ信号に変換し、随
時積分して保持したものに等しい、そして、この積分出
力１２３は、可変利得増幅器１０２に帰還され、利得を
制御する。
以上に述べた構成および動作の結果、ＡＤ変換回路１０
３より得られるディジタル映像信号は、振幅が常に目標
値に等しくなるよう制御された信号となる。
３より得られるディジタル映像信号は、振幅が常に目標
値に等しくなるよう制御された信号となる。
このように本実施例によれば、検出した誤差信号にもと
すく制御信号は、高インピーダンスを含む３つの状態の
信号に変換し、これを積分した信号で可変利得増幅器を
制御する。したがって、ＤＡ変換回路を必要とせず、簡
易な回路構成で安価に高精度の自動利得制御装置を実現
できる。
すく制御信号は、高インピーダンスを含む３つの状態の
信号に変換し、これを積分した信号で可変利得増幅器を
制御する。したがって、ＤＡ変換回路を必要とせず、簡
易な回路構成で安価に高精度の自動利得制御装置を実現
できる。
なお、本実施例では振幅誤差検出回路１０５を第９図に
示す構成としたが、第１Ｏ図、第１１図、または第１２
図の構成としてもよい。これらの動作は、先のクランプ
装置の実施例において直流誤差制御回路の構成例とした
述べた第５図、第６図、および第７図の動作にそれぞれ
対応しており、容易に准察できる。すなわち、振幅誤差
検出回路１０５をこれらの構成とすることにより、信号
の切り換わり時などの過渡特性や雑音等に対する安定性
を増すとともに、積分回路１１２の不完全性についても
補い、振幅を安定して一定の値に制御することができる
。
示す構成としたが、第１Ｏ図、第１１図、または第１２
図の構成としてもよい。これらの動作は、先のクランプ
装置の実施例において直流誤差制御回路の構成例とした
述べた第５図、第６図、および第７図の動作にそれぞれ
対応しており、容易に准察できる。すなわち、振幅誤差
検出回路１０５をこれらの構成とすることにより、信号
の切り換わり時などの過渡特性や雑音等に対する安定性
を増すとともに、積分回路１１２の不完全性についても
補い、振幅を安定して一定の値に制御することができる
。
さて、これまで述べてきたクランプ装置、および自動利
得制御装置の実施例は映像信号を対称としていたが、本
発明はこれに限られるものではなく、音響信号などさま
ざまな信号に適応できる。
得制御装置の実施例は映像信号を対称としていたが、本
発明はこれに限られるものではなく、音響信号などさま
ざまな信号に適応できる。
発明の効果
以上のように本発明によれば、検出した誤差信号にもと
すく制御信号を、高インピーダンスを含む３つの状態の
信号に変換し、これを積分した信号により電圧加算回路
、もしくは可変利得増幅回路を制御する。したがって、
ＤＡ変換回路を必要とせず、簡易な回路構成で安価に、
高精度のクランプ装置および自動利得制御装置が実現で
きる。
すく制御信号を、高インピーダンスを含む３つの状態の
信号に変換し、これを積分した信号により電圧加算回路
、もしくは可変利得増幅回路を制御する。したがって、
ＤＡ変換回路を必要とせず、簡易な回路構成で安価に、
高精度のクランプ装置および自動利得制御装置が実現で
きる。
また、直流誤差制御回路、ないしは振幅誤差制御回路に
、可変係数回路や低域通過フィルタなどを設けることに
より、信号の切り換わりゃ電源投入時などにおける過渡
特性や、雑音等に対する安定性を増すことができる。さ
らに、積分回路の不安全性についても補い、安定な動作
をさせることが可能となる。
、可変係数回路や低域通過フィルタなどを設けることに
より、信号の切り換わりゃ電源投入時などにおける過渡
特性や、雑音等に対する安定性を増すことができる。さ
らに、積分回路の不安全性についても補い、安定な動作
をさせることが可能となる。
第１図は本発明のクランプ装置の一実施例の構成図、第
２図は本発明のクランプ装置の実施例における直流誤差
制御回路の構成図、第３図は本発明のクランプ装置の実
施例における三状態変換回路の構成図、第４図は本発明
のクランプ装置の実施例における積分回路の構成図、第
５図、第６図。 および第７図は本発明のクランプ装置の実施例における
直流誤差制御回路の他実施例を示す構成図、第８図は本
発明の自動利得制御装置の一実施例の構成図、第９図、
第１０図、第１１図、および第１２図は本発明の自動利
得制御装置の実施例における振幅誤差制御回路の実施例
を示す構成図、第１３図は従来のクランプ装置の構成図
である。 ２・・・・・・電圧加算回路、１０２・・・・・・可変
利得増幅器、３．１０３・・・・・・ＡＤ変換回路、７
・・・・・・直流誤差制御回路、１０５・・・・・・振
幅誤差制御回路、１１．１１１・・・・・・三状態変換
回路、１２．１１２・・・・・・積分回路。 代理人の氏名 弁理士 粟野重孝 はか１名宵１図 第２図 第 図 第 図 第 図 第 図 第１０図 礪１ 図
２図は本発明のクランプ装置の実施例における直流誤差
制御回路の構成図、第３図は本発明のクランプ装置の実
施例における三状態変換回路の構成図、第４図は本発明
のクランプ装置の実施例における積分回路の構成図、第
５図、第６図。 および第７図は本発明のクランプ装置の実施例における
直流誤差制御回路の他実施例を示す構成図、第８図は本
発明の自動利得制御装置の一実施例の構成図、第９図、
第１０図、第１１図、および第１２図は本発明の自動利
得制御装置の実施例における振幅誤差制御回路の実施例
を示す構成図、第１３図は従来のクランプ装置の構成図
である。 ２・・・・・・電圧加算回路、１０２・・・・・・可変
利得増幅器、３．１０３・・・・・・ＡＤ変換回路、７
・・・・・・直流誤差制御回路、１０５・・・・・・振
幅誤差制御回路、１１．１１１・・・・・・三状態変換
回路、１２．１１２・・・・・・積分回路。 代理人の氏名 弁理士 粟野重孝 はか１名宵１図 第２図 第 図 第 図 第 図 第 図 第１０図 礪１ 図
Claims (10)
- （１）ディジタル化された信号から直流誤差を検出して
制御信号を出力する直流誤差制御手段と、前記制御信号
にもとずいて高電圧、低電圧または高インピーダンスの
いずれかを出力する信号変換手段と、前記信号変換手段
の出力を積分する積分手段と、前記積分手段による積分
出力にもとずいて入力アナログ信号に直流電圧を加算す
る電圧加算手段と、前記電圧加算手段の出力をディジタ
ル信号に変換し、前記直流誤差制御手段の入力とするＡ
Ｄ変換手段とを備えたクランプ装置。 - （２）信号変換手段は、制御信号の振幅の絶対値に比例
した期間だけ前記制御信号の符号に応じて高電圧もしく
は低電圧を出力し、それ以外の期間は高インピーダンス
状態を出力することを特徴とする請求項（１）記載のク
ランプ装置。 - （３）直流誤差制御手段は、ディジタル化された信号の
直流誤差を検出して誤差信号を得る直流誤差検出手段と
、前記誤差信号に応じた係数を誤差信号に乗じて制御信
号とする可変係数手段とを備えたことを特徴とする請求
項（２）記載のクランプ装置。 - （４）直流誤差制御手段は、ディジタル化された信号の
直流誤差を検出して誤差信号を得る直流誤差検出手段と
、前記誤差信号の低域成分を通過させて制御信号を得る
低域通過フィルタ手段とを備えたことを特徴とする請求
項（２）記載のクランプ装置。 - （５）直流誤差制御手段は、ディジタル化された信号の
直流誤差を検出して誤差信号を得る直流誤差検出手段と
、前記誤差信号に応じた係数を誤差信号に乗じる可変係
数手段と、前記可変係数手段の出力の低域成分を通過さ
せて制御信号を得る低域通過フィルタ手段とを備えたこ
とを特徴とする請求項（２）記載のクランプ装置。 - （６）ディジタル化された信号から振幅誤差を検出して
制御信号を出力する振幅誤差制御手段と、前記制御信号
にもとずいて高電圧、低電圧または高インピーダンスの
いずれかを出力する信号変換手段と、前記信号変換手段
の出力を積分する積分手段と、前記積分手段による積分
出力にもとずいて入力アナログ信号を増幅する可変利得
増幅手段と、前記可変利得増幅手段の出力をディジタル
信号に変換し、前記振幅誤差制御手段の入力とするＡＤ
変換手段とを備えた自動利得制御装置。 - （７）信号変換手段は、制御信号の振幅の絶対値に比例
した期間だけ前記制御信号の符号に応じて高電圧もしく
は低電圧を出力し、それ以外の期間は高インピーダンス
状態を出力することを特徴とする請求項（６）記載の自
動利得制御装置。 - （８）振幅誤差制御手段は、ディジタル化された信号の
振幅誤差を検出して誤差信号を得る振幅誤差検出手段と
、前記誤差信号に応じた係数を誤差信号に乗じて制御信
号とする可変係数手段とを備えたことを特徴とする請求
項（７）記載の自動利得制御装置。 - （９）振幅誤差制御手段は、ディジタル化された信号の
振幅誤差を検出して誤差信号を得る振幅誤差検出手段と
、前記誤差信号の低域成分を通過させて制御信号を得る
低域通過フィルタ手段とを備えたことを特徴とする請求
項（７）記載の自動利得制御装置。 - （１０）振幅誤差制御手段は、ディジタル化された信号
の振幅誤差を検出して誤差信号を得る振幅誤差検出手段
と、前記誤差信号に応じた係数を誤差信号に乗じる可変
係数手段と、前記可変係数手段の出力の低域成分を通過
させて制御信号を得る低域通過フィルタ手段とを備えた
ことを特徴とする請求項（７）記載の自動利得制御装置
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1072412A JP2543177B2 (ja) | 1989-03-24 | 1989-03-24 | クランプ装置と自動利得制御装置 |
| US07/497,253 US4982191A (en) | 1989-03-24 | 1990-03-22 | Clamping apparatus and gain control apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1072412A JP2543177B2 (ja) | 1989-03-24 | 1989-03-24 | クランプ装置と自動利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02250564A true JPH02250564A (ja) | 1990-10-08 |
| JP2543177B2 JP2543177B2 (ja) | 1996-10-16 |
Family
ID=13488545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1072412A Expired - Fee Related JP2543177B2 (ja) | 1989-03-24 | 1989-03-24 | クランプ装置と自動利得制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4982191A (ja) |
| JP (1) | JP2543177B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084700A (en) * | 1991-02-04 | 1992-01-28 | Thomson Consumer Electronics, Inc. | Signal clamp circuitry for analog-to-digital converters |
| US5371552A (en) * | 1991-10-31 | 1994-12-06 | North American Philips Corporation | Clamping circuit with offset compensation for analog-to-digital converters |
| FR2691026B1 (fr) * | 1992-05-07 | 1997-01-03 | Thomson Csf | Convertisseur analogique-numerique et boucle d'asservissement utilisant un tel convertisseur. |
| JP2809577B2 (ja) * | 1993-09-24 | 1998-10-08 | 富士通株式会社 | ゼロレベル設定回路 |
| US5523756A (en) * | 1994-01-18 | 1996-06-04 | The Grass Valley Group, Inc. | Analog-to-digital converter with offset reduction loop |
| JP3457068B2 (ja) * | 1994-09-14 | 2003-10-14 | アジレント・テクノロジー株式会社 | 適正な出力信号を得る装置および方法 |
| US6128339A (en) * | 1997-02-13 | 2000-10-03 | Samsung Electronics Co., Ltd. | Apparatus and method for masking video data errors |
| US6608583B1 (en) * | 2002-04-30 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Analog signal input circuit in analog signal processing apparatus |
| JP2005094678A (ja) * | 2003-09-19 | 2005-04-07 | Sanyo Electric Co Ltd | ビデオ信号処理装置及びテレビジョン受像装置 |
| US7652723B1 (en) | 2004-04-19 | 2010-01-26 | Video Accessory Corporation | Composite video signal correction unit for video imaging and video recording systems |
| US7098833B2 (en) * | 2004-06-04 | 2006-08-29 | Texas Instruments Incorporated | Tri-value decoder circuit and method |
| US11469088B2 (en) | 2020-10-19 | 2022-10-11 | Thermo Finnigan Llc | Methods and apparatus of adaptive and automatic adjusting and controlling for optimized electrometer analog signal linearity, sensitivity, and range |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50140038A (ja) * | 1974-04-26 | 1975-11-10 | ||
| JPS63176070A (ja) * | 1987-01-16 | 1988-07-20 | Matsushita Electric Ind Co Ltd | 映像信号クランプ装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3882488A (en) * | 1973-12-26 | 1975-05-06 | Bendix Corp | Analog to digital converter system including computer controlled feedback means |
| JPS6016769A (ja) * | 1983-07-08 | 1985-01-28 | Toshiba Corp | ペデスタル・クランプ回路 |
| EP0162315B1 (de) * | 1984-05-15 | 1989-12-06 | BBC Brown Boveri AG | Analog-Digital-Wandler |
| EP0162314A1 (de) * | 1984-05-15 | 1985-11-27 | BBC Brown Boveri AG | Analog-Digital-Wandler |
| US4903023A (en) * | 1985-11-06 | 1990-02-20 | Westinghouse Electric Corp. | Subranging analog-to-digital converter with digital error correction |
| JP2553534B2 (ja) * | 1986-12-26 | 1996-11-13 | 松下電器産業株式会社 | テレビジヨン映像信号制御装置 |
-
1989
- 1989-03-24 JP JP1072412A patent/JP2543177B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-22 US US07/497,253 patent/US4982191A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50140038A (ja) * | 1974-04-26 | 1975-11-10 | ||
| JPS63176070A (ja) * | 1987-01-16 | 1988-07-20 | Matsushita Electric Ind Co Ltd | 映像信号クランプ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2543177B2 (ja) | 1996-10-16 |
| US4982191A (en) | 1991-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| US6963238B2 (en) | Level shift circuit | |
| JP2501686B2 (ja) | 平衡増幅器 | |
| JPH0534855B2 (ja) | ||
| US5241282A (en) | Wide dynamic range, low power, analog-to-digital receiver | |
| US6297756B1 (en) | Analog-to-digital conversion device | |
| JP4388606B2 (ja) | 利得制御付デジタル処理回路 | |
| US5185569A (en) | Peak value detecting circuit | |
| JP2522425B2 (ja) | 映像信号のクランプ回路 | |
| JPS5912837Y2 (ja) | 光信号受信装置 | |
| KR960013042B1 (ko) | 임피이던스 제어를 통한 앰프 이득 제어회로 | |
| KR900004794Y1 (ko) | 2가지 기울기를 갖는 구간 증폭회로 | |
| JPS6224438A (ja) | 光検出回路 | |
| JPH05219406A (ja) | ビデオ信号のレベル調整回路 | |
| JPS6220407A (ja) | 光通信用ａｇｃ回路 | |
| JP2765879B2 (ja) | パイロット信号除去回路 | |
| JPH03258116A (ja) | 利得制御回路 | |
| KR950010062B1 (ko) | 자동이득 제어회로 | |
| JPH06318869A (ja) | ビデオ信号用ａ／ｄ変換回路ならびにａｇｃ回路 | |
| JP2001211125A (ja) | 検波回路 | |
| JPH0792204A (ja) | コンパレータ回路 | |
| JPH0322724B2 (ja) | ||
| JPS62283710A (ja) | 光受信回路 | |
| JPH05259809A (ja) | 伝達関数可変型アナログフィルタ | |
| JPH04154326A (ja) | パイロット信号除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |