JPH02222125A - 積層セラミック電子部品 - Google Patents
積層セラミック電子部品Info
- Publication number
- JPH02222125A JPH02222125A JP1044278A JP4427889A JPH02222125A JP H02222125 A JPH02222125 A JP H02222125A JP 1044278 A JP1044278 A JP 1044278A JP 4427889 A JP4427889 A JP 4427889A JP H02222125 A JPH02222125 A JP H02222125A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- exposed
- electrodes
- conductive paste
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 31
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 8
- 239000011248 coating agent Substances 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 5
- 238000001704 evaporation Methods 0.000 abstract description 4
- 238000002844 melting Methods 0.000 abstract description 4
- 230000008018 melting Effects 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 3
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 239000003985 ceramic capacitor Substances 0.000 description 18
- 230000002950 deficient Effects 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は積層セラミック電子部品に関するものであり、
詳しくはセラミックシート上に導電性ペーストからなる
内部電極を印刷した後、このセラミックシートを所定枚
数積層し、切断、焼成及び外部電極の塗布の諸工程を経
て製造される積層セラミックコンデンサ、積層バリスタ
、積層圧電素子などの積層セラミック電子部品に関する
ものである。
詳しくはセラミックシート上に導電性ペーストからなる
内部電極を印刷した後、このセラミックシートを所定枚
数積層し、切断、焼成及び外部電極の塗布の諸工程を経
て製造される積層セラミックコンデンサ、積層バリスタ
、積層圧電素子などの積層セラミック電子部品に関する
ものである。
積層セラミック電子部品の一般的な構造を第６図に示す
積層セラミックコンデンサの略示縦断面図に基いて説明
する。同図に於いて、（１）は矩形状で薄膜のセラミッ
クシートで、その表面には積層に先立ってスクリーン印
刷などの被膜形成手段を利用して導電性ペーストからな
る内部電極（２）が被着形成されている。内部電極（２
）を被着形成したセラミックシート（１）を所定枚数積
層し、熱プレスで一体化した後、最外層セラミックシー
ト（１）の表面に印刷された切断マークに沿って切断す
ることによってコンデンサエレメント（３）が形成され
る。このようにして得られたコンデンサエレメント（３
）を例えば１０００℃以上の高温で焼成し、この後、コ
ンデンサエレメント（３）の内部電極（２）（２）・−
が交互に露呈している両端全面（４ａ） ’（４ｂ）に
Ｎｉペーストなどの導電性ペーストからなる外部電極（
５ａ） （５ｂ）を被着形成しく２） 、上記内部電極（２）（２）、−と外部電極（５ａ）（
５ｂ）とを電気的に接続することによって積層′セラミ
ックコンデンサ（６）を製品化している。
積層セラミックコンデンサの略示縦断面図に基いて説明
する。同図に於いて、（１）は矩形状で薄膜のセラミッ
クシートで、その表面には積層に先立ってスクリーン印
刷などの被膜形成手段を利用して導電性ペーストからな
る内部電極（２）が被着形成されている。内部電極（２
）を被着形成したセラミックシート（１）を所定枚数積
層し、熱プレスで一体化した後、最外層セラミックシー
ト（１）の表面に印刷された切断マークに沿って切断す
ることによってコンデンサエレメント（３）が形成され
る。このようにして得られたコンデンサエレメント（３
）を例えば１０００℃以上の高温で焼成し、この後、コ
ンデンサエレメント（３）の内部電極（２）（２）・−
が交互に露呈している両端全面（４ａ） ’（４ｂ）に
Ｎｉペーストなどの導電性ペーストからなる外部電極（
５ａ） （５ｂ）を被着形成しく２） 、上記内部電極（２）（２）、−と外部電極（５ａ）（
５ｂ）とを電気的に接続することによって積層′セラミ
ックコンデンサ（６）を製品化している。
上記第６図に示す積層セラミックコンデンサ（６）の小
型大容量化の要望に応えるため、セラミックシート（１
）の厚みを可能な限り薄くすると共に積層枚数をより増
加させることが試しみられている。しかしながら、薄い
セラミックシート（１）（１）−を多数枚積層して積層
セラミックコンデンサ（６）を製作した場合、セラミッ
クシート（１）の製造中に発生したピンホールや厚み不
同などの欠陥がコンデンサエレメント（３）内に混入す
る危険性も増す。このため、積層セラミックコンデンサ
（６）を製品化した後の検査工程に於ける耐圧不良率が
増大するだけでなく、市場に於ける故障率も増大する。
型大容量化の要望に応えるため、セラミックシート（１
）の厚みを可能な限り薄くすると共に積層枚数をより増
加させることが試しみられている。しかしながら、薄い
セラミックシート（１）（１）−を多数枚積層して積層
セラミックコンデンサ（６）を製作した場合、セラミッ
クシート（１）の製造中に発生したピンホールや厚み不
同などの欠陥がコンデンサエレメント（３）内に混入す
る危険性も増す。このため、積層セラミックコンデンサ
（６）を製品化した後の検査工程に於ける耐圧不良率が
増大するだけでなく、市場に於ける故障率も増大する。
市場に於ける故障は、本質的にはセラミックシート（１
）の薄層化と積層枚数の増加に起因するものであるが、
直接的にはセラミックシート（１）中へのピンホールの
混入や積層厚みの不同あるいは積層時の位置ずれなどに
よって電界が局部的に集中し、これによってコンデンサ
エレメント（３）に絶縁劣化状態やショート状態が発生
ずることに起因する。このような絶縁劣化やショートに
よる電子回路の破壊を防止するため積層セラミックコン
デンサなどの積層セラミック電子部品に直列にヒユーズ
を外付けする方法も検討されているが、この場合、コン
デンサエレメント（素子）の内部が一部でもショート状
態になると、素子全体がヒユーズによって回路から遮断
されコンデンサとしての機能を果たすことが不可能とな
る。
）の薄層化と積層枚数の増加に起因するものであるが、
直接的にはセラミックシート（１）中へのピンホールの
混入や積層厚みの不同あるいは積層時の位置ずれなどに
よって電界が局部的に集中し、これによってコンデンサ
エレメント（３）に絶縁劣化状態やショート状態が発生
ずることに起因する。このような絶縁劣化やショートに
よる電子回路の破壊を防止するため積層セラミックコン
デンサなどの積層セラミック電子部品に直列にヒユーズ
を外付けする方法も検討されているが、この場合、コン
デンサエレメント（素子）の内部が一部でもショート状
態になると、素子全体がヒユーズによって回路から遮断
されコンデンサとしての機能を果たすことが不可能とな
る。
本発明の主要な目的は、積層セラミック電子部品の内部
の一層乃至数層にピンホールや厚み不同などの欠陥があ
り、この部分が絶縁劣化やショート状態となった場合に
も素子全体としては機能不良または故障状態とならない
信頼性の高い積層セラミック電子部品を提供することに
ある。
の一層乃至数層にピンホールや厚み不同などの欠陥があ
り、この部分が絶縁劣化やショート状態となった場合に
も素子全体としては機能不良または故障状態とならない
信頼性の高い積層セラミック電子部品を提供することに
ある。
上記課題の解決手段として本発明は、外部電極と接続す
るためセラミックシートの端面に露呈している内部電極
の一部を絶縁体膜で覆い、この絶縁体膜の外周面及び前
記絶縁体膜の被着域の外側に露出している内部電極の端
部に導電ペーストを塗布して外部電極を構成した積層セ
ラミック電子部品を提供するものである。
るためセラミックシートの端面に露呈している内部電極
の一部を絶縁体膜で覆い、この絶縁体膜の外周面及び前
記絶縁体膜の被着域の外側に露出している内部電極の端
部に導電ペーストを塗布して外部電極を構成した積層セ
ラミック電子部品を提供するものである。
セラミックシートの端面に露呈している内部電極の一部
を絶縁体膜で覆い、この絶縁体膜の外周面及びその外側
に露出状態のまま残存している内部電極の端部に導電ペ
ーストを塗布して外部電極を構成することによって形成
された積層セラミック電子部品において、数十層の内部
電極の内、１Ｎ乃至ば数層が絶縁劣化してショート状態
になった場合に、電圧の印加によって欠陥部分の上下の
内部電極に接続された外部電極の一部が発熱、溶融、あ
るいは蒸発して内部電極との接続を遮断する。この結果
、欠陥の生じた層のみが回路から切離され、他の内部電
極層は本来の機能を持続する。
を絶縁体膜で覆い、この絶縁体膜の外周面及びその外側
に露出状態のまま残存している内部電極の端部に導電ペ
ーストを塗布して外部電極を構成することによって形成
された積層セラミック電子部品において、数十層の内部
電極の内、１Ｎ乃至ば数層が絶縁劣化してショート状態
になった場合に、電圧の印加によって欠陥部分の上下の
内部電極に接続された外部電極の一部が発熱、溶融、あ
るいは蒸発して内部電極との接続を遮断する。この結果
、欠陥の生じた層のみが回路から切離され、他の内部電
極層は本来の機能を持続する。
第１図（Ａ）乃至（Ｃ）は本発明を積層セラミックコン
デンサに適用した場合の略示工程の斜視図、第２図は内
部電極の一部に欠陥が発生した積層セラミックコンデン
サの斜視図、第３図乃至第５図は本発明の具体例を示し
、第３図はリード付き積層セラミックコンデンサの斜視
図、第４図はチップ型 （表面実装型）積層セラミック
コンデンサの斜視図、第５図は圧電縦効果を利用した積
層圧電素子の斜視図である。
デンサに適用した場合の略示工程の斜視図、第２図は内
部電極の一部に欠陥が発生した積層セラミックコンデン
サの斜視図、第３図乃至第５図は本発明の具体例を示し
、第３図はリード付き積層セラミックコンデンサの斜視
図、第４図はチップ型 （表面実装型）積層セラミック
コンデンサの斜視図、第５図は圧電縦効果を利用した積
層圧電素子の斜視図である。
尚、以下の記述に於いて、第６図に示す従来の積層セラ
ミック電子部品と同一の構成部材は同一の参照番号で表
示し、重複する事項に関しては説明を省略する。
ミック電子部品と同一の構成部材は同一の参照番号で表
示し、重複する事項に関しては説明を省略する。
先ず第１図（Ａ）に示すように内部電極（２）を被着形
成したセラミックシート（１）を所定枚数積層し、熱プ
レス、切断マークに沿う切断、焼成の諸工程を経てコン
デンサエレメント（３）を製作する。
成したセラミックシート（１）を所定枚数積層し、熱プ
レス、切断マークに沿う切断、焼成の諸工程を経てコン
デンサエレメント（３）を製作する。
次いで、第１図（Ｂ）に示すようにセラミ・７クシート
（１）の積層体の端面に露呈している内部電極（２）の
一部を絶縁体膜（７）で被覆する。最後に、第１図（Ｃ
）に示すように前記絶縁体膜（７）の外周面及びその外
側に露出状態のまま残存している内部電極（２）（２）
の端部に導電ペーストを塗布し、乾燥することによって
コンデンサエレメント（３）の両端面に外部電極（５ａ
） （５ｂ）を構成する。
（１）の積層体の端面に露呈している内部電極（２）の
一部を絶縁体膜（７）で被覆する。最後に、第１図（Ｃ
）に示すように前記絶縁体膜（７）の外周面及びその外
側に露出状態のまま残存している内部電極（２）（２）
の端部に導電ペーストを塗布し、乾燥することによって
コンデンサエレメント（３）の両端面に外部電極（５ａ
） （５ｂ）を構成する。
この外部電極（５ａ） （５ｂ）の被着形成に際し、
内部電極（２）が露呈しているコンデンサエレメント（
３）の端面全域に外部電極（５ａ）（５ｂ）の塗膜を形
成すると、第２図に示す内部電極（２）（２Ｌ−の一部
〈欠陥部分＞ （２ａ）に絶縁劣化やショー１−が発生
した時、外部電極（５ａ） （５ｂ）の全体に電流が
流れて、発熱しにくくなるので、絶縁体膜（７）の外側
に内部電極（２）（２）−の一部が露呈したままの状態
で残るようにする。この際、外部電極（５ａ）（５ｂ）
（ｌｐ一部（８）が発熱、溶融、あるいは蒸発して絶
縁劣化した内部電極（２ａ）との接続を遮断するように
導電率、塗布幅Ｗ並びに塗布厚みｔを調節する。即ち、
外部電極（５ａ） （５ｂ）の内面と内部電極（２）
（２）−の露出端面との間に、上記外部電極（５ａ）
（５ｂ）の部分的な溶融あるいは蒸発に必要な最小の
接合面積が確保されるように導電ペースト塗布域の大き
さを調節する。
内部電極（２）が露呈しているコンデンサエレメント（
３）の端面全域に外部電極（５ａ）（５ｂ）の塗膜を形
成すると、第２図に示す内部電極（２）（２Ｌ−の一部
〈欠陥部分＞ （２ａ）に絶縁劣化やショー１−が発生
した時、外部電極（５ａ） （５ｂ）の全体に電流が
流れて、発熱しにくくなるので、絶縁体膜（７）の外側
に内部電極（２）（２）−の一部が露呈したままの状態
で残るようにする。この際、外部電極（５ａ）（５ｂ）
（ｌｐ一部（８）が発熱、溶融、あるいは蒸発して絶
縁劣化した内部電極（２ａ）との接続を遮断するように
導電率、塗布幅Ｗ並びに塗布厚みｔを調節する。即ち、
外部電極（５ａ） （５ｂ）の内面と内部電極（２）
（２）−の露出端面との間に、上記外部電極（５ａ）
（５ｂ）の部分的な溶融あるいは蒸発に必要な最小の
接合面積が確保されるように導電ペースト塗布域の大き
さを調節する。
本発明に係る積層セラミック電子部品（６）は上記の如
き構造を具えているから、内部電極（２）（２）−の内
、ＩＮ乃至は数層が絶縁劣化してショート状態になった
場合、電圧の印加によって欠陥部分（２ａ）の上下の内
部電極（２）（２）に接続された外部電極（５ａ）
（５ｂ）の−部（８）が発熱、熔融、あるいは蒸発して
内部電極（２）（２）、−との導通を失なう。この結果
、欠陥の生じた内部電極（２ａ）のみが回路から切離さ
れ、他の内部電極層は本来の機能を持続する。
き構造を具えているから、内部電極（２）（２）−の内
、ＩＮ乃至は数層が絶縁劣化してショート状態になった
場合、電圧の印加によって欠陥部分（２ａ）の上下の内
部電極（２）（２）に接続された外部電極（５ａ）
（５ｂ）の−部（８）が発熱、熔融、あるいは蒸発して
内部電極（２）（２）、−との導通を失なう。この結果
、欠陥の生じた内部電極（２ａ）のみが回路から切離さ
れ、他の内部電極層は本来の機能を持続する。
以下、本発明に係る積層セラミック部品の他の実施例に
ついて第３図乃至第５図の斜視図でもって述べれば、第
３図はリード（９）付積層セラミックコンデンサ（６）
、第４図は表面実装用の半田付可能な導電ペーストから
なる外部電極（５ａ’ ） （５ｂ’ ）と、半田付
は不可能な導電ペーストからなる外部電極（５ａ）
（５ｂ）を絶縁体膜（７）を介して内部電極（２）（２
）の露出面に接合したチップ型（表面実装型）積層セラ
ミックコンデンサ（６）、第５図は導電ペーストからな
る外部電極（５ａ） （５ｂ）を絶縁体膜（７）及び
内部電極（２）（２）、−の露出端部を一層おきに絶縁
処理したガラス皮膜（１０）を介して内部電極（２）（
２）−の露出面に接合したリード（９）付き積層圧電素
子を示す。
ついて第３図乃至第５図の斜視図でもって述べれば、第
３図はリード（９）付積層セラミックコンデンサ（６）
、第４図は表面実装用の半田付可能な導電ペーストから
なる外部電極（５ａ’ ） （５ｂ’ ）と、半田付
は不可能な導電ペーストからなる外部電極（５ａ）
（５ｂ）を絶縁体膜（７）を介して内部電極（２）（２
）の露出面に接合したチップ型（表面実装型）積層セラ
ミックコンデンサ（６）、第５図は導電ペーストからな
る外部電極（５ａ） （５ｂ）を絶縁体膜（７）及び
内部電極（２）（２）、−の露出端部を一層おきに絶縁
処理したガラス皮膜（１０）を介して内部電極（２）（
２）−の露出面に接合したリード（９）付き積層圧電素
子を示す。
本発明によれば、電子部品の素子の内部に欠陥がある場
合にも、欠陥部分を回路から完全に切離すことが可能と
なる。このため、従来検査工程で除去していた不良品の
可成りの部分を良品として使用することができ、製品歩
留りの向上に大きな効果が発揮される。また、使用中に
何等かの理由によって一部の内部電極の絶縁が劣化して
ショート状態となっても、素子全体が機能を失なうこと
がないため、信頼性の向上に対しても注目すべき効果が
発揮される。
合にも、欠陥部分を回路から完全に切離すことが可能と
なる。このため、従来検査工程で除去していた不良品の
可成りの部分を良品として使用することができ、製品歩
留りの向上に大きな効果が発揮される。また、使用中に
何等かの理由によって一部の内部電極の絶縁が劣化して
ショート状態となっても、素子全体が機能を失なうこと
がないため、信頼性の向上に対しても注目すべき効果が
発揮される。
に適用した場合の略示工程の斜視図、第２図は内部電極
の一部に欠陥が発生した積層セラミックコンデンサの斜
視図、第３図乃至第５図は本発明の具体例を示し、第３
図はリード付き積層セラミックコンデンサの斜視図、第
４図はチップ型 （表面実装型）積層セラミックコンデ
ンサの斜視図、第５図は圧電縁効果を利用した積層圧電
素子の斜視図である。
の一部に欠陥が発生した積層セラミックコンデンサの斜
視図、第３図乃至第５図は本発明の具体例を示し、第３
図はリード付き積層セラミックコンデンサの斜視図、第
４図はチップ型 （表面実装型）積層セラミックコンデ
ンサの斜視図、第５図は圧電縁効果を利用した積層圧電
素子の斜視図である。
第６図は従来の積層セラミックコンデンサの略示縦断面
図である。
図である。
（１） −セラミックシート、
（５ａ）
内部電極、 （２ａ）−欠陥部分、
コンデンサエレメント＜ｔ、子＞、
（５ｂ）−外部電極、
一積層セラミック電子部品、
絶縁体膜、
外部電極の溶融・蒸発部分。
許
出
願
人
関西日本電気株式会社
第３図
第５
図
どｉ
第４
図
第６図
Claims (1)
- （１）外部電極と接続するためセラミックシートの端面
に露呈している内部電極の一部を絶縁体膜で覆い、この
絶縁体膜の外周面及び前記絶縁体膜の被着域の外側に露
出している内部電極の端部に導電ペーストを塗布して外
部電極を構成したことを特徴とする積層セラミック電子
部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044278A JPH02222125A (ja) | 1989-02-22 | 1989-02-22 | 積層セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044278A JPH02222125A (ja) | 1989-02-22 | 1989-02-22 | 積層セラミック電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222125A true JPH02222125A (ja) | 1990-09-04 |
Family
ID=12687042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1044278A Pending JPH02222125A (ja) | 1989-02-22 | 1989-02-22 | 積層セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222125A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054974A (ja) * | 2007-08-29 | 2009-03-12 | Kyocera Corp | 積層コンデンサおよびコンデンサ実装基板 |
| JP2011165809A (ja) * | 2010-02-08 | 2011-08-25 | Murata Mfg Co Ltd | 電子部品 |
-
1989
- 1989-02-22 JP JP1044278A patent/JPH02222125A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054974A (ja) * | 2007-08-29 | 2009-03-12 | Kyocera Corp | 積層コンデンサおよびコンデンサ実装基板 |
| JP2011165809A (ja) * | 2010-02-08 | 2011-08-25 | Murata Mfg Co Ltd | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376970B2 (ja) | セラミック電子部品 | |
| KR20200042860A (ko) | 적층 세라믹 전자부품 | |
| US4555746A (en) | Organic chip capacitor | |
| JP2000223355A (ja) | セラミック電子部品 | |
| JPH0534094Y2 (ja) | ||
| JP4687205B2 (ja) | 電子部品 | |
| JPH08222831A (ja) | 面実装部品の実装体 | |
| JPH02222125A (ja) | 積層セラミック電子部品 | |
| JP2993909B2 (ja) | コンデンサの製造方法 | |
| JP2000106320A (ja) | 積層セラミックコンデンサ | |
| JPH11283865A (ja) | チップ形薄膜キャパシターおよびその製造方法 | |
| JP3209304B2 (ja) | 積層型電子部品及びその製造方法 | |
| JP2001023864A (ja) | 多連型電子部品 | |
| JP2792012B2 (ja) | 積層コンデンサ及びその製造方法 | |
| JPH0422115A (ja) | セラミック電子部品及びその製造方法 | |
| JPH06251993A (ja) | チップ型電子部品集合体 | |
| JP3254927B2 (ja) | セラミック電子部品 | |
| JPH04236412A (ja) | セラミック電子部品 | |
| JPH09326326A (ja) | 電子部品、配線基板及び電子部品の配線基板への実装構造 | |
| JPS6214668Y2 (ja) | ||
| JPH09120930A (ja) | 積層セラミックコンデンサ | |
| JPH10223473A (ja) | 複合セラミックコンデンサ | |
| JPH04268775A (ja) | 電歪効果素子 | |
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JPH0236265Y2 (ja) |