JPH11283865A - チップ形薄膜キャパシターおよびその製造方法 - Google Patents

チップ形薄膜キャパシターおよびその製造方法

Info

Publication number
JPH11283865A
JPH11283865A JP10355117A JP35511798A JPH11283865A JP H11283865 A JPH11283865 A JP H11283865A JP 10355117 A JP10355117 A JP 10355117A JP 35511798 A JP35511798 A JP 35511798A JP H11283865 A JPH11283865 A JP H11283865A
Authority
JP
Japan
Prior art keywords
layer
electrode
thin film
chip
type thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10355117A
Other languages
English (en)
Inventor
Hogen Go
邦 元 呉
Eibin Kin
英 敏 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980051737A external-priority patent/KR100293182B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JPH11283865A publication Critical patent/JPH11283865A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【課題】 電極の短絡形状を防いで製品の不良を未然に
防止するのみならず、チップタイプの薄膜キャパシター
の内、外部電極の接触安定性によるキャパシターの電気
的特性を向させることのできるチップ形薄膜キャパシタ
ーを提供する。 【解決手段】キャパシターの内部電極と外部電極の接触
面積を拡大したチップ形薄膜キャパシターにであって、
絶縁性基板２１０の上側に形成の第１および第２電極２
４０，２２０の一側の端部がそれぞれ基板の外部に露出
するように成膜し、上記電極２４０，２２０の一端部上
側面が各々外部に露出するように食刻により外部に露出
するように成し、前記露出の第１および第２外部電極接
続部２６０，２７０には端子電極２８０が形成され、そ
の上第１，第２外部電極２９０，３００が成膜後、第２
誘電体層２５０の上部にはポリイミドの保護層３１０が
印刷されるチップ形薄膜キャパシターである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波機器または
衛星通信部品のキャパシター(Capacitor）として用いら
れるチップ形薄膜キャパシターに関するもので、特に、
薄膜キャパシターの内部電極と外部電極との接触面積を
拡大してキャパシターの不良率を低下させるだけでな
く、低い等価直列抵抗（ＥＳＲ：equivalent series re
sistance)を有するように成したチップ形薄膜キャパシ
ターとその製造方法に関するものである。
【０００２】
【従来の技術】一般的に知られているチップ形薄膜キャ
パシターにおいて、高周波機器または衛星通信部品の薄
膜キャパシターとして用いる場合は、比較的低い等価直
列抵抗（ＥＳＲ）値と、高い静電容量特性が要求される
関係上、薄膜タイプのキャパシターを製作するためには
グラスまたはセラミック等で構成する基板の上側に下部
電極、誘電層、上部電極を順次に成膜させ、次いで前記
電極を一定の形状にパタニング（pattrening）した後、
その上側に誘電体保護層を印刷して内部の電極を保護
し、さらに、前記誘電体保護層の上側に上部基板をエポ
キシ(epoxy）樹脂を用いて接合した後、両側に外部電極
を形成させることにより、上記基板に塗布の上下部の電
極とその両側に塗布の外部電極が相互連結接続させて、
低いＥＳＲ値を有する薄膜キャパシターを製作する。
【０００３】このような技術に係る従来のチップタイプ
(Chip Type）薄膜キャパシターの製作方法は、図６に示
すように、グラスまたはセラミック等から構成の基板５
１の上側に、基板５１の一側端部に露出するように下部
電極５２を成膜し、下部電極５２の上側面には誘電体層
５３を成膜し、その上側に基板５１の他端部に突出する
ように上部電極５４を順次に成膜させる。
【０００４】次いで、上記上、下部電極５４，５２とそ
の間に印刷された誘電体５３を一定の形状にパターニン
グ（pattrening）し、上記上部電極５４を保護するため
その上側に再び誘電体保護層５５を印刷し、上記印刷し
た誘電体保護層５５の上側にはエポキシ樹脂接着剤５７
を用いて上部基板５６を接合して、内部に上下部電極５
４，５２が印刷された基板５１の両側に外部電極５８を
電解鍍金により形成させる。
【０００５】したがって、上記のように製作されたチッ
プタイプの薄膜キャパシターは、図７の積層構造図に示
されるような、グラスまたはセラミック等の基板５１の
上側に印刷される誘電体層５３を介して、その上下側に
成膜した上、下部電極５４，５２の一側端部と、上記基
板５１の両側に形成する外部電極５８が相互連結接続さ
れた薄膜状態のキャパシターとなる。
【０００６】上記のような従来の薄膜キャパシターにお
いて、比較的低いＥＳＲ値を得るためには、上、下部電
極５４，５２と外部電極５８の接触が増大するように、
両端部を研磨するとか、エッチングして厚みが２μｍ以
内の上、下部電極５４，５２が外部に露出するようにし
た後、それに外部電極５８結合して接触面積を比較的大
きく形成することができる。
【０００７】しかし、このような従来のチップタイプ薄
膜キャパシターにおいて、上、下部電極５４，５２と外
部電極５８の接触を増大させるように、両端部を研磨
や、エッチングにより厚さ２μｍ以内の上、下部電極５
４，５２を外部に露出させる。その側面に外部電極５８
を連結接続させるように成すことによって、只、上、下
部電極５４，５２の端部にのみ外部電極５８が接続され
る。それにより、電極間の相互接触面積が微弱であっ
て、さらに上、下部電極５４，５２の端部に外部電極５
８を電解鍍金による連結作業の際、上、下部電極５４，
５２が短絡される現状が生じるようになって薄膜キャパ
シターの製作過程中不良発生が増加し、上、下部電極５
４，５２と外部電極５８の不完全な接触により製品の信
頼性を低下させるだけでなく、満足するほどの収率の製
品を得ることが難しいという問題点が生じている。
【０００８】一方、最近では低コストであって低いＥＳ
Ｒ値を有する薄膜キャパシターを製造する方法が提案さ
れたことがあった。
【０００９】即ち、米国特許公報第４，４５３，１９９
号による薄膜キャパシターの製造方法であり図８に示さ
れる。グラスまたはセラミック等から構成の絶縁性基板
１００の上側に薄膜電導層１１０を増着して形成させ、
上記絶縁性基板１００の上側に蒸着電極の薄膜電導層１
１０を一定の行と列とに配列されるようにパターンを形
成した後、上記薄膜電導層１１０の全体が覆われるよう
にその上側に誘電体層１３０を成膜し形成する。継続し
て、上記誘電体層１３０の上側には二番目の複数の不連
続的な薄膜電導層１４０を形成し、その時上記薄膜電導
層１４０は外部にエッジ（edge）が露出可能なるように
する。その後上記薄膜電導層１４０が覆われるように絶
縁層１５０を増着して形成させた後、上記絶縁性基板１
００を垂直に切断して切断面に薄膜電導層１１０，１４
０のエッジ部が露出するようにし、上記薄膜電導層１１
０，１４０の露出部位に導電端子層と端子電極を電気的
に連結形成させ薄膜タイプのキャパシターを完成する。
【００１０】しかし、上記のような従来のチップタイプ
薄膜キャパシターにおいて、上述の様に絶縁性基板１０
０に薄膜電導層および誘電体層、絶縁層を各々形成した
後、それを垂直に切断すると、絶縁性基板１００に成膜
させた内部電極の薄膜電導層１１０，１４０が至って、
一部分だけ外部に露出する。それに、外部電極の端子電
極を形成させる場合、電極間の相互接触面積が貧弱にな
り、やはり、上記外部に露出の薄膜電導層１１０，１４
０端部に外部電極の端子電極を電解鍍金による連結作業
時、上記薄膜電導層１１０，１４０が短絡される現状が
生ずるようになり、薄膜キャパシターの製作過程中不良
が頻繁に生じるだけでなく、薄膜電導層１１０，１４０
と端子電導層の不完全な接触により低いＥＳＲ値を得る
ことができない等の多くの欠点がある。
【００１１】
【発明が解決しようとする課題】本発明は、上記のよう
な従来の問題点などを改善するためのものであって、そ
の目的は、薄膜キャパシターの内部電極の上、下部電極
とその両側および上側面に接続される外部電極により接
触面積を著しく拡大させ、低いＥＳＲ値を有するように
し、上記外部電極上、下部電極間の広い接触面積により
電極の短絡形状を防いで製品の不良を未然に防止するだ
けでなく、チップタイプの薄膜キャパシターの内、外部
電極の接触安定性によるキャパシターの電気的特性を向
させることのできるチップ形薄膜キャパシターを提供す
ることにある。
【００１２】本発明の他の目的は、チップタイプの薄膜
キャパシターの製造の際、内部電極の上、下部の電極と
その両側および上側面に外部電極を接続させ、内、外部
電極の電極安定化をさせた優秀な特性の薄膜キャパシタ
ーの製造が可能である、上記電極間の接触不良による工
程不良を防ぎ得るチップ形薄膜キャパシターの製造方法
を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
の技術的な構成として本発明は、絶縁性基板と、上記絶
縁性基板の上面に、上記絶縁性の一側面からそれと対向
する反対側面に向けて成膜し、上記絶縁性基板の側面に
接する領域へ第１外部電極接続部を有する薄膜状の電導
層の第１電極と、上記第１電極の上部に形成されて絶縁
する第１誘電体層と、上記第１誘電体層の上部に上記絶
縁性基板の反対側の側面から上記下部電極と所定部分が
重複するように成膜し、上記絶縁性基板の反対側の側面
に接する領域に第２外部電極の接続部を有する第２電極
と、上記第２電極の第２外部電極接続部を取除いた領域
の上面に形成されて上記第２電極を保護する第２誘電体
層と、上記第１外部電極接続部を含む領域において成膜
し、上記第１電極と電気的に接続する第１外部電極部お
よび、上記第２外部電極接続部を含む領域に成膜し、上
記第２電極と電気的に接続する第２外部電極部とを含め
て構成することを特徴とするチップ形薄膜キャパシター
を設けることに因る。
【００１４】更に、本発明は、絶縁性基板の上側に薄膜
電導層を形成後、不連続的で且つ、電気的に孤立の複数
の導電領域が行と列に配列されように必要無い部分の電
導層を除去して第１電極層を形成する段階；上記第１電
極層の上面に第１誘電体層を成膜し絶縁させる段階；上
記第１誘電体層上に薄膜電導層を成膜後不連続的で、電
気的に孤立の複数の導電領域が行と列に配列されるよう
に必要のない部分の電導層を除去して、第２電極層を形
成するものの、上記第２電極層の導電領域と上記第１電
極層の導電領域が部分的に共有され、各導電領域が共有
部分外に最小限一つのエッジ部を有するように成す第２
電極層形成段階；上記第２電極層が上面に第３誘電体層
を成膜し、上記第２電極層を保護する段階；上記第１電
極層と、第２電極層とが共有されていない導電領域部分
の上部に存在する第１および第２誘電層を除去し、上記
第１電極層の導電領域と、上記第２電極層との導電領域
が各々外部に露出する第１，第２外部電極接続部を形成
する段階；上記第１および第２外部電極接続部と上記第
２誘電体層上に薄膜電導層を成膜後、上記第１および第
２外部電極接続部以外の領域の電導層を除去し第１およ
び第２外部電極形成のための端子電極の上面を形成する
段階；上記絶縁性基板の底面に薄膜電導層を成膜後、略
上記第１および第２外部電極接続部以外の領域に該当す
る位置の電導層を除去し外部電極形成のための端子電極
の下面を形成する段階；上記端子電極が形成の上記第１
および第２外部電極接続部が略半分に分割されるように
上記絶縁性基板をバー（ｂａｒ）形態に切断し、両側の
切断面に上記第１電極層の導電領域または第２電極層の
導電領域のエッジ部分が各々現れるように成す段階；上
記バー形態に切断の絶縁性基板の両側の切断面に薄膜導
電層を成膜し、第１および第２外部電極形成のための端
子電極の側面を形成する段階；上記バー形態の絶縁性基
板をキャパシターチップ形態に切断する段階；および上
記チップ形態のキャパシターの端子電極の上面および側
面、下面に電気的に接続されるように一体に第１および
第２外部電極を形成する段階を含むことを特徴とするチ
ップ形薄膜キャパシターの製造方法を設けることに拠
る。
【００１５】
【発明の実施の形態】以下、添付の図面に基づいて本発
明の実施例を詳しく説明すれば次の通りである。
【００１６】図２〜５は本発明によるチップ形薄膜キャ
パシターの製造工程を示す製作状態図であり、図１は本
発明によるチップ形薄膜キャパシターの断面構造図であ
って、本発明は、グラスやアルミナ等から形成する絶縁
性基板２１０の上側に、上記絶縁性基板２１０の上面一
側の側面において反対側の側面まで全面にＡｌまたはＣ
ｕから構成されたバー膜上の電導層の第１電極２２０が
スパタリング(sputtering)またはエバポレーティング(E
vaporation）等の物理的蒸着（Physical VaporDepositi
on)から成膜される。その際、上記絶縁性基板２１０の
側面に接する部分においては第１外部電極接続部２６０
が形成される。
【００１７】更に、上記第１電極２２０の上部には化学
的蒸着（ＣＶＤ）方法により第１誘電体層２３０を成膜
して、第１電極２２０を保護することができる。上記第
１誘電体層２３０の上面には、絶縁性基板２１０の反対
側の側面において上記第１電極と一定部分重なるよう
に、第２電極２４０がスパッタリング(sputtering)また
はエバポレーティング(Evaporation）等の物理的蒸着
（Physical Vapor Deposition)から成膜される。一方、
上記絶縁性基板２１０の反対側の側面に、第２外部電極
接続部２７０が形成される。
【００１８】即ち、上記絶縁性基板２１０の上側に形成
される第１電極２２０は、その一側端部が絶縁性基板２
１０の外部に露出するようになり、更に第１誘電体層２
３０に成膜される第２電極２４０やはりその他側の一端
部が外部に露出するように成膜されるのである。
【００１９】そして、上記絶縁性基板２１０の上側に形
成の第２電極および第１電極２４０，２２０の一端部の
上側面がそれぞれ外部へ露出されるようにＳｉＯ2また
はＳｉＮから構成の第１誘電層２３０の一端には第１外
部電極接続部２６０が形成され下部電極２２０一側上面
が食刻により外部に露出する。更に、上記第２誘電体層
２５０はその他端に第２外部電極接続部２７０が形成さ
れ、やはり上部電極２４０の他側の上面が食刻により外
部に露出する。
【００２０】このような、構成からなる本発明のチップ
形薄膜キャパシターの製造方法を説明すれば次の通りで
ある。
【００２１】図２〜５に示したように、絶縁性基板２１
０の上側に薄膜状の電導層を成膜後、上記薄膜電導層が
不連続的であり、電気的にそれぞれ分けられ孤立する複
数の導電領域が、複数個の一定の行と列がパターンに配
列するように、必要のない部分の電導層を除去したＡｌ
またはＣｕから構成の第１電極２２０をスパッタリング
(sputtering)またはエバポレーティング(Evaporation）
等の物理的蒸着（Physical Vapor Deposition)Ｉ）Ｌ成
膜し、上記第１電極２２０の上面には第１誘電体層２３
０を化学的蒸着法（ＣＶＤ）により成膜して第１電極２
２０を絶縁させる。
【００２２】上記第１誘電体層２３０の上部にはやは
り、ＡｌまたはＣｕから構成の薄膜状の電導層を成膜
後、上記薄膜電導層が不連続的であり、電気的に各々分
けられて孤立する複数の導電領域が複数個一定の行と列
とのパターンで配列されるように必要のない部分の電導
層を除去した第２電極２２０をスパッタリング(sputter
ing)またはエバポレーティング(Evaporation）等の物理
的蒸着（Physical Vapor Deposition)から構成されるよ
うになる。この際、上記第１電極２２０と第２電極２４
０の導電領域は部分的に重なるようになり、上記導電領
域の重なる共有部分の外側にエッジ部を有するようにな
る。
【００２３】続けて、上記第２電極２４０の上面には第
２誘電体層２５０が化学的蒸着法（ＣＶＤ）により成膜
され第２電極を保護するようになり、上記第１電極およ
び第２電極２２０，２４０の共有されていない部分の導
電領域上部に存在するＳｉＯ2 またはＳｉＮから構成の
第１および第２誘電体層一端部を各々食刻により除去し
て第１および第２電極の導電領域が外部に露出するよう
に成し、第１外部電極接続部２６０と第２外部電極接続
部２７０を形成する。
【００２４】このとき、上記第１誘電体層２３０と第２
誘電体層２５０は、その両端をＣＨ3ＣＯＯＨとＮＨ4Ｆ
がｍｏｌ比２：１からなる食刻溶液により食刻作業を行
うようになり、第１および第２電極の導電領域が外部に
露出するようにして第１外部電極接続部２６０と第２外
部電極接続部２７０を形成する。
【００２５】上記第１および第２外部電極接続部２６
０，２７０と、上記第２誘電体層２５０の上面には、薄
膜電導層に成膜後に上記第１および第２外部電極接続部
２６０，２７０以外の領域の電導層（導電領域）は取除
いて、外部電極接続部の上側にのみ外部電極形成のため
のＡｌまたはＣｒ薄膜層を０．１μｍ以下に成膜して接
着力を増大させた後、Ｃｕ層を０．５μｍ以下に成膜し
た端子電極２８０を形成する。さらに、上記絶縁性基板
２１０の下面にも薄膜電導層を成膜した後、略第１外部
電極の接続部２６０と第２外部電極接続部２７０以外の
領域に該当する位置の電導層は取除いて、やはり外部電
極の接続のための端子電極２８０を形成する。
【００２６】一方、上記のように端子電極２８０が形成
の第１外部電極接続部２６０と第２外部電極接続部２７
０が略半分に分けられるように、上記絶縁性基板２１０
をバー（Ｂａｒ）形態に切断して、両側の切断面に第１
電極２２０および第２電極２４０の導電領域のエッジ部
分が外部に現れるように成す。
【００２７】上記のようにバー形態に切断の絶縁性基板
２１０の両側の切断面には薄膜電導層を成膜して、第１
および第２外部電極２９０，３００形成のための端子電
極２８０の側面を形成し、上記バー形態に切断の基板を
チップ（Chip）形態に切断し、チップ形態膜素子を形成
して、上記チップ形態に切断の素子の端子電極２８０上
面、側面および下面に電気的に接続する第１および第２
外部電極２９０，３００を形成させてチップ形薄膜キャ
パシターを完成させる。
【００２８】上記の通り、絶縁性基板２１０上に内部電
極の第１，第２電極２４０，２２０が成膜され、それに
第１，第２外部電極２９０，３００が連結接続の薄膜の
キャパシター図５におけるように、上記第２電極２４０
の上側の第２誘電体層２５０を介して、その上側に耐湿
性と低い温度（３５０℃）において、硬化するポリイミ
ドに構成の保護層３１０をプリンティングすることによ
って、第１および第２外部電極接続部２６０，２７０が
保護され得るのである。
【００２９】
【発明の効果】以上のように本発明によるチップ形薄膜
キャパシターおよびその製造方法によれば、薄膜キャパ
シターの内部電極の上下部電極とその両側および上側面
に接続の外部電極により接触面積を顕著に拡大させて低
いＥＳＲ値を有することが可能である。また、上記外部
電極の上、下部電極間の広い接触面積により、電極の短
絡形状を防いで、製品の不良を未然に防ぐことが可能と
なる。さらに、チップタイプの薄膜キャパシターの内、
外部電極の接触安定性により、キャパシターの電気的特
性を向上させることが可能となる。 さらに、薄膜キャ
パシターの製造の際に、内部電極の上、下部の電極とそ
の両側および上側の面に外部電極を接続させ、内、外部
電極の電極安定化をもたらし、優秀な特性の薄膜キャパ
シターの製造が可能であり、上記電極間の接触不良によ
る工程不良を防ぎ得るという優れた効果を達成する。
【００３０】本発明は特定の実施例に係わり図示且つ説
明をしたものの、特許請求の範囲により設けられる本発
明の精神や分野を外れない限度内において、本発明が多
用に改造および変化可能なることを当業界において通常
の知識を有するものは容易に知ることができるものと明
かすところである。
【図面の簡単な説明】
【図１】本発明によるチップ形薄膜キャパシターの断面
構造図。
【図２】本発明によるチップ形薄膜キャパシターの製造
工程を図示の製作態様図。
【図３】本発明によるチップ形薄膜キャパシターの製造
工程を図示の製作態様図。
【図４】本発明によるチップ形薄膜キャパシターの製造
工程を図示の製作態様図。
【図５】本発明によるチップ形薄膜キャパシターの製造
工程を図示の製作態様図。
【図６】一般的なチップ形薄膜キャパシターの製造工程
を示す製作態様図。
【図７】従来のチップ形薄膜キャパシターを図示の断面
構造図。
【図８】従来の更に他のチップ形薄膜キャパシターを図
示の断面構造図。
【符号の説明】
２１０ 絶縁性基板 ２２０ 第１電極 ２３０ 第１誘電体層 ２４０ 第２電極 ２５０ 第２誘電体層 ２６０ 第１外部電極接続部 ２７０ 第２外部電極接続部 ２８０ 端子電極 ２９０ 第１外部電極 ３００ 第２外部電極 ３１０ 保護層

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板と、 上記絶縁性基板の上面に、上記絶縁性の一側面から、そ
    れと対向する反対側面に向けて成膜し、上記絶縁性基板
    の側面に接する領域へ第１外部電極接続部を有する薄膜
    状の電導層の第１電極と、 上記第１電極の上部に形成されて絶縁する第１誘電体層
    と、 上記第１誘電体層の上部に上記絶縁性基板の反対側の側
    面から上記下部電極と所定部分が重複するように成膜
    し、上記絶縁性基板の反対側の側面に接する領域に第２
    外部電極の接続部を有する第２電極と、 上記第２電極の第２外部電極接続部を取除いた領域の上
    面に形成されて上記第２電極を保護する第２誘電体層
    と、 上記第１外部電極接続部を含む領域において成膜し、上
    記第１電極と電気的に接続する第１外部電極部および、 上記第２外部電極接続部を含む領域に成膜し、上記第２
    電極と電気的に接続する第２外部電極部とを含めて構成
    することを特徴とするチップ形薄膜キャパシター。
  2. 【請求項２】 第１項において、上記第１および第２電
    極はＡｌまたはＣｕ中いずれかの一つが選ばれて構成す
    ることを特徴とするチップ形薄膜キャパシター。
  3. 【請求項３】 第１項において、上記第１および第２電
    極の成膜はスパッタリングおよびエパポレーティング等
    の物理的蒸着により形成されることを特徴とするチップ
    形薄膜キャパシター。
  4. 【請求項４】 第１項において、上記第１誘電体層と、
    第２誘電体層とはＳｉＯ2またはＳｉＮ中において、い
    ずれかの一つが選ばれることを特徴とするチップ形薄膜
    キャパシター。
  5. 【請求項５】 第１項において、上記第１誘電体層と第
    ２誘電体層との成膜は化学的蒸着（ＣＶＤ）で行われる
    ことを特徴とするチップ形薄膜キャパシター。
  6. 【請求項６】 第１項において、上記第１および第２外
    部電極部は、上記第１および第２外部電極接続部を含む
    領域において、各々成膜される端子電極上に各々形成さ
    れる第１および第２外部電極からなることを特徴とする
    チップ形薄膜キャパシター。
  7. 【請求項７】 第６項において、上記端子電極はＡｌま
    たはＣｕ中いずれかの一つの薄膜層が成膜され接着力が
    増大した後Ｃｕ層が成膜されることを特徴とするチップ
    形薄膜キャパシター。
  8. 【請求項８】 第７項において、上記薄膜層の厚さは
    ０．１μｍ以下に成膜されることを特徴とするチップ形
    薄膜キャパシター。
  9. 【請求項９】 第７項において、上記薄膜層の上側に成
    膜されるＣｕ層の厚さは０．５μｍ以下に形成されるこ
    とを特徴とするチップ形薄膜キャパシター。
  10. 【請求項１０】 第６項において、上記端子電極の成膜
    はスパッタリングおよびエパポレーティング等が物理的
    蒸着により形成されることを特徴とするチップ形薄膜キ
    ャパシター。
  11. 【請求項１１】 第６項において、上記第１および第２
    外部電極層はＣｕ層、Ｎｉ層およびＳｎ／Ｐｂ層に順次
    に形成されることを特徴とするチップ形薄膜キャパシタ
    ー。
  12. 【請求項１２】 第６項において、上記第１および第２
    外部電極は鍍金工程を通じて形成することを特徴とする
    チップ形薄膜キャパシター。
  13. 【請求項１３】 第１項において、上記第２誘電体層上
    面には保護層が形成されることを特徴とするチップ形薄
    膜キャパシター。
  14. 【請求項１４】 第１３項において、上記保護層はポリ
    イミドから構成することを特徴とするチップ形薄膜キャ
    パシター。
  15. 【請求項１５】 絶縁性基板の上側に薄膜電導層を形成
    後、不連続的で且つ、電気的に孤立の複数の導電領域が
    行と列に配列されように必要無い部分の電導層を除去し
    て第１電極層を形成する段階；上記第１電極層の上面に
    第１誘電体層を成膜し絶縁させる段階；上記第１誘電体
    層上に薄膜電導層を成膜後連続的で且つ、電気的に孤立
    の複数の導電領域が行と列とに配列されるように必要の
    ない部分の電導層を除去して第２電極層を形成するもの
    の、上記第２電極層の導電領域と上記第１電極層の導電
    領域が部分的に共有し、各導電領域が共有部分外に最小
    限一つのエッジ部を有するように成す第２電極層形成段
    階；上記第２電極層が上面に第３誘電体層を成膜し、上
    記第２電極層を保護する段階；上記第１電極層と、第２
    電極層とが共有されていない導電領域部分の上部に存在
    する第１および第２誘電層を除去し、上記第１電極層の
    導電領域と、上記第２電極層との導電領域が各々外部に
    露出する第１，第２外部電極接続部を形成する段階；上
    記第１および第２外部電極接続部と上記第２誘電体層上
    に薄膜電導層を成膜後、上記第１および第２外部電極接
    続部以外の領域の電導層を除去し第１および第２外部電
    極形成のための端子電極の上面を形成する段階；上記絶
    縁性基板の底面に薄膜電導層を成膜後、略上記第１およ
    び第２外部電極接続部以外の領域に該当する位置の電導
    層を除去し外部電極形成のための端子電極の下面を形成
    する段階；上記端子電極が形成の上記第１および第２外
    部電極接続部が略半分に分割されるように上記絶縁性基
    板をバー（ｂａｒ）形態に切断し、両側の切断面に上記
    第１電極層の導電領域または第２電極層の導電領域のエ
    ッジ部分が各々現れるように成す段階；上記バー形態に
    切断の絶縁性基板の両側の切断面に薄膜導電層を成膜
    し、第１および第２外部電極形成のための端子電極の側
    面を形成する段階；上記バー形態の絶縁性基板をキャパ
    シターチップ形態に切断する段階；および上記チップ形
    態のキャパシターの端子電極の上面および側面、下面に
    電気的に接続されるように一体に第１および第２外部電
    極を形成する段階を含むことを特徴とするチップ形薄膜
    キャパシターの製造方法。
  16. 【請求項１６】 第１５項において、上記第１外部電極
    接続部と第２外部電極接続部は、第１誘電体層と第２誘
    電体層とを食刻溶液により形成されることを特徴とする
    チップ形薄膜キャパシターの製造方法。
  17. 【請求項１７】 第１６項において、上記食刻溶液はＣ
    Ｈ3ＣＯＯＨとＮＨ4Ｆがｍｏｌ比２：１になることを特
    徴とするチップ形薄膜キャパシターの製造方法。
  18. 【請求項１８】 第１５項において、上記第１および第
    ２電極はＡｌまたはＣｕ中いずれか一つが選ばれて構成
    されることを特徴とするチップ形薄膜キャパシターの製
    造方法。
  19. 【請求項１９】 第１５項において、上記第１および第
    ２電極の成膜はスパッタリングおよびエパポレーティン
    グ等の物理的蒸着により形成されることを特徴とするチ
    ップ形薄膜キャパシターの製造方法。
  20. 【請求項２０】 第１５項において、上記第１誘電体層
    と、第２誘電体層はＳｉＯ3またはＳｉＮ中において、
    いずれか一つが選ばれることを特徴とするチップ形薄膜
    キャパシターの製造方法。
  21. 【請求項２１】 第１５項において、上記第１誘電体層
    と第２誘電体層との成膜は化学的蒸着（ＣＶＤ）で行わ
    れることを特徴とするチップ形薄膜キャパシターの製造
    方法。
  22. 【請求項２２】 第１５項において、上記端子電極はＡ
    ｌまたはＣｒ中いずれか一つの薄膜層が成膜され接着力
    が増大した後Ｃｕ層が成膜されることを特徴とするチッ
    プ形薄膜キャパシターの製造方法。
  23. 【請求項２３】 第２２項において、上記ＡｌまたはＣ
    ｒ薄膜中の厚さは０．１μｍ以下に成膜されることを特
    徴とするチップ形薄膜キャパシターの製造方法。
  24. 【請求項２４】 第２２項において、上記薄膜層の上側
    に成膜されるＣｕ層の厚さは０．５μｍ以下に形成され
    ることを特徴とするチップ形薄膜キャパシターの製造方
    法。
  25. 【請求項２５】 第１５項において、上記端子電極の成
    膜はスパッタリングおよびエパポレーティング等の物理
    的蒸着により形成されることを特徴とするチップ形薄膜
    キャパシター製造方法。
  26. 【請求項２６】 第１５項において、上記第１および第
    ２外部電極層はＣｕ層、Ｎｉ層およびＳｎ／Ｐｂ層に順
    次に形成されることを特徴とするチップ形薄膜キャパシ
    ター製造方法。
  27. 【請求項２７】 第１５項において、上記第１および第
    ２外部電極は鍍金工程を通じて形成することを特徴とす
    るチップ形薄膜キャパシター製造方法。
  28. 【請求項２８】 第１５項において、上記端子電極の上
    面と下面とを成膜後、上記第２誘電体層上面には保護層
    が形成される段階が含まれることを特徴とするチップ形
    薄膜キャパシターの製造方法。
JP10355117A 1997-12-13 1998-12-14 チップ形薄膜キャパシターおよびその製造方法 Pending JPH11283865A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19970068587 1997-12-13
KR1997-68587 1998-11-30
KR1998-51737 1998-11-30
KR1019980051737A KR100293182B1 (ko) 1997-12-13 1998-11-30 칩형 박막 캐패시터 및 그 제조방법

Publications (1)

Publication Number Publication Date
JPH11283865A true JPH11283865A (ja) 1999-10-15

Family

ID=26633257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10355117A Pending JPH11283865A (ja) 1997-12-13 1998-12-14 チップ形薄膜キャパシターおよびその製造方法

Country Status (2)

Country Link
US (1) US6236102B1 (ja)
JP (1) JPH11283865A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170103852A1 (en) * 2015-10-08 2017-04-13 Tdk Corporation Electronic component

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19903500A1 (de) * 1999-01-29 2000-08-03 Philips Corp Intellectual Pty Dünnschichtschaltkreis mit Bauteil
JP2002075783A (ja) * 2000-08-25 2002-03-15 Alps Electric Co Ltd 温度補償用薄膜コンデンサ
JP3882718B2 (ja) * 2002-08-29 2007-02-21 株式会社村田製作所 薄膜積層電子部品の製造方法
US9572258B2 (en) * 2004-12-30 2017-02-14 Intel Corporation Method of forming a substrate core with embedded capacitor and structures formed thereby
US7288459B2 (en) * 2005-03-31 2007-10-30 Intel Corporation Organic substrates with integral thin-film capacitors, methods of making same, and systems containing same
US7372126B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Organic substrates with embedded thin-film capacitors, methods of making same, and systems containing same
US8943684B2 (en) 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
JP6454107B2 (ja) * 2014-09-05 2019-01-16 太陽誘電株式会社 薄膜キャパシタ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453199A (en) * 1983-06-17 1984-06-05 Avx Corporation Low cost thin film capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170103852A1 (en) * 2015-10-08 2017-04-13 Tdk Corporation Electronic component
US10102971B2 (en) * 2015-10-08 2018-10-16 Tdk Corporation Multilayer capacitor with an overcurrent protection device

Also Published As

Publication number Publication date
US6236102B1 (en) 2001-05-22

Similar Documents

Publication Publication Date Title
US10424440B2 (en) Capacitor having an auxiliary electrode
JPH0878283A (ja) 薄膜キャパシタ
JP5299158B2 (ja) 誘電体薄膜素子
JP4499548B2 (ja) キャパシタ部品
JPH11283865A (ja) チップ形薄膜キャパシターおよびその製造方法
US20010026444A1 (en) Electronic circuit board with built-in thin film capacitor and manufacturing method thereof
US4471406A (en) Multilayer capacitor
JPH0547586A (ja) コンデンサ部品
US4496435A (en) Method of manufacturing thin film circuits
EP0186765B1 (en) End termination for chip capacitor
JPS6114648B2 (ja)
KR100293182B1 (ko) 칩형 박막 캐패시터 및 그 제조방법
JP2001358248A (ja) キャパシタを内蔵した回路基板とその製造方法
JP2834198B2 (ja) コンデンサ
JP2002025854A (ja) 薄膜キャパシタ素子
JPH08250659A (ja) 薄膜キャパシタ
JP2739453B2 (ja) ヒューズ機能付コンデンサ、及びその製造方法
US20240029960A1 (en) Thin-film chip resistor-capacitor and method of fabricating the same
JP4157375B2 (ja) 可変容量コンデンサ及びそれを用いた高周波部品
JP2872743B2 (ja) 固体電解コンデンサ
JP2001345232A (ja) 薄膜電子部品および基板
JPH0555459A (ja) 半導体集積回路装置とその製造方法
JP2909931B2 (ja) 圧電共振素子の製造方法
JPH08335667A (ja) コンデンサの製造方法
JP2736362B2 (ja) マイクロ波集積回路のキャパシタ製造方法