JPH02192739A - ヘテロ接合電界効果トランジスタ - Google Patents
ヘテロ接合電界効果トランジスタInfo
- Publication number
- JPH02192739A JPH02192739A JP1270589A JP1270589A JPH02192739A JP H02192739 A JPH02192739 A JP H02192739A JP 1270589 A JP1270589 A JP 1270589A JP 1270589 A JP1270589 A JP 1270589A JP H02192739 A JPH02192739 A JP H02192739A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- doped gaas
- gaas layer
- gas channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 14
- 125000005842 heteroatom Chemical group 0.000 title abstract 2
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012159 carrier gas Substances 0.000 claims abstract description 8
- 239000013078 crystal Substances 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 52
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 24
- 230000000694 effects Effects 0.000 abstract description 5
- 238000009826 distribution Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 105
- 238000000034 method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000012792 core layer Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910018229 Al—Ga Inorganic materials 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 241001481833 Coryphaena hippurus Species 0.000 description 1
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004047 hole gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、ヘテロ接合界面の2次元キャリアガスを利用
したヘテロ接合電界効果トランジスタに関する。
したヘテロ接合電界効果トランジスタに関する。
(ロ)従来の技術
半導体結晶俵板上に、基板結晶より禁止帯幅の大きい半
導体の結晶を積層したヘテロ接合において、ある粂件丁
でヘテロ接合界面に2次元キャリアブスを形成すること
が知られいる。超高速半導体装置として最近注目を集め
ている高電子移動度トランジスタ(HEλIT)は、前
記へテロ接合界面の2次元tfガスを利用したヘテロ接
合電界効果トランジスタ(HJFET)の一種である(
例えばJpn、J、Appl、Phys、 19.
I、225−L227.1980及び特公昭59−53
714号公報参照)。
導体の結晶を積層したヘテロ接合において、ある粂件丁
でヘテロ接合界面に2次元キャリアブスを形成すること
が知られいる。超高速半導体装置として最近注目を集め
ている高電子移動度トランジスタ(HEλIT)は、前
記へテロ接合界面の2次元tfガスを利用したヘテロ接
合電界効果トランジスタ(HJFET)の一種である(
例えばJpn、J、Appl、Phys、 19.
I、225−L227.1980及び特公昭59−53
714号公報参照)。
第3図は、A!GaAs/GaAsヘテロ接合を用いた
従来のHE M Tの模式的断面図であり、同図により
、以下にその製造方法を説明する。
従来のHE M Tの模式的断面図であり、同図により
、以下にその製造方法を説明する。
まず、半絶縁性GaAs基板(21)上に、分子線エピ
タキシ(MBE)技術、または、有機金属エピタキシ(
八+0CVD)技術により、ノンドープGaAs層(2
2)を1μmのJ7さまで成長させ、該ノンドープGa
As層(22)ヒに、ノンドープA ’ x G a
+ −n A s層(23)を0〜60人の厚さまで成
長させ、次に該ノンドープA (、G a 、、A 5
層(23)上にSiドープA ttG a +−,A
S層(Si濃度: 0.5−2.OX 10 ”cm−
’)(24)を250〜450人の厚さまで成長させ、
さらに該SiドープAl−G a +−,As層(24
)上に S1ドープG a A s層 (Si濃度二0
、1−5.OX 10”am−”) (25)を100
−1500人の厚さまで成長させる。ここでAjGaA
S層の組成Xは、略0.3である。
タキシ(MBE)技術、または、有機金属エピタキシ(
八+0CVD)技術により、ノンドープGaAs層(2
2)を1μmのJ7さまで成長させ、該ノンドープGa
As層(22)ヒに、ノンドープA ’ x G a
+ −n A s層(23)を0〜60人の厚さまで成
長させ、次に該ノンドープA (、G a 、、A 5
層(23)上にSiドープA ttG a +−,A
S層(Si濃度: 0.5−2.OX 10 ”cm−
’)(24)を250〜450人の厚さまで成長させ、
さらに該SiドープAl−G a +−,As層(24
)上に S1ドープG a A s層 (Si濃度二0
、1−5.OX 10”am−”) (25)を100
−1500人の厚さまで成長させる。ここでAjGaA
S層の組成Xは、略0.3である。
その後、このようにして形成されたヘテロエピタキシャ
ル堪板上にAu−Ge/Ni等からなるオーミック金属
を蒸着し、リフトオフ法によりソース電極形成部、及び
ドレイン電極形成部に該金属を残し、1金化を行い、オ
ーミック領域をSiドープ°G a A s層(25)
、SiドープA ’ W G a +、As層(24)
、ノンドープALGa、−xAs層(23)、及びノン
ドープGaAs層(22)内に貫通させてソースを極(
26)、ドレインを極(27)を形成する。前記ソース
電極(2G)とドレインを極(27)間のSi ドープ
GaAs層(25)を一部除去し、リセス部(28)を
形成し、このリセス部(28)上にゲートを極(29)
を形成する。このゲートtfi!(29)は、AI又は
Ti/ P t / 、A u等を、ソース電極(26
)とドレイン電極(27)の間にリフトオフ法により、
選択的に被着することにより形成される。
ル堪板上にAu−Ge/Ni等からなるオーミック金属
を蒸着し、リフトオフ法によりソース電極形成部、及び
ドレイン電極形成部に該金属を残し、1金化を行い、オ
ーミック領域をSiドープ°G a A s層(25)
、SiドープA ’ W G a +、As層(24)
、ノンドープALGa、−xAs層(23)、及びノン
ドープGaAs層(22)内に貫通させてソースを極(
26)、ドレインを極(27)を形成する。前記ソース
電極(2G)とドレインを極(27)間のSi ドープ
GaAs層(25)を一部除去し、リセス部(28)を
形成し、このリセス部(28)上にゲートを極(29)
を形成する。このゲートtfi!(29)は、AI又は
Ti/ P t / 、A u等を、ソース電極(26
)とドレイン電極(27)の間にリフトオフ法により、
選択的に被着することにより形成される。
L述した如き製造方法によI)作製されたHEMTにお
いては、ノンドープAl、G a 、−、A s層(2
3)とノンドープGaAs層(22)とのへテロ接合界
面のノンドープ(J a A s層(22)側に2次元
電子ガスチャンネル(30)が形成される。Siドープ
At。
いては、ノンドープAl、G a 、−、A s層(2
3)とノンドープGaAs層(22)とのへテロ接合界
面のノンドープ(J a A s層(22)側に2次元
電子ガスチャンネル(30)が形成される。Siドープ
At。
Ga +−gA s層(24)がゲート電極(29)の
ショットキバリアφm、及びノンドープG a A s
層(22)とノンドープA ’ * G a 1− a
A s 層(23)の電子親和力の差による伝導帯エ
ネルギー差△Ecにより空乏化し、正のイオン化不純物
により、該ヘテロ接合界面に負電荷を持つ電子が誘起さ
れ、該2次元電子ガスチャンネル(30)が形成される
。
ショットキバリアφm、及びノンドープG a A s
層(22)とノンドープA ’ * G a 1− a
A s 層(23)の電子親和力の差による伝導帯エ
ネルギー差△Ecにより空乏化し、正のイオン化不純物
により、該ヘテロ接合界面に負電荷を持つ電子が誘起さ
れ、該2次元電子ガスチャンネル(30)が形成される
。
ゲー)、lt極(29)の電界効果により、2次元電子
ガスチャンネル(30)を走行する電子を制御すること
により、第3図に示す装置は、HEMTとしてトランジ
スタ動作を行う。なお、SiドープAt。
ガスチャンネル(30)を走行する電子を制御すること
により、第3図に示す装置は、HEMTとしてトランジ
スタ動作を行う。なお、SiドープAt。
G a 、−、As層(24)表面は、非常に活性で、
表面酸化や不純物吸着等が生じ、不安定になり易く良好
なオーミック電極形成が困難なので、Siドー7GaA
s層(25)を設けている。
表面酸化や不純物吸着等が生じ、不安定になり易く良好
なオーミック電極形成が困難なので、Siドー7GaA
s層(25)を設けている。
第4図は、従来のHE M Tのゲート電極(29)−
8iドーフ゛A t、G a +−wA S層(24)
−ノンドープA 1.G a 1−IA s層(23)
−ノンドープGaAs層(22)に亘る伝導帯エネルギ
ー図である。図中B1領域はSiドープA ’ x G
a +−g A s層(24)に、B、領域はノンド
ープA LG a 1−yA s層(23)に、B、領
域は2次元電子ガスチャンネル(30)に、B4領域は
ノンドープGaAs層(22)に夫々対応しており、禁
止帯幅は、B1及びB、領域が略1.80 eVB、及
びB4領域が1.43eVである。また、B。
8iドーフ゛A t、G a +−wA S層(24)
−ノンドープA 1.G a 1−IA s層(23)
−ノンドープGaAs層(22)に亘る伝導帯エネルギ
ー図である。図中B1領域はSiドープA ’ x G
a +−g A s層(24)に、B、領域はノンド
ープA LG a 1−yA s層(23)に、B、領
域は2次元電子ガスチャンネル(30)に、B4領域は
ノンドープGaAs層(22)に夫々対応しており、禁
止帯幅は、B1及びB、領域が略1.80 eVB、及
びB4領域が1.43eVである。また、B。
領域とB、領域との界面、即ちAjGaAs/GaAs
ヘテロ接合界面の伝導帯エネルギー差は略0.32eV
である。ノンドープGaAs層(22)がノンドープで
あり、しかも、S1ドープAt。
ヘテロ接合界面の伝導帯エネルギー差は略0.32eV
である。ノンドープGaAs層(22)がノンドープで
あり、しかも、S1ドープAt。
Gap−、、As層(24)のイオン化不純物と分離さ
れるためイオン化不純物が極めて少なく、ソース電極(
26)とドレイン電極(27)との間に電圧を印加する
と電子はイオンによる散乱が少ないため高速でかつ低雑
音で動作する。
れるためイオン化不純物が極めて少なく、ソース電極(
26)とドレイン電極(27)との間に電圧を印加する
と電子はイオンによる散乱が少ないため高速でかつ低雑
音で動作する。
(ハ)発明が解決しようとする課題
Si ドープA t、G a +−mA s層(24
)のSi ドープ濃度を高くすることにより、正のイオ
ン化不純物70度が高くなり、2次元電子ガスチャンネ
ル(30)の負電荷の電子はへテロ接合界面でSiドー
プALG a 、−、A s層(24)側にひき寄せら
れる。すなわち、2次元電子ガスチャンネル(30)の
負電荷の電子はSiドープALG a +−,A s層
(24)のイオン化不純物による影響を受は易く、散乱
が多くなる。スペーサ層であるノンドープAtヨG a
1−xAs/l?(23)を厚くすることによりSi
ドープAれG a 1−HA s層(24)のイオン化
不純物による散乱の効果は低減できるものの、2次元電
子ガス濃度皇〕、はその分低下し、総合的に低雑音化は
達成できない。
)のSi ドープ濃度を高くすることにより、正のイオ
ン化不純物70度が高くなり、2次元電子ガスチャンネ
ル(30)の負電荷の電子はへテロ接合界面でSiドー
プALG a 、−、A s層(24)側にひき寄せら
れる。すなわち、2次元電子ガスチャンネル(30)の
負電荷の電子はSiドープALG a +−,A s層
(24)のイオン化不純物による影響を受は易く、散乱
が多くなる。スペーサ層であるノンドープAtヨG a
1−xAs/l?(23)を厚くすることによりSi
ドープAれG a 1−HA s層(24)のイオン化
不純物による散乱の効果は低減できるものの、2次元電
子ガス濃度皇〕、はその分低下し、総合的に低雑音化は
達成できない。
(ニ)課題を解決するための手段
本発明は、半絶縁性結晶基板と、この半絶縁性結晶基板
上に設けられた半導体チャンネル層と、この半導体チャ
ンネル層上に設けられ一導電型の不純物が導入された電
子供給層と、この電子供給層Fに設けられた入力電極及
び出力電極と、前記入力1を極と前記出力電極の間の前
記電子供給層上に設けられた制9111を極とを備え、
前記半導体チャンネル層の前記電子供給層側に2次元キ
ャリアガスチャンネルが形成されるヘテロ接合電界効果
トランジスタにおいて、前記半導体チャンネル層の前記
2次元キャリアガスチャンネルの近傍に一導電型の不純
物が導入された領域を備えて成ることを特徴とするヘテ
ロ接合電界効果トランジスタである。
上に設けられた半導体チャンネル層と、この半導体チャ
ンネル層上に設けられ一導電型の不純物が導入された電
子供給層と、この電子供給層Fに設けられた入力電極及
び出力電極と、前記入力1を極と前記出力電極の間の前
記電子供給層上に設けられた制9111を極とを備え、
前記半導体チャンネル層の前記電子供給層側に2次元キ
ャリアガスチャンネルが形成されるヘテロ接合電界効果
トランジスタにおいて、前記半導体チャンネル層の前記
2次元キャリアガスチャンネルの近傍に一導電型の不純
物が導入された領域を備えて成ることを特徴とするヘテ
ロ接合電界効果トランジスタである。
(ホ)作用
1tf供給層のN型不純物の濃度を高くするとヘテロ接
合界面の電界強度が強くなり、2次元電子ガス濃度11
、が大きくなる一方、2次元電子ガスチャンネルの厚
さが狭くなってしまうが、本発明では、半導体チャンネ
ル層の2次元電子ガスチャンネル近傍にN型の不純物を
導入した領域を設けているため、この領域の正のイオン
化不純物が2次元電子ガスチャンネルを厚くするように
働く。
合界面の電界強度が強くなり、2次元電子ガス濃度11
、が大きくなる一方、2次元電子ガスチャンネルの厚
さが狭くなってしまうが、本発明では、半導体チャンネ
ル層の2次元電子ガスチャンネル近傍にN型の不純物を
導入した領域を設けているため、この領域の正のイオン
化不純物が2次元電子ガスチャンネルを厚くするように
働く。
即ち2次元t+ガス分布は前記領域の正電荷の働きによ
り、ヘテロ接合近傍から離間する方向に拡がる。
り、ヘテロ接合近傍から離間する方向に拡がる。
(へ)実施例
第1図は本発明に係るHEMTの模式的断面構造図であ
り、同図により以下にその製造方法を説明する。
り、同図により以下にその製造方法を説明する。
まず、半絶縁性GaAs基板(半絶縁性結晶基板)(1
)上にMBE技術によりノンドープGaAs層(2)を
1μmの厚さまで成長させ、該ノンドープG a A
s層(2)上にSiドープGaAs層(Si濃度I X
10 ”cffl−’) (3)を100人の厚さま
で成長させ、該S1ド一プGaAs層(3)上にノンド
ープGaAs層(4)を150人の厚さまで成長させ、
該ノンドープGaAs層(4)上にノンドープA l
x G a +−w A s層(5)を20人の厚さま
で成長させ、該ノンドープA l−G a +−xA
s層(5)tl: S iドープA LG a 1.A
s層(′1に子供給層)(Sii農度2 X 10
”cm−’) (6)を350人の厚さまで成長させ、
該SiドープA l*Ga + −*As1l(6)h
にSiドープGaAs層(Si濃度3 X 10 l′
am−’) (7)を500人の厚さまで成長させるa
A (r G a +−tA s層のAI組成Xは
、略o、25である。また、半導体チャンネル層(13
)は層(2)<3 )(4)で構成され、SiドープG
aAs層(3)がN型の不純物が導入された領域となる
。
)上にMBE技術によりノンドープGaAs層(2)を
1μmの厚さまで成長させ、該ノンドープG a A
s層(2)上にSiドープGaAs層(Si濃度I X
10 ”cffl−’) (3)を100人の厚さま
で成長させ、該S1ド一プGaAs層(3)上にノンド
ープGaAs層(4)を150人の厚さまで成長させ、
該ノンドープGaAs層(4)上にノンドープA l
x G a +−w A s層(5)を20人の厚さま
で成長させ、該ノンドープA l−G a +−xA
s層(5)tl: S iドープA LG a 1.A
s層(′1に子供給層)(Sii農度2 X 10
”cm−’) (6)を350人の厚さまで成長させ、
該SiドープA l*Ga + −*As1l(6)h
にSiドープGaAs層(Si濃度3 X 10 l′
am−’) (7)を500人の厚さまで成長させるa
A (r G a +−tA s層のAI組成Xは
、略o、25である。また、半導体チャンネル層(13
)は層(2)<3 )(4)で構成され、SiドープG
aAs層(3)がN型の不純物が導入された領域となる
。
その後このようにして形成されたヘテロエピタキシャル
基板上にAu−Ge/Ni等からなるオーミック金属を
蒸着し、リフトオフ法によりソース電極形成部及びドレ
イン電極形成部に該金属を残し、合金化を行って、オー
ミック領域をS1ド一プGaAs層(7)、Siドープ
A’tG a 1−xA s層(6)、ノンドープA
’ w G a l−t A s層(5)及びノンドー
プGaAs層(4)に貫通させてソース電極(入力電極
)(8)、ドレイン電極(出力電極)(9)を形成する
。このソース電極(8)とドレイン電極(9)との間に
SiドープGaAs層(7)の−部を除去しりセス部(
10)を形成し、このリセス部(10)上にゲートを極
(制御電極)(11)を形成する。
基板上にAu−Ge/Ni等からなるオーミック金属を
蒸着し、リフトオフ法によりソース電極形成部及びドレ
イン電極形成部に該金属を残し、合金化を行って、オー
ミック領域をS1ド一プGaAs層(7)、Siドープ
A’tG a 1−xA s層(6)、ノンドープA
’ w G a l−t A s層(5)及びノンドー
プGaAs層(4)に貫通させてソース電極(入力電極
)(8)、ドレイン電極(出力電極)(9)を形成する
。このソース電極(8)とドレイン電極(9)との間に
SiドープGaAs層(7)の−部を除去しりセス部(
10)を形成し、このリセス部(10)上にゲートを極
(制御電極)(11)を形成する。
ゲート1極(11)は、At又はTi−Pt−Au等を
用い、リフトオフ法により選択的に被着することにより
形成される。
用い、リフトオフ法により選択的に被着することにより
形成される。
上述したような製造方法で作製されたHEMTにおいて
は、ノンドープGaAs層(4)中のへテロ接合界面近
傍に2次元電子ガスチャンネル(2次元キャリアガスチ
ャンネル) (12)が形成される。
は、ノンドープGaAs層(4)中のへテロ接合界面近
傍に2次元電子ガスチャンネル(2次元キャリアガスチ
ャンネル) (12)が形成される。
第2図は作製したHEMTのゲート電極(11)−5i
ドープA 1.G a 、、A s層(6)−ノンド
ープA 1.G a 1−MA s層(5)−ノンドー
プGaAs層(4)−5iド一プGaAs層(3)−ノ
ンドープGaAs層(2)に亘る伝導体エネルギー図で
ある。図中A1領域は、SiドープA 1 、 Ga
+ −m A s層(6)に、A2領域はノンドープA
LG a 1−wA S層(5)に、A、領域は2次
元電子ガスチャンネル(12)に、A、領域はノンドー
プGaAs層(ただし、2次元電子ガスチャンネル(1
2)を除<)(4)に、A、領域はSiドープGaAs
層(3)に、A。
ドープA 1.G a 、、A s層(6)−ノンド
ープA 1.G a 1−MA s層(5)−ノンドー
プGaAs層(4)−5iド一プGaAs層(3)−ノ
ンドープGaAs層(2)に亘る伝導体エネルギー図で
ある。図中A1領域は、SiドープA 1 、 Ga
+ −m A s層(6)に、A2領域はノンドープA
LG a 1−wA S層(5)に、A、領域は2次
元電子ガスチャンネル(12)に、A、領域はノンドー
プGaAs層(ただし、2次元電子ガスチャンネル(1
2)を除<)(4)に、A、領域はSiドープGaAs
層(3)に、A。
領域はノンドープGaAs層(2)に夫々対応しており
、禁止帯幅はA1、A、領域が1.74eV、A、−A
、領域が1.43 eVである。また、AIとA3領域
のへテロ接合界面での伝導帯エネルギー差ΔEcは略0
.26eVである。
、禁止帯幅はA1、A、領域が1.74eV、A、−A
、領域が1.43 eVである。また、AIとA3領域
のへテロ接合界面での伝導帯エネルギー差ΔEcは略0
.26eVである。
SiドープGaAs層(3)がない従来のHEMTでは
、2次元電子ガスチャンネル(12)の厚さは略80人
であったが、本発明では、前記厚さは略100人となり
、若干へテロ接合界面より基板側へ拡がる。即ち、本発
明では、SiドープGaAs層(3)の正電荷により、
2次元電子ガス分布かへテロ接合界面から離間する方向
に拡がる。よって、本発明のHEMTにあっては、2次
元電子ガスチャンネル(12)の電子がSiドープAl
、Ga1−zAs層(6)のイオン化不純物による散乱
を受けにくくなるので、雑音が低減する。本実施例のH
EMTでは最小雑音指数NFm1nを従来の1.2dB
から1 、0 d Bに低減できた。
、2次元電子ガスチャンネル(12)の厚さは略80人
であったが、本発明では、前記厚さは略100人となり
、若干へテロ接合界面より基板側へ拡がる。即ち、本発
明では、SiドープGaAs層(3)の正電荷により、
2次元電子ガス分布かへテロ接合界面から離間する方向
に拡がる。よって、本発明のHEMTにあっては、2次
元電子ガスチャンネル(12)の電子がSiドープAl
、Ga1−zAs層(6)のイオン化不純物による散乱
を受けにくくなるので、雑音が低減する。本実施例のH
EMTでは最小雑音指数NFm1nを従来の1.2dB
から1 、0 d Bに低減できた。
また、上述の実施例において、SiドープAt1Cy
a + −+ A b層(6)を2領域とし、ヘテロ接
合糸i+’j側をS1ド一プ濃度3 x l Q ”a
m−”、厚さ100人、ゲート電極(11)側をSiド
ープ濃度0.7X I Q ”cm−’、厚さ350人
としてもよい。このHEMTでは最小雑音指数NFm1
oを0.8dBとすることができた。
a + −+ A b層(6)を2領域とし、ヘテロ接
合糸i+’j側をS1ド一プ濃度3 x l Q ”a
m−”、厚さ100人、ゲート電極(11)側をSiド
ープ濃度0.7X I Q ”cm−’、厚さ350人
としてもよい。このHEMTでは最小雑音指数NFm1
oを0.8dBとすることができた。
I:Jしたよ−)にSiドープGaAs層(3)は2次
元電子ガス分布をヘテロ接合界面から離間する方向に拡
げる働きをするが、このSiドープGaA 8層(3)
のS1ドープ)濃度を極端に高くしたりまたは、極端に
厚くしたりすると最小雑音指数NFm1nは劣化してし
まう。これはSiドープGa、へ8層(3)のイオン化
不純物散乱が太き(なること、あるいはSiドープGa
As層(3)にチャンネルが形成されるなどの不都合が
生じるためである。従って、Si ドープGaAs層(
3)としてはSl ドーブン濃度としては、5 X 1
0 ”cm−’ −2x1018cm″′画、厚さ都市
では、50−300λが望ましい。
元電子ガス分布をヘテロ接合界面から離間する方向に拡
げる働きをするが、このSiドープGaA 8層(3)
のS1ドープ)濃度を極端に高くしたりまたは、極端に
厚くしたりすると最小雑音指数NFm1nは劣化してし
まう。これはSiドープGa、へ8層(3)のイオン化
不純物散乱が太き(なること、あるいはSiドープGa
As層(3)にチャンネルが形成されるなどの不都合が
生じるためである。従って、Si ドープGaAs層(
3)としてはSl ドーブン濃度としては、5 X 1
0 ”cm−’ −2x1018cm″′画、厚さ都市
では、50−300λが望ましい。
なお、本実施例ではSiドープA 1.Ga 、、A
s層(6)のイオン化不純物による散乱を低減するため
にノンドープALG a 、−、A s層(5)を設け
たが、該@(5)を設けずに所望の特性を達成できるの
であれば核層(5)は必ずしも必要ではない。
s層(6)のイオン化不純物による散乱を低減するため
にノンドープALG a 、−、A s層(5)を設け
たが、該@(5)を設けずに所望の特性を達成できるの
であれば核層(5)は必ずしも必要ではない。
また、本実施例ではSiドープG a 、A s層(3
)のイオン化不純物による散乱を低減するために、ノン
ドープGaAs層(・1)の厚さを2次元電子ガスチャ
ンネル(12)の厚さより略50人厚くしたが、所望の
特性を達成できるのであれば、必ずしも厚くしなくても
よい。
)のイオン化不純物による散乱を低減するために、ノン
ドープGaAs層(・1)の厚さを2次元電子ガスチャ
ンネル(12)の厚さより略50人厚くしたが、所望の
特性を達成できるのであれば、必ずしも厚くしなくても
よい。
また、本実施例では良好なオーミックを形成するために
、SiドープGaAs層(7)を設けたが、核層(7)
を設けることなく所望の特性を達成できるのであれば核
層(7)は必ずしも必要ではない。
、SiドープGaAs層(7)を設けたが、核層(7)
を設けることなく所望の特性を達成できるのであれば核
層(7)は必ずしも必要ではない。
さらに、本実施例では半導体チャンネル層(13)をノ
ンドープGaAs層(2)、 SiドープGaAS層(
3)、及びノンドープGaAs層(4)で構成したが、
ノンドープGaAs層(2)を設けすに構成してもよい
。
ンドープGaAs層(2)、 SiドープGaAS層(
3)、及びノンドープGaAs層(4)で構成したが、
ノンドープGaAs層(2)を設けすに構成してもよい
。
上、述の実施例では各層の成長にはMBE法を用いたが
、急峻なヘテロ接合界面を形成できる方法、例えばMO
CVD技術等を用いることができる。
、急峻なヘテロ接合界面を形成できる方法、例えばMO
CVD技術等を用いることができる。
また、本弛明は、I nALAs−1nGaAsヘテロ
接合、InGaAs−1nPヘテロ接合等を用いた電界
効果トランジスタに適用できることは明らかである。
接合、InGaAs−1nPヘテロ接合等を用いた電界
効果トランジスタに適用できることは明らかである。
さらに、本発明は主として2次元電子ガスを用いたヘテ
ロ接合電界効果トランジスタについて説明したが、2次
元ホールガスを用いたヘテロ接合電界効果トランジスタ
に適用できることは明らかである。
ロ接合電界効果トランジスタについて説明したが、2次
元ホールガスを用いたヘテロ接合電界効果トランジスタ
に適用できることは明らかである。
(ト)発明の効果
本51!明は、以上の説明から明らかなように、半導体
チャンネル層の2次元キャリアガスチャンネル近傍に電
子供給層に導入した不純物と同一導電型の不純物を導入
した領域を設けることにより、電子供給層を高不純物濃
度としても、2次元キャノアガスチャンネルかへテロ接
合界面にひき寄せられるのを抑制することができるので
、良好なマイクロ波特性を備えたヘテロ接合電界効果ト
ランジスタを提供することができる。
チャンネル層の2次元キャリアガスチャンネル近傍に電
子供給層に導入した不純物と同一導電型の不純物を導入
した領域を設けることにより、電子供給層を高不純物濃
度としても、2次元キャノアガスチャンネルかへテロ接
合界面にひき寄せられるのを抑制することができるので
、良好なマイクロ波特性を備えたヘテロ接合電界効果ト
ランジスタを提供することができる。
第1図は、本発明に係るヘテロ接合電界効果トランジス
タの模式的断面図、第2図は本発明に係るヘテロ接合電
界効果トランジスタの伝導帯エネルギー図、第3図は従
来のへテロ接合電界効果トランジスタの模式的断面図、
第4図は従来のへテロ接合ty効果トランジスタの伝導
帯エネルギー図である。 (])・・・半絶縁性GaAs基板、 (2)・・・ノンドープGaAs層、 (3)−SiドープGaAs層、 (4)−3iド一プGaAs層、 (5)−・・ノンドープA LCr a +−mA s
層、(6)−S iドープA !、G a +−mA
s層、(7)=−5iドープGaAs層、 (8)・・・ソース電極、 (9)・・・ドレイン電極、 (l])・・・ゲート電極、 (12)・・・2次元電子ガスチャンネル、(13)・
・・半導体チャンネル層。
タの模式的断面図、第2図は本発明に係るヘテロ接合電
界効果トランジスタの伝導帯エネルギー図、第3図は従
来のへテロ接合電界効果トランジスタの模式的断面図、
第4図は従来のへテロ接合ty効果トランジスタの伝導
帯エネルギー図である。 (])・・・半絶縁性GaAs基板、 (2)・・・ノンドープGaAs層、 (3)−SiドープGaAs層、 (4)−3iド一プGaAs層、 (5)−・・ノンドープA LCr a +−mA s
層、(6)−S iドープA !、G a +−mA
s層、(7)=−5iドープGaAs層、 (8)・・・ソース電極、 (9)・・・ドレイン電極、 (l])・・・ゲート電極、 (12)・・・2次元電子ガスチャンネル、(13)・
・・半導体チャンネル層。
Claims (1)
- 【特許請求の範囲】 1、半絶縁性結晶基板と、この半絶縁性結晶基板上に設
けられた半導体チャンネル層と、この半導体チャンネル
層上に設けられ一導電型の不純物が導入された電子供給
層と、この電子供給層上に設けれた入力電極及び出力電
極と、前記入力電極と前記出力電極の間の前記電子供給
層上に設けられた制御電極とを備え、前記半導体チャン
ネル層の前記電子供給層側に2次元キャリアガスチャン
ネルが形成されるヘテロ接合電界効果トランジスタにお
いて、 前記半導体チャンネル層の前記2次元キャリアガスチャ
ンネルの近傍に一導電型の不純物が導入された領域を備
えて成ることを特徴とするヘテロ接合電界効果トランジ
スタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1270589A JPH02192739A (ja) | 1989-01-20 | 1989-01-20 | ヘテロ接合電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1270589A JPH02192739A (ja) | 1989-01-20 | 1989-01-20 | ヘテロ接合電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02192739A true JPH02192739A (ja) | 1990-07-30 |
Family
ID=11812828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1270589A Pending JPH02192739A (ja) | 1989-01-20 | 1989-01-20 | ヘテロ接合電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02192739A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0510705A2 (en) * | 1991-04-26 | 1992-10-28 | Sumitomo Electric Industries, Ltd. | Field effect transistor |
US5488237A (en) * | 1992-02-14 | 1996-01-30 | Sumitomo Electric Industries, Ltd. | Semiconductor device with delta-doped layer in channel region |
-
1989
- 1989-01-20 JP JP1270589A patent/JPH02192739A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0510705A2 (en) * | 1991-04-26 | 1992-10-28 | Sumitomo Electric Industries, Ltd. | Field effect transistor |
EP0510705A3 (ja) * | 1991-04-26 | 1995-05-24 | Sumitomo Electric Industries | |
US5488237A (en) * | 1992-02-14 | 1996-01-30 | Sumitomo Electric Industries, Ltd. | Semiconductor device with delta-doped layer in channel region |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5105241A (en) | Field effect transistor | |
JP2804041B2 (ja) | 電界効果型トランジスタ | |
JPS60134481A (ja) | 半導体装置 | |
JPS6356710B2 (ja) | ||
JP3447438B2 (ja) | 電界効果トランジスタ | |
JPH02192739A (ja) | ヘテロ接合電界効果トランジスタ | |
JPS61147577A (ja) | 相補型半導体装置 | |
JP3094500B2 (ja) | 電界効果トランジスタ | |
JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
JPS63216380A (ja) | 半導体装置 | |
JPH04208537A (ja) | 電界効果トランジスタ | |
JPS61268069A (ja) | 半導体装置 | |
JPS63161677A (ja) | 電界効果トランジスタ | |
JP3077670B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JPS609174A (ja) | 半導体装置 | |
JPS6012773A (ja) | 半導体素子の製造方法 | |
JP2614490B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JPS61276269A (ja) | ヘテロ接合型電界効果トランジスタ | |
JPH0230149A (ja) | ヘテロ接合電界効果トランジスタ | |
JP2677808B2 (ja) | 電界効果型トランジスタ | |
JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ | |
JPH06252175A (ja) | 高電子移動度トランジスタ | |
JPH01199475A (ja) | ヘテロ接合電界効果トランジスタ | |
JPH02192738A (ja) | ヘテロ接合電界効果トランジスタ | |
JPH01225368A (ja) | 半導体装置 |