JPH02157954A - インターフェース変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は高速データ通信における各徨インターフェース
間の変換装置に関し、特に高速通信処理ＣＰＵを使用し
て各徨インターフェースを終端するインターフェース変
換装置に関する。

（従来の技術） 従来、この種のインターフェース変換装置では伝送路な
どの各種インターフェースを終端するため、入出力イン
ター７エースごとに専用の回路をもったインターフェー
ス盤を用いて終端を行い、インターフェースの変換を行
っていた。

（発明が解決しようとする課題） 上述した従来のインターフェース変換装置では、各イン
ターフェース対応に専用のインターフェース盤が必要で
あるため、サービスメニューに応じてインターフェース
盤の交換や増設、変更のための各種インターフェース盤
の保管が必要であるという欠点がある。

本発明の目的は、鉄置内で共有される信号データバスを
介して複数のインターフェース盤間を接続し、インター
フェース盤において外部インターフェース条件に応じて
任意にモジュールを取替えておき、外部制御に応じて任
意のインターフェース条件に畳替えるとともに、タイム
スロットの並び替えを行うことにより上記欠点を除去し
、サービスメニューに応じて容品にインターフェース盤
を設定できるように構成したインターフェース変換装置
を提供することにある。

（課題を解決するための手段） 本発明によるインターフェース変換装置は複数のインタ
ーフェース盤をデータバスにより相互接続して構成した
ものであり、インターフェース盤はインターフェース変
換回路を備えたモジュールと、フレームアナライザ手段
と、タイムスロットインターチェンジ回路とを具備して
構成したものである。

インターフェース変換回路を備えたモジュールは、外部
インターフェース条件に応じて任意に取替え可能なもの
である。

フレームアナライザ手段は、外部制御により任意のイン
ターフェース条件に畳替えるためのものである。

タイムスロットインターチェンジ回路は、タイムスロッ
トの並びかえを行うためのものである。

（実施例） 次に１本発明について図面を参照して説明する。

第１図は、本発明によるインターフェース変換装置の一
実施例を示すブロック図である。

第１図において、１００，２００，３００゜４００はそ
れぞれインターフェース盤、１１０゜２１０．３１０，
４１０はそれぞれ入出力端子、９．１０はそれぞれデー
タバス、１１はＣＰＵ。

１２はＲＯＭ、１３はＲＡＭ、１４は警報用入出力回路
、１５は入出力装置である。

インターフェース盤１００において、１０１はＣＰＵ、
１０２はＲＯＭ、ｌＱ３はＲＡＭ１１０４はデータバス
、１０５はタイムスロットインターチェンジ回路、１０
６はフレームアナライザ回路、１０７はレベル変換回路
を備えたモジュールである。

インターフェース盤２００において、２０１はＣＰＵ、
２０２はＲＯＭ、２０３はＲＡＭ。

２０４はデータバス、２０５はタイムスロットインター
チェンジ回路、２０６はフレームアナライザ回路、２０
８はレベル変換回路を備えたモジュールである。

第１図において、タイムスロットインターチェンジ回路
１０５，２０５は装置内信号データバス９に接続され、
さらに装置内信号データバス９を介して他イ／ターフエ
ース盤１２に接続されている。まり、訳置内信号データ
バス９とは別に箕置内制御信号データバス１０を備えて
おり、データバス１０にはＣＰＵＩ　１と、ＲＯＭ１２
と、几ＡＭ１３と、装置警報を出力したり、あるいは制
御したりするための警報用入出力回路１４と、磁気ディ
スクまたはフロッピィディスクなどの入出力装置１５と
が接続されている。

インターフェース盤１００，２００，３００゜４００は
、次の第１〜第３のインターフェース条件により設定さ
れる。

第１に、インターフェース盤１００，２００のレベル変
換回路を備えたモジュール１０７゜２０８を、外部要求
インターフェース条件を満足するモジュールに置換する
。例えば、レベル変換回路を備えたモジュール１０７，
２０８の機能としてバイポーラと二二ボーラとの間の変
換、あるいは光と電気との間の変換がある。

第２に、磁気ディスク１５の内部には外部要求インター
フェース条件を満足するためのインターフェース情報が
備えられているので、この情報をインターフェース盤内
のＲＡＭ３へ転送する。この情報には、例えばフレーム
フォーマット、同期方式、同期保護段数、伝送速度、伝
送路警報などが含まれている。

第３に、インターフェース盤１００，２００内のＲＡＭ
１０３，２０３からのインターフェース情報にもとづい
て、タイムスロットチェンジ回路では信号タイムスロッ
トの並び換えをＣＰＵｌ０Ｉ、２０１により設定する。

いりぼう、フレームアナライザ回路１０６，２０６にお
いては同期方式、同期保護段数、伝送速度、あるいは伝
送路警報などを同様にしてＣＰＵｌ０Ｉ。

２０１によって設定する・ 以上のインターフェース盤上の設定により、各種の外部
インターフェース条件に対して任意のインターフェース
変換が可能となる。

（発明の効果） 以上説明したように本発明は、各インターフェース盤に
おいて外部インターフェース条件に応じて任意にモジュ
ールを取替えておき、外部制御に応じて任意のインター
フェース条件に書替えるとともに、タイムスロットの並
び替えを行うことにより、サービスメニューの変更や増
設に対して、わずかの変更で即座に対応することができ
るという効果がある。

【図面の簡単な説明】

第１図は、本発明によるインターフェース変換装置の一
実施例を示すブロック図である。 ９．１０，１０４，２０４・・・バス １１．１０１，２０１・・・ＣＰＵ １２．１０２，２０２・・・ＲＯＭ １３．１０３，２０３・・・ＲＡＭ １４・・・警報用入出力回路 １５・・・入出力装置 Ｚｏｏ、２００，３００，４００・・・インターフェー
ス盤 １０５．２０５・・・タイムスロットインターチェンジ
回路 １０６．２０６・・・フレームアナライザ回路１０７．
２０８・・・レベル変換回路を備えたモジュール 特許出願人　　日本電気株式会社

Claims (1)

【特許請求の範囲】
1. 外部インターフェース条件に応じて任意に取替え可能な
   インターフェース変換回路を備えたモジュールと、外部
   制御により任意のインターフェース条件に書替えるため
   のフレームアナライザ手段と、タイムスロットの並びか
   えを行うためのタイムスロットインターチェンジ回路と
   を具備した複数のインターフェース盤をデータバスによ
   り相互接続して構成したことを特徴とするインターフェ
   ース変換装置。