JPS6136947A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6136947A JPS6136947A JP15980584A JP15980584A JPS6136947A JP S6136947 A JPS6136947 A JP S6136947A JP 15980584 A JP15980584 A JP 15980584A JP 15980584 A JP15980584 A JP 15980584A JP S6136947 A JPS6136947 A JP S6136947A
- Authority
- JP
- Japan
- Prior art keywords
- output
- semiconductor device
- chip
- terminals
- output circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 101000905241 Mus musculus Heart- and neural crest derivatives-expressed protein 1 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置に関し、特に出力レベルの変換につ
いての半導体装置間の接続方法を改善したところの半導
体装置に関する。
いての半導体装置間の接続方法を改善したところの半導
体装置に関する。
（従来の技術）
従来、この種の半導体装置は電子計算機、交換機及び端
末機等で多く使用され各装置間の汎用性を高めている。
末機等で多く使用され各装置間の汎用性を高めている。
第２図及び第３図はそれぞれ従来の半導体装置の一例の
要部を示すチップパターン図及びその半導体装置使用の
接続方法の一例を示すブロック図である。
要部を示すチップパターン図及びその半導体装置使用の
接続方法の一例を示すブロック図である。
第２図は１種類の出力レベルを有する半導体装置の例で
あり、チップ１１上に設けられた、出力回路１２．出力
端子１３及び出力回路と出力端子間１３を接続する配線
１４を含むことから構成されている。
あり、チップ１１上に設けられた、出力回路１２．出力
端子１３及び出力回路と出力端子間１３を接続する配線
１４を含むことから構成されている。
第３図は第２図で説明した半導体装置を他のレベルを有
する半導体装置に接続する例であり、第２図の半導体装
置２１及びレベル変換回路２２から構成されている。
する半導体装置に接続する例であり、第２図の半導体装
置２１及びレベル変換回路２２から構成されている。
半導体装置２１の入力端子２３に入力された信号レベル
は、レベル変換回路２２により変換され出力端子２４は
他のレベルの半導体装置と接続可能である。しかし、半
導体装置２１とレベル変換回路２２間の接続、いわゆる
端子間接続により速度の遅れが加算され、高性能化には
反し、又、接続端子が多くなるので高信頼性を実現する
ことは難しいという問題があった。
は、レベル変換回路２２により変換され出力端子２４は
他のレベルの半導体装置と接続可能である。しかし、半
導体装置２１とレベル変換回路２２間の接続、いわゆる
端子間接続により速度の遅れが加算され、高性能化には
反し、又、接続端子が多くなるので高信頼性を実現する
ことは難しいという問題があった。
（発明の目的）
本発明の目的は、上記問題点を解消することＫより、高
性能・高信頼性を有する半導体装置を提供することにあ
る。
性能・高信頼性を有する半導体装置を提供することにあ
る。
（発明の構成）
本発明の半導体装置は、同一チップ上に形成された。２
種類以上のレベルの異なる出方回路と、該出力回路のう
ちのいずれか選択された出力回路を出力端子に接続する
配線とを有することがら構成される。
種類以上のレベルの異なる出方回路と、該出力回路のう
ちのいずれか選択された出力回路を出力端子に接続する
配線とを有することがら構成される。
（実施例）
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の要部を示すチップパターン
図である。
図である。
本実施例は、同一チ、グ３１上に形成された、２種類の
レベルの異なる出力回路Ａ３２ａ及び出力回路Ｂ５２ｂ
とこれらの出力回路のうちの選択された出力回路Ａ３２
ａを出力端子３３に接続する配線３４とを有することか
ら構成される。
レベルの異なる出力回路Ａ３２ａ及び出力回路Ｂ５２ｂ
とこれらの出力回路のうちの選択された出力回路Ａ３２
ａを出力端子３３に接続する配線３４とを有することか
ら構成される。
すなわち、本実施例は、同一チップ３１上にあらかじめ
配置しである出力レベルの異なる出力回路Ａ３２ａ及び
出力回路Ｂ５２ｂ （ここで、出力レベルｔｉＴＴＬレ
ベル、 ＥＣＬレベル又ｕＬｃＭＬレベル等制限は無い
さを接続する入力形式により配線系マスクによシ、所望
の出力レベルを得るように出力回路を選択して配線する
ことにより得られる。
配置しである出力レベルの異なる出力回路Ａ３２ａ及び
出力回路Ｂ５２ｂ （ここで、出力レベルｔｉＴＴＬレ
ベル、 ＥＣＬレベル又ｕＬｃＭＬレベル等制限は無い
さを接続する入力形式により配線系マスクによシ、所望
の出力レベルを得るように出力回路を選択して配線する
ことにより得られる。
よって、端子間接続が無くなることにより高性能及び高
信頼性な半導体装置を得ることができる。
信頼性な半導体装置を得ることができる。
（発明の効果）
本発明は以上説明したように、同一チップ上に２種類以
上のレベルの異なる回路金膜け、必要に応じて選択でき
るように構成することにより高性能・高信頼性の半導体
装置を得るととがで色る。
上のレベルの異なる回路金膜け、必要に応じて選択でき
るように構成することにより高性能・高信頼性の半導体
装置を得るととがで色る。
第１図は本発明の一実施例の要部を示すチップパターン
図、第２図は従来の半導体装置の一例の要部を示すチッ
プパターン図、第３図は第２図の半導体装置使用の接続
方法の一例を示すプロ、り図である。 ３１・・・・・・チップ、３２＆・・・・・・出力回路
Ａ、３２ｂ・・・・・・出力回路Ｂ１３３・・・・・・
出力端子、３４・・・・・・配線。 事 １ 図
図、第２図は従来の半導体装置の一例の要部を示すチッ
プパターン図、第３図は第２図の半導体装置使用の接続
方法の一例を示すプロ、り図である。 ３１・・・・・・チップ、３２＆・・・・・・出力回路
Ａ、３２ｂ・・・・・・出力回路Ｂ１３３・・・・・・
出力端子、３４・・・・・・配線。 事 １ 図
Claims (1)
- 同一チップ上に形成された、２種類以上のレベルの異
なる出力回路と、該出力回路のうちのいずれか選択され
た出力回路を出力端子に接続する配線とを有することを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15980584A JPS6136947A (ja) | 1984-07-30 | 1984-07-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15980584A JPS6136947A (ja) | 1984-07-30 | 1984-07-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6136947A true JPS6136947A (ja) | 1986-02-21 |
Family
ID=15701641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15980584A Pending JPS6136947A (ja) | 1984-07-30 | 1984-07-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6136947A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992002052A1 (en) * | 1990-07-19 | 1992-02-06 | Seiko Epson Corporation | Master slice semiconductor integrated circuit |
-
1984
- 1984-07-30 JP JP15980584A patent/JPS6136947A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992002052A1 (en) * | 1990-07-19 | 1992-02-06 | Seiko Epson Corporation | Master slice semiconductor integrated circuit |
| US5352939A (en) * | 1990-07-19 | 1994-10-04 | Seiko Epson Corporation | Master slice semiconductor integrated circuit with output drive current control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006977B1 (ko) | 마스터-슬라이스형 반도체집적회로 | |
| JPS6136947A (ja) | 半導体装置 | |
| US5670802A (en) | Semiconductor device | |
| JP2000022072A (ja) | マルチチップモジュール | |
| KR970072293A (ko) | 반도체 집적회로 및 시스템 | |
| KR19980028554A (ko) | 패키지 접지단 패들의 근사적인 등가회로의 구조 | |
| JPH0744415A (ja) | 半導体集積回路装置 | |
| JPS60134462A (ja) | 集積化半導体論理回路装置 | |
| JPH06112205A (ja) | 半導体集積回路装置 | |
| JPS60160728A (ja) | 並‐直列変換器 | |
| JPH0297049A (ja) | 集積回路用パッケージ装置 | |
| JPH03138971A (ja) | 半導体装置 | |
| JPS5922335A (ja) | 半導体装置 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPS63107316A (ja) | ゲ−トアレ−のクロツク分配構造 | |
| JPH03175655A (ja) | ロジックｉｃ | |
| JPH05211188A (ja) | 半導体装置 | |
| JPH06163696A (ja) | 同電位端子のグルーピング方法 | |
| JPH06314967A (ja) | 出力バッファ | |
| JPH01143251A (ja) | 半導体装置 | |
| JPH0237763A (ja) | 半導体集積回路 | |
| JPH04273713A (ja) | 同時動作防止機能付きフリップフロップ回路 | |
| JPH0923148A (ja) | 同時動作制御回路 | |
| JPS6373548A (ja) | 半導体集積回路 | |
| JPH01125952A (ja) | マスタスライス集積回路 |