JPH02134804A - 容量素子 - Google Patents

容量素子

Info

Publication number
JPH02134804A
JPH02134804A JP28945988A JP28945988A JPH02134804A JP H02134804 A JPH02134804 A JP H02134804A JP 28945988 A JP28945988 A JP 28945988A JP 28945988 A JP28945988 A JP 28945988A JP H02134804 A JPH02134804 A JP H02134804A
Authority
JP
Japan
Prior art keywords
film
titanium nitride
lower electrode
dielectric film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28945988A
Other languages
English (en)
Inventor
Kohei Eguchi
江口 公平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28945988A priority Critical patent/JPH02134804A/ja
Publication of JPH02134804A publication Critical patent/JPH02134804A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は容量素子に間する。
〔従来の技術〕
従来の容量素子の製造方法について図面を参照して説明
する。
第2図(a)〜(C)は従来の容量素子の製造方法を説
明するための工程順に示した断面図である。
まず、第2図(a>に示すように、絶縁体基板1の上に
導電体で下部電極7を形成する。
次に、第2図(b)に示すように、誘電体膜8を形成す
る。
次に、第2図(C)に示すように、上部電極9を形成す
る。
〔発明が解決しようとする課題〕
上述した従来の製造方法において、容量素子を製造する
場合、誘電体膜の誘電率から計算され期待される容量に
対して、製造された素子の実際の容量が低くなることが
ある。
この−例として、下部電極にリンが添加された多結晶シ
リコン、誘電体膜として多結晶チタン酸バリアム、上部
電極としてアルミニウムを用いた場合がある。
下部電極と上部電極から決まる容量部面積を10 、0
00μm2、多結晶チタン酸バリウムの膜厚を300n
mとすると、多結晶チタン酸バリウムの比誘電率200
を用いて、容量は C=εε。S/d ε:比誘電率 ε。:真空誘電率(= 8.84X 1O−12F/m
)S:容量部面積 d:誘電体膜厚 の式より59pFと計算される。しかしながら、測定値
は31pFであった。
また、多結晶チタン酸のバリウム膜厚を500nm、他
の条件を上記条件と同じにした場合、計算値は359F
、測定値は23pFとなった。
以上の計算値と測定値の食い違いは、多結晶チタン酸バ
リウム以外に誘電体が存在するためである。すなわち、
下部電極多結晶シリコン膜の表面が酸化シリコンに変質
しているからである。このため、チタン酸バリウムによ
る容量部と酸化シリコンによる容量部が直列に接続され
ていると見なされ、実質的に期待される容量値よりも小
さくなる。
酸化シリコンの比誘電率を3.8、膜厚を5nmとすれ
ば、酸化シリコンによる容量は67pFと計算される。
これを Co   Cs   CB co=測定容量 C5:酸化シリコンによる容量 CB :チタン酸バリウムによる容量 に代入すれば上記の食い違いが説明できる。
下部電極表面の変質層(上記例ではシリコン酸化膜)は
、下部電極表面の自然酸化、もしくは誘電体膜形成時(
例えばスパッター法による形成)にチタン酸バリウムを
構成する酸素による下部電極の酸化によるものと考えら
れる。
〔課題を解決するための手段〕
本発明の容量素子は、導電体の下部電極と、該下部電極
上に設けられた窒化チタン膜と、該窒化チタン膜上に設
けられfS誘電体膜と、該誘電体膜上に設けられた導電
体の上部電極とを含んで構成される。
〔実施例〕
第1図(a)〜(d)は本発明の一実施例を製造する方
法を説明するための工程順に示した断面図である。
まず、第1図(a)に示すように、絶縁体基板1の上に
CVD法により多結晶シリコン膜2を500nmのJ7
さに形成し、周知の方法でリンを拡散添加し、更に周知
の方法で選択的にエツチングし、下部電極を形成する。
次に、水で1150に希釈しなフッ酸に1分間浸漬する
ことにより多結晶シリコン膜2の表面の自然酸化膜を除
去した後、スパッタ法により窒化チタン膜3を30nm
の厚さに形成する。
次に、第1図(b)に示すように、スパッタ法によりチ
タン酸バリウム膜4を300nmの厚さに形成し、周知
の方法で選択的にエツチングすることにより、誘電体膜
を形成する。
次に、第1図(c)に示すように、チタン酸バリウム膜
4をマスクに周知の方法で窒化チタン3を選択エツチン
グする。
次に、第1図(d)に示すように、スパッタ法によりア
ルミニウム膜5を1μmの厚さに形成し、周知の方法で
アルミニウムM5を選択的にエツチングし、上部電極を
形成することにより、容量素子が形成される。
上記実施例では、下部電極にリンをドープした多結晶シ
リコン膜を用いたが、この代りにモリブデン、タングス
テン等の他の膜を用いても良い。
〔発明の効果〕
以上説明した様に、本発明は、下部電極表面に耐酸化性
の窒化チタン膜を形成して下部電極の酸化を防止したの
で、容量値の低下の発生を防ぐ効果がある。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例の製造方法を
説明するための工程順に示した断面図、第2図(a)〜
(c)は従来の容量素子の製造方法を説明するための工
程Illαに示した断面図である。 1・・・絶縁体基板、2・・・多結晶シリコン膜、3・
・・窒化チタン膜、 4・・・チタン酸バリウム膜、 5・・・ア ルミニウム膜、 7・・・下部電極、 8・・・誘電体膜、 ・・・上部電極。

Claims (1)

    【特許請求の範囲】
  1.  導電体の下部電極と、該下部電極上に設けられた窒化
    チタン膜と、該窒化チタン膜上に設けられた誘電体膜と
    、該誘電体膜上に設けられた導電体の上部電極とを含む
    ことを特徴とする容量素子。
JP28945988A 1988-11-15 1988-11-15 容量素子 Pending JPH02134804A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28945988A JPH02134804A (ja) 1988-11-15 1988-11-15 容量素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28945988A JPH02134804A (ja) 1988-11-15 1988-11-15 容量素子

Publications (1)

Publication Number Publication Date
JPH02134804A true JPH02134804A (ja) 1990-05-23

Family

ID=17743540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28945988A Pending JPH02134804A (ja) 1988-11-15 1988-11-15 容量素子

Country Status (1)

Country Link
JP (1) JPH02134804A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0800187A3 (en) * 1992-04-20 2005-09-14 Texas Instruments Incorporated Electrodes for high dielectric constant materials

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074556A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd キヤパシタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074556A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd キヤパシタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0800187A3 (en) * 1992-04-20 2005-09-14 Texas Instruments Incorporated Electrodes for high dielectric constant materials

Similar Documents

Publication Publication Date Title
US5825073A (en) Electronic component for an integrated circuit
US4337115A (en) Method of forming electrodes on the surface of a semiconductor substrate
US4450048A (en) Method of manufacturing capacitors integrated in microelectronic structure
JPH0685193A (ja) 半導体装置
KR910013571A (ko) 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 직접회로의 제조방법
KR100280565B1 (ko) 금속 대 금속 캐패시터의 집적화 공정
JPH02134804A (ja) 容量素子
JPH04171975A (ja) 容量素子及びその製造方法
KR940010316A (ko) 전하저장전극 제조 방법
JPH03241864A (ja) マイクロ波集積回路用キャパシタ
KR100445059B1 (ko) 반도체장치의캐패시터제조방법
KR950026042A (ko) 적층 캐패시터 제조방법
JPH05190767A (ja) 半導体装置
JPH05251259A (ja) 薄膜積層コンデンサの製造方法
KR100204019B1 (ko) 반도체 소자의 전하 저장 전극 형성 방법
JPH01192157A (ja) 半導体装置
KR100225848B1 (ko) 커패시터 및 커패시터의 제조 방법
JPH02133952A (ja) 半導体装置
JPH03108752A (ja) 半導体装置
KR100272268B1 (ko) 반도체소자 및 그 제조 방법
JPH06325969A (ja) 薄膜コンデンサおよびその製造方法
KR970054129A (ko) 커패시터 및 그 제조 방법
JPH0883891A (ja) 半導体装置の製造方法
JPH07161937A (ja) 半導体装置およびその製造方法
JPS61198660A (ja) 半導体集積回路のmim容量