KR940010316A - 전하저장전극 제조 방법 - Google Patents
전하저장전극 제조 방법 Download PDFInfo
- Publication number
- KR940010316A KR940010316A KR1019920019679A KR920019679A KR940010316A KR 940010316 A KR940010316 A KR 940010316A KR 1019920019679 A KR1019920019679 A KR 1019920019679A KR 920019679 A KR920019679 A KR 920019679A KR 940010316 A KR940010316 A KR 940010316A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- thin oxide
- storage electrode
- film
- charge storage
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract 16
- 239000010703 silicon Substances 0.000 claims abstract 16
- 238000005530 etching Methods 0.000 claims abstract 7
- 238000001312 dry etching Methods 0.000 claims abstract 3
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims abstract 2
- 239000011810 insulating material Substances 0.000 claims 2
- 230000004888 barrier function Effects 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000002253 acid Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 abstract 1
- 239000004020 conductor Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 고집적 반도체에 사용되는 축전기의 전하저장 전극용 전도물질 형성방법 및 그 구조에 관한 것으로, 특히 얇은 절연막은 사용하여 천하저장 전극용 적도물질로 쓰이는 실리콘의 구조를 변경시켜 전하저장 전극의 표면적을 극대화 시키는 얇은 산과막을 이용한 수직형 전하 저장 전극 제조 방법에 관한 것으로, 절연물질(1) 상부에 제1실리콘막(2)을 형성하여 마스크(도시하지 않았음)를 사용해 요철구조를 갖는 제2실리콘막(2A)을 형성할후 얇은산화막(3)을 증착하는 제1단계, 및 상기 제1단계 후에 이방성 건식식각에 의해 상기 얇은산화막(3)과 제2실리콘막(2A)은 차례로 일정두께 식각하여 수직구조의 제3실리콘막(2B)을 형성하는 제2단계를 구비하여 이루어지는 것을 특징으로 하는 얇은 산화막을 이용한 수직형 전하 저장 전극 제조 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 전하저장전극 제조 공정도,
제2도는 본 발명의 제2실시예에 따른 전하저장전극 제조 공정도,
제3도는 본 발명의 제3실시예에 따른 전하저장전극 제조 공정도,
제4도는 본 발명의 제4실시예에 따른 전하저장전극 제조 공정도.
Claims (7)
- 얇은 산화막을 이용한 수직형 전하 저장 전극 제조 방법에 있어서, 절연물질(1) 상기에 제1실리콘막(2)은 형성하여 마스크(도면에 도시하지 않았음)를 사용해 요철구조를 갖는 제2실리콘막(2A)을 형성한후 제1얇은산화막(3)은 증착하는 제1단계, 및 상기 제1단계 후에 이방성 건식식각에 의해 상기 얇은산화막(3)과 제2실리콘막(2A)을 차례로 일정두께 식각하여 수직구조의 제3실리콘막(2B)을 형성하는 제2단계를 포함하여 이루어지는 것을 특징으로 하는 얇은 산화막을 이용한 수직형 전하 저장 전극 제조 방법.
- 제1항에 있어서, 상기 제2단계의 수직구조인 제3실리콘막(2B)의 식각은 윗면 얇은 산화막(3T)이 측면 얇은산화막(3L)보다 먼저 시작되고, 상기 윗면 얇은산화막(3T)이 식각된 후의 제2실리콘막(2A) 식자시에는 측면의 식각되지 않은 얇은산화막(3L)이 식각 장벽으로 작용하여 상기 제2실리콘막(2A)의 중앙부위에 비해 측면은 덜 식각되어 남아있는 것을 특징으로 하는 얇은 산화막을 이용한 수직형 전하 저장 전극 제조 방법.
- 제1항 또는 제2항에 있어서, 상기 실리콘막과 산화막의 식각은 식각 선택비가 10:1 이상되는 이방성 건식 식각인 것을 특징으로 하는 얇은 산화막을 이용한 수직형 전하 저장 전극 제조 방법.
- 제1항에 있어서, 상기 제2단계의 이방성 건식을 상기 절연물질(1)이 노출될때 까지 식각하고, 이렇게 하여 분리되어 지는 수직구조의 제3실리콘막(23)을 형성한 후 제4실리콘막 (4)을 증착하는 제3단계를 더 포함하여 이루어 지는 것을 특징으로 하는 얇은 산화막을 이용한 수직형 전하 저장 전극 제조 방법.
- 제1항에 있어서, 상기 제1단계 및 제2단계의 제1얇은산화막(3)의 상부에 실리콘막(4)이 증착 되어져 있는 것을 특징으로 하는 얇은 산화막을 이용한 수직형 전자 저장 전극 제조 방법.
- 제1항에 있어서, 상기 제1단계 및 제2단계의 제1얇은산화막(3)의 상부에 실리콘막 (4)을 제2얇은산화막(6)이 차례를 증착되어져 있는 것을 특징으로 하는 얇은 산화막을 이용한 수직형 전하 저장 전극 제조 방법.
- 제1항 또는 제6항에 있어서, 제1산화막(3)과 제2산화막(6)은 질화막으로 이루어 지는 것을 특징으로 하는 얇은 산화막을 이용한 수직형 전하 저장 전극 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920019679A KR950006982B1 (ko) | 1992-10-24 | 1992-10-24 | 전하저장전극 제조방법 |
JP5286302A JP2501541B2 (ja) | 1992-10-24 | 1993-10-22 | 電荷貯蔵電極を製造する方法 |
US08/424,579 US5474951A (en) | 1992-10-24 | 1995-04-17 | Method for making a charge storage electrode for a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920019679A KR950006982B1 (ko) | 1992-10-24 | 1992-10-24 | 전하저장전극 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940010316A true KR940010316A (ko) | 1994-05-26 |
KR950006982B1 KR950006982B1 (ko) | 1995-06-26 |
Family
ID=19341716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920019679A KR950006982B1 (ko) | 1992-10-24 | 1992-10-24 | 전하저장전극 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5474951A (ko) |
JP (1) | JP2501541B2 (ko) |
KR (1) | KR950006982B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100260486B1 (ko) * | 1997-06-30 | 2000-08-01 | 김영환 | 반도체장치의전하저장전극형성방법 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5773341A (en) | 1996-01-18 | 1998-06-30 | Micron Technology, Inc. | Method of making capacitor and conductive line constructions |
KR20010031913A (ko) * | 1997-11-10 | 2001-04-16 | 가나이 쓰토무 | 유전체 소자와 그 제조 방법 |
JP3415478B2 (ja) * | 1999-04-30 | 2003-06-09 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6284551B1 (en) * | 1999-06-14 | 2001-09-04 | Hyundai Electronics Industries Co., Ltd. | Capacitor and method for fabricating the same |
TW442961B (en) * | 1999-10-08 | 2001-06-23 | Taiwan Semiconductor Mfg | Manufacturing method of double-recess crown capacitor of DRAM |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4943719A (en) * | 1989-01-17 | 1990-07-24 | The Board Of Trustees Of The Leland Stanford University | Microminiature cantilever stylus |
US5219780A (en) * | 1991-03-14 | 1993-06-15 | Gold Star Electron Co., Ltd. | Method for fabricating a semiconductor memory cell |
-
1992
- 1992-10-24 KR KR1019920019679A patent/KR950006982B1/ko not_active IP Right Cessation
-
1993
- 1993-10-22 JP JP5286302A patent/JP2501541B2/ja not_active Expired - Lifetime
-
1995
- 1995-04-17 US US08/424,579 patent/US5474951A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100260486B1 (ko) * | 1997-06-30 | 2000-08-01 | 김영환 | 반도체장치의전하저장전극형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR950006982B1 (ko) | 1995-06-26 |
JPH06216317A (ja) | 1994-08-05 |
US5474951A (en) | 1995-12-12 |
JP2501541B2 (ja) | 1996-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940010316A (ko) | 전하저장전극 제조 방법 | |
KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR960005662A (ko) | 전계 방출 냉음극 및 그 제조 방법 | |
KR930011123B1 (ko) | 반도체 dram 소자의 캐패시터 제조방법 | |
KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960002789A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970054044A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR970054043A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
KR970052320A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
KR940016832A (ko) | 반도체 소자의 새로운 축전기 제조 방법 | |
KR930020688A (ko) | 반도체 메모리장치의 제조방법 | |
KR970024217A (ko) | 반도체 장치의 커패시터 제조 방법 | |
KR930024150A (ko) | 커패시터 제조방법 | |
KR930003395A (ko) | 반도체장치의 캐패시터 제조 방법 | |
KR960043192A (ko) | 반도체 캐패시터 및 그 제조 방법 | |
KR970054117A (ko) | 반도체 소자의 저장전극 형성방법 | |
KR960036020A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR960019574A (ko) | 반도체 소자의 유전체막 형성방법 | |
KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR950019956A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR950007101A (ko) | 반도체장치의 커패시터 제조방법 | |
KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970052821A (ko) | 반도체소자의 커패시터 제조방법 | |
KR960043152A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
KR970024321A (ko) | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor of a semiconductor device) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 17 |
|
LAPS | Lapse due to unpaid annual fee |