JPH04171975A - 容量素子及びその製造方法 - Google Patents
容量素子及びその製造方法Info
- Publication number
- JPH04171975A JPH04171975A JP30047290A JP30047290A JPH04171975A JP H04171975 A JPH04171975 A JP H04171975A JP 30047290 A JP30047290 A JP 30047290A JP 30047290 A JP30047290 A JP 30047290A JP H04171975 A JPH04171975 A JP H04171975A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- capacitive element
- part electrode
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000029305 taxis Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、容量素子及びその製造方法に関し、特に、誘
電体膜として酸化タンタル膜を用いる容量素子に適用し
て好適なものである。
電体膜として酸化タンタル膜を用いる容量素子に適用し
て好適なものである。
近年、ＬＳＩ上に形成される容量素子の面積の縮小を図
るために、容量素子の誘電体膜として、比誘電率が約１
５と高い酸化タンタル（Ｔａｘｅｓ）膜が用いられよう
としている。このＴａ、０．膜を誘電体膜として用いた
従来の容量素子を第２図に示す。
るために、容量素子の誘電体膜として、比誘電率が約１
５と高い酸化タンタル（Ｔａｘｅｓ）膜が用いられよう
としている。このＴａ、０．膜を誘電体膜として用いた
従来の容量素子を第２図に示す。
同図に示すように、この従来の容量素子は、下部電極１
０１上に誘電体膜としてのＴａ、０．膜１０２をスパッ
タ法やＣＶＤ法により形成し、このＴａ、０５膜１０２
上に上部電極１０３を形成したものである。
０１上に誘電体膜としてのＴａ、０．膜１０２をスパッ
タ法やＣＶＤ法により形成し、このＴａ、０５膜１０２
上に上部電極１０３を形成したものである。
しかし、上述の従来の容量素子の製造時には、Ｔａ、０
．膜１０２の成膜時又は成膜後に行われる熱処理時に、
このＴａ、ＯＳ膜１０２中の酸素が下部電極１０１と反
応して、第３図に示すように、本来のＴａよ０．膜１０
２以外に下部電極１０１の材料の酸化１１１０４がこの
下部電極１０１の表面に形成されてしまう。具体的には
、下部電極ＬＯＩの材料としては通常、単結晶又は多結
晶のシリコン（Ｓｉ）が用いられているが、この場合に
は下部電極１０１の表面に酸化シリコン（Ｓｉｎｚ）
ＩＩ！が形成されてしまう。
．膜１０２の成膜時又は成膜後に行われる熱処理時に、
このＴａ、ＯＳ膜１０２中の酸素が下部電極１０１と反
応して、第３図に示すように、本来のＴａよ０．膜１０
２以外に下部電極１０１の材料の酸化１１１０４がこの
下部電極１０１の表面に形成されてしまう。具体的には
、下部電極ＬＯＩの材料としては通常、単結晶又は多結
晶のシリコン（Ｓｉ）が用いられているが、この場合に
は下部電極１０１の表面に酸化シリコン（Ｓｉｎｚ）
ＩＩ！が形成されてしまう。
このように下部電極１０１の表面に酸化膜１０４が形成
された場合には、Ｔａ 、０．膜１０２による容量に加
えてこの酸化膜１０４による容量が直列に入るため、容
量素子の測定容量Ｃは次式より求められる値となる。
された場合には、Ｔａ 、０．膜１０２による容量に加
えてこの酸化膜１０４による容量が直列に入るため、容
量素子の測定容量Ｃは次式より求められる値となる。
ＣＣＯＸ Ｉ Ｃｏ ｘ ２
ここで、Ｃｏｘｌ はＴａｚＯｓｌｌｊ １０２ ニよ
る容量、Ｃ（ｌＸ２は酸化ｌｌ１１０４による容量であ
る。上式より、下部電極１０１の表面に酸化膜１０４が
形成されることにより、測定容量Ｃが減少してしまうこ
とがわかる。
る容量、Ｃ（ｌＸ２は酸化ｌｌ１１０４による容量であ
る。上式より、下部電極１０１の表面に酸化膜１０４が
形成されることにより、測定容量Ｃが減少してしまうこ
とがわかる。
そこで、この発明の目的は、下部電極の表面に酸化膜が
形成されることによる容量の減少を防止することができ
る容量素子及びその製造方法を提供することである。
形成されることによる容量の減少を防止することができ
る容量素子及びその製造方法を提供することである。
上記課題を解決するために、請求項１の発明は、下部電
極と、この下部電極上に形成された酸化タンタル膜と、
この酸化タンタル膜上に形成された上部電極とからなる
容量素子において、上記下部電極と上記酸化タンタル膜
との間に窒化チタン膜を形成している。
極と、この下部電極上に形成された酸化タンタル膜と、
この酸化タンタル膜上に形成された上部電極とからなる
容量素子において、上記下部電極と上記酸化タンタル膜
との間に窒化チタン膜を形成している。
請求項２の発明は、下部電極と、この下部電極上に形成
された酸化タンタル膜と、この酸化タンタル膜上に形成
された上部電極とからなる容量素子の製造方法において
、上記下部電極上器こ窒化チタン膜を形成し、その後、
上記窒化チタン膜上に上記酸化タンタル膜を形成するよ
うにしている。
された酸化タンタル膜と、この酸化タンタル膜上に形成
された上部電極とからなる容量素子の製造方法において
、上記下部電極上器こ窒化チタン膜を形成し、その後、
上記窒化チタン膜上に上記酸化タンタル膜を形成するよ
うにしている。
窒化チタン膜は導電膜であるため、下部電極上器こ窒化
チタン膜を形成した場合、この窒化チタン膜も下部電極
の一部とみなされる。しかも、この窒化チタン膜は酸化
されにくいため、酸化タンクル膜の成膜時又は成膜後に
行われる熱処理時にこの窒化チタン膜の表面に酸化膜が
形成されるのを防止することができる。これによって、
容量素子の測定容量が減少するのを防止することができ
る。
チタン膜を形成した場合、この窒化チタン膜も下部電極
の一部とみなされる。しかも、この窒化チタン膜は酸化
されにくいため、酸化タンクル膜の成膜時又は成膜後に
行われる熱処理時にこの窒化チタン膜の表面に酸化膜が
形成されるのを防止することができる。これによって、
容量素子の測定容量が減少するのを防止することができ
る。
以下、本発明を一実施例につき第１図を参照しながら説
明する。
明する。
′第１図に示すように、本実施例による容量素子におい
ては、例えばＳｉ基板のような半導体基板ｌ上に形成さ
れた例えばＳｉＯ□膜のような絶縁膜２上に、例えば多
結晶Ｓｉ膜からなる下部電極３が形成されている。この
下部電極３上には、窒化チタン（ＴｉＮ ）膜４が形成
されている。このＴｉＮ膜４の膜厚は、例えば５００−
１０００人である。このＴｉＮ膜４上には、誘電体膜と
してのＴａｘｅｓ膜５が形成されている。更に、このＴ
ａ、０５膜５上には、例えば多結晶Ｓｉ膜からなる上部
電極６が形成されている。
ては、例えばＳｉ基板のような半導体基板ｌ上に形成さ
れた例えばＳｉＯ□膜のような絶縁膜２上に、例えば多
結晶Ｓｉ膜からなる下部電極３が形成されている。この
下部電極３上には、窒化チタン（ＴｉＮ ）膜４が形成
されている。このＴｉＮ膜４の膜厚は、例えば５００−
１０００人である。このＴｉＮ膜４上には、誘電体膜と
してのＴａｘｅｓ膜５が形成されている。更に、このＴ
ａ、０５膜５上には、例えば多結晶Ｓｉ膜からなる上部
電極６が形成されている。
次に、上述のように構成されたこの実施例による容量素
子の製造方法について説明する。
子の製造方法について説明する。
第１図に示すように、まず、半導体基板ｌ上に形成され
た絶縁膜２上に例えばＣＶＤ法により多結晶Ｓｉ膜を形
成し、この多結晶Ｓｉ膜上に例えばスパッタ法によりＴ
ｉＮ膜４を形成した後、このＴｉＮ膜４上にスパッタ法
やＣＶＤ法によりＴａｚＯｓ膜５を形成する。この後、
このＴａｚＯｓ膜５の膜質の安定化のために熱処理を行
う。この場合、下部電極３上にはＴｉＮ膜４が形成され
ているので、このＴａ、０．膜５の成膜時やその後に行
われる熱処理時に下部電極３の表面に酸化膜が形成され
ることはない。
た絶縁膜２上に例えばＣＶＤ法により多結晶Ｓｉ膜を形
成し、この多結晶Ｓｉ膜上に例えばスパッタ法によりＴ
ｉＮ膜４を形成した後、このＴｉＮ膜４上にスパッタ法
やＣＶＤ法によりＴａｚＯｓ膜５を形成する。この後、
このＴａｚＯｓ膜５の膜質の安定化のために熱処理を行
う。この場合、下部電極３上にはＴｉＮ膜４が形成され
ているので、このＴａ、０．膜５の成膜時やその後に行
われる熱処理時に下部電極３の表面に酸化膜が形成され
ることはない。
次に、これらのｒａｚｏｓｌｉ ５、ＴｉＮ１ｌｉ４及
び多結晶５ｉＷｌ！をエツチングにより所定形状にパタ
ーニングする。これによって、多結晶Ｓｉ膜からなる下
部電極３が形成されるとともに、ＴｉＮ膜４及びＴａｚ
０５膜５がこの下部電極３と同一形状とされる。次に、
ＣＶＤ法により全面に多結晶Ｓｉ膜を形成した後、この
多結晶Ｓｉ膜をエツチングにより所定形状にパターニン
グして上部電極６を形成する。これによって、目的とす
る容量素子が完成される。
び多結晶５ｉＷｌ！をエツチングにより所定形状にパタ
ーニングする。これによって、多結晶Ｓｉ膜からなる下
部電極３が形成されるとともに、ＴｉＮ膜４及びＴａｚ
０５膜５がこの下部電極３と同一形状とされる。次に、
ＣＶＤ法により全面に多結晶Ｓｉ膜を形成した後、この
多結晶Ｓｉ膜をエツチングにより所定形状にパターニン
グして上部電極６を形成する。これによって、目的とす
る容量素子が完成される。
以上のように、この実施例によれば、下部電極３上に、
導電性があり、しかも酸化されにくいＴｉＮ膜４を形成
し、このＴｉＮ膜４上に誘電体膜としてのＴａ、０．膜
５を形成しているので、このＴａ２Ｏ。
導電性があり、しかも酸化されにくいＴｉＮ膜４を形成
し、このＴｉＮ膜４上に誘電体膜としてのＴａ、０．膜
５を形成しているので、このＴａ２Ｏ。
膜５の成膜時やその後に行われる熱処理時に下部電極３
の表面に酸化膜が形成されるのを防止することができる
。これによって、容量素子の容量の減少を防止すること
ができる。
の表面に酸化膜が形成されるのを防止することができる
。これによって、容量素子の容量の減少を防止すること
ができる。
この実施例による容量素子は、容量素子を用いる各種の
ＬＳＩに適用することが可能である。
ＬＳＩに適用することが可能である。
〔発明の効果］
以上説明したように、本発明によれば、下部電極の表面
に酸化膜が形成されることによる容量の減少を防止する
ことができる。
に酸化膜が形成されることによる容量の減少を防止する
ことができる。
第１図は本発明の一実施例による容量素子を示す断面図
、第２図は従来の容量素子を示す断面図、第３図は第２
図に示す従来の容量素子の問題点を説明するための断面
図である。 なお、図面に用いた符号において、 １−−ｍ−半導体基板 ３−−−一 下部電極 ４−・−ＴｉＮ膜 ５−−−−− ＴａｚＯｓ膜 ６−・−・−・−上部電極 である。
、第２図は従来の容量素子を示す断面図、第３図は第２
図に示す従来の容量素子の問題点を説明するための断面
図である。 なお、図面に用いた符号において、 １−−ｍ−半導体基板 ３−−−一 下部電極 ４−・−ＴｉＮ膜 ５−−−−− ＴａｚＯｓ膜 ６−・−・−・−上部電極 である。
Claims (2)
- （１）下部電極と、この下部電極上に形成された酸化タ
ンタル膜と、この酸化タンタル膜上に形成された上部電
極とからなる容量素子において、上記下部電極と上記酸
化タンタル膜との間に窒化チタン膜が形成されているこ
とを特徴とする容量素子。 - （２）下部電極と、この下部電極上に形成された酸化タ
ンタル膜と、この酸化タンタル膜上に形成された上部電
極とからなる容量素子の製造方法において、 上記下部電極上に窒化チタン膜を形成し、 その後、上記窒化チタン膜上に上記酸化タンタル膜を形
成するようにしたことを特徴とする容量素子の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30047290A JPH04171975A (ja) | 1990-11-06 | 1990-11-06 | 容量素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30047290A JPH04171975A (ja) | 1990-11-06 | 1990-11-06 | 容量素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04171975A true JPH04171975A (ja) | 1992-06-19 |
Family
ID=17885208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30047290A Pending JPH04171975A (ja) | 1990-11-06 | 1990-11-06 | 容量素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04171975A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608247A (en) * | 1994-06-14 | 1997-03-04 | Micron Technology Inc. | Storage capacitor structures using CVD tin on hemispherical grain silicon |
| US5863327A (en) * | 1997-02-10 | 1999-01-26 | Micron Technology, Inc. | Apparatus for forming materials |
| US5990006A (en) * | 1997-02-10 | 1999-11-23 | Micron Technology, Inc. | Method for forming materials |
| US6090723A (en) * | 1997-02-10 | 2000-07-18 | Micron Technology, Inc. | Conditioning of dielectric materials |
| US6284587B1 (en) * | 1997-10-27 | 2001-09-04 | Oki Electric Industry Co., Ltd. | Fabricating method for semiconductor device |
-
1990
- 1990-11-06 JP JP30047290A patent/JPH04171975A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608247A (en) * | 1994-06-14 | 1997-03-04 | Micron Technology Inc. | Storage capacitor structures using CVD tin on hemispherical grain silicon |
| US5863327A (en) * | 1997-02-10 | 1999-01-26 | Micron Technology, Inc. | Apparatus for forming materials |
| US5990006A (en) * | 1997-02-10 | 1999-11-23 | Micron Technology, Inc. | Method for forming materials |
| US6090723A (en) * | 1997-02-10 | 2000-07-18 | Micron Technology, Inc. | Conditioning of dielectric materials |
| US6150265A (en) * | 1997-02-10 | 2000-11-21 | Micron Technology, Inc. | Apparatus for forming materials |
| US6284587B1 (en) * | 1997-10-27 | 2001-09-04 | Oki Electric Industry Co., Ltd. | Fabricating method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58220457A (ja) | 誘電体材料の形成方法 | |
| JPH04171975A (ja) | 容量素子及びその製造方法 | |
| JP2874512B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP3034327B2 (ja) | キャパシタ電極の形成方法 | |
| JP2828181B2 (ja) | 容量素子 | |
| JPH03257857A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
| JPH0367346B2 (ja) | ||
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS6149438A (ja) | 半導体装置 | |
| JPS61145854A (ja) | 半導体装置 | |
| JPS6313329B2 (ja) | ||
| JPH05121656A (ja) | 半導体装置の製造方法 | |
| JPH02134804A (ja) | 容量素子 | |
| JP2850903B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JPS61148865A (ja) | 半導体装置の製造方法 | |
| JPH05267565A (ja) | 半導体装置およびその製造方法 | |
| JPH01144671A (ja) | 半導体メモリ装置の製造方法 | |
| JPH06338588A (ja) | Ｍｉｓキャパシターとその製造方法 | |
| JPH01297620A (ja) | 透明電極の形成方法 | |
| JPS61164250A (ja) | 薄膜集積回路の製造方法 | |
| JPH05121652A (ja) | 容量の製造方法 | |
| JPS6222452A (ja) | 半導体装置の製造方法 | |
| JPH09270498A (ja) | 半導体記憶装置の製造方法 |