JPH02125468A - 高電圧用半導体素子およびその製造方法 - Google Patents
高電圧用半導体素子およびその製造方法Info
- Publication number
- JPH02125468A JPH02125468A JP1148576A JP14857689A JPH02125468A JP H02125468 A JPH02125468 A JP H02125468A JP 1148576 A JP1148576 A JP 1148576A JP 14857689 A JP14857689 A JP 14857689A JP H02125468 A JPH02125468 A JP H02125468A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductive material
- forming
- diffusion region
- main junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims 2
- 238000007363 ring formation reaction Methods 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract 3
- 230000015556 catabolic process Effects 0.000 description 20
- 230000000903 blocking effect Effects 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 10
- 230000010354 integration Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Element Separation (AREA)
Abstract
め要約のデータは記録されません。
Description
圧用半導体素子およびその製造方法に関するもので、特
に高電圧用半導体素子の主接合部の周辺に半導体エツチ
ング(ELching)技術によりエツチング溝を成し
、その上部にフィールドフレートおよび溝フィールドリ
ミッティングリング(Groova Field Li
IIliting Ring)形成して降伏電圧を大き
くするように構成した半導体素子およびその製造方法に
関するものである。
には、数万個のP−N接合をシリコン(Silicon
)板に並列に配列して構成するが、このような構造にお
いても逆方向に高電圧が印加される場合、高集積された
素子の周縁にて降伏([lnE^にDOWN)現象がた
びたび発生して半導体素子の正常的な動作が妨害される
問題点があった。
されるのを防止するため、いろいろな方法が試図された
。その第1例として高集積された素子の周縁にある半導
体素子の主接合部の周辺に主接合部の拡散領域と同一型
の不純物を拡散させてフィールドリミッティングリング
をなすことによって半導体素子の降伏電圧を向上させた
。
ほどフィールドリミッティングリングの個数を増加させ
なければならないので、それによる設計がWI! シく
なるという問題点が伴った。
リングを有する従来の高電圧半導体素子の断面図である
。詳細に説明すると、N1基板(5)上にN−エピタキ
シャル成長層(4) を成長させて、その上部に絶縁膜
(2)を1次形成した後、上記N−エピタキシャル成長
層の一定部分にP0不純物を拡散させると共に絶縁M(
2)を2次形成させて、P0拡散領域(3)を形成する
0次に、上記P1拡散領域(3)上に絶縁膜(2)の−
足部分を取り除いた後伝導物質(1)を形成してカソー
ド電極を引出した主接合部を形成する。一方、N0基板
(5)下部には伝導物質(6)を蒸着なしてアノード電
極を引出す。
向のバイアスを印加すると主接合部の周辺に空乏層が発
生するが、−数的にP0拡散領域側面(Cylindr
ical llegion(”B″Region) と
称する)において空乏層がP+拡散領域の下部(Pla
nnerRegion (”八“Ilegion)
と称する)より一層緻密に形成され、空乏層の両端にお
いて発生される強力な電界により降伏現象がビ拡散領域
側面(”B”11egion)にてより容易に発生され
る。これを補完するため、このようなど拡散領域(7お
よび8)のフィールドリミッティングリングを成して主
接合部側面”8“部分にての空乏層領域を拡散させるこ
とによって、これにより強力な電界が発生ずるのを防ぐ
ことになり、ブレーキダウンが発生ずる電圧を高める構
造に形成した。ここで、P0拡散領域の降伏電圧を説明
するための”A゛および“B”部分を包含して鎖線で表
わされた部分を主接合部(Main Junction
Part)と称する0以上の如く、従来のフィールド
リミッティングリングの構造においては、主接合部の降
伏ダウン電圧特性を補償するため、上記の如くフィール
ドリミッティングリング領域を多数で構成して補完した
。
ルドリミッティングリングを設けた構造と設けない構造
を降伏電圧と共に比較するため、主接合部分だけ有する
高電圧用半導体素子と、これにフィールドリミッティン
グリング構造をもった素子間のV−1(電圧−電流)特
性比較グラフ図である第1図(B)を参照すると図面の
如くフィールドリミッティングリングを設けた時、降伏
電圧は増大するのを知ることができる。
ング領域を設けた構造の高電圧用半導体素子にもかかわ
らず、−要改善された半導体技術において要求している
高電圧用の素子としてはブロッキング電圧特性がその限
界性を持ち、その製造方法においても上記のフィールド
リミッティングリングの個数が多くなることによる設計
もまた著しく離しいという問題点があった。
にある半導体素子の主接合部周縁にフィールドプレート
(Field Plate)を絶縁膜上部に一定長さぐ
らい成してカソードTi 4’iとして用いることで、
主接合部のP゛拡散領域とN側領域の接合部にて派生さ
れる空乏9 (depletion 1ayer)領域
を広く拡がるように3導して逆方向降伏電圧を高めて半
導体素子が破壊されるのを防止した。
ことで、半導体素子を高集積させるのに問題があり、ま
た、フィールドの長さが所定の長さ以上になると、それ
以上、降伏電圧が高められなく、高電圧用においては絶
縁膜の厚さが半導体工程上で成し難くても厚さが要求さ
れるという問題点も伴った。
あり、フィールドプレート(Field Plate)
を設けた高電圧用半導体素子の断面図である0図面を察
してみると、N0基板(5)上にN−エピタキシャル成
長層(4) を成長させた後、その上に、ガラス等の絶
縁膜(2) を1次形成した後、P0不純物をN−エピ
タキシャル成長層(4)の−足部分に拡散させると共に
、絶JJIIM(2)を2次形成する。その後に、形成
された上記P0拡散領域(3)上の絶縁膜(2)を一定
部分除いて、その上に図面に示された如く伝導物質(1
) を長く形成した平坦面のフィールドプレート(11
)を形成し、主接合部分の伝導物! (1)上からカソ
ードを設ける一方、N3基板(5,)下部に伝導物質(
6)を、蒸着してアノード電極を引出して高電圧用半導
体素子を構成した。
と、カソードとアノード電極間に印加されるバイアスに
よりN−型エピタキシャル層に電界が発生されて、空乏
層領域はP0拡散領域の側面において一層広くなり、そ
れだけ降伏電圧を向上させた。
てポリシリコン等の伝導物質の平坦面フィールドプレー
トの長さが伸長されると共に伝導物質の厚さが厚くなる
ことによって半導体素子を高集積化させるのに問題が発
生される。また。
接合部の半導体の内部領域に空乏領域が形成されるので
、半導体内部の結晶質によりブロッキングする電圧の大
ぎさが決定されて高電圧動作の安定性を高めるのに問題
があった。
ィールドプレートの長さと、それに対するブロッキング
電圧間の相関グラフである第3図([1)を参考として
察してみると、平坦面フィールドプレート長さに従って
ブロッキング電圧との相互関連を表わしている。すなわ
ち、上記フィールドプレートの長さが所定点LPまでは
ある程度高電圧特性が比例上昇するが、それ以後よりは
長さとは関係なしにブロッキング電圧が一定になること
から知り得るように従来の第2例の構成もまた高電圧特
性を改善するのにはその限界がある。また、第3図(C
)はブロッキング電圧と伝導物質の厚さの相関関係を示
すグラフで、高電圧用の素子においては伝導物質の厚さ
が厚くならなければならないので工程上実現し難いとい
う問題点もある。
の第1および第2例を組合せて成したものであり、すな
わち、高集積された素子の周縁にある半導体素子の主接
合部周辺にフィールドプレートとフィールドリミッティ
ングリングを複合させて構成するが、上記主接合の周辺
は所定の長さだけフィールドプレートをなして、フィー
ルドリミッティングリング領域は拡散工程を利用して半
導体の基板と反対型物質(主接合とは同一性物質)をな
して高電圧用半導体素子を製造した。
ルドリミッティング複合技術においては高電圧用半導体
素子を製造する場合、多面積が所要され、フィールドリ
ミッティングリングの個数が多くなるので、これに対す
る設計が著しく容易でない問題点があり、それに対する
コストも多く要される短所がある。すなわち、第5図は
従来の第1例のフィールドプレート構造と第2例のフィ
ールドリミッティングリングの構造を組合せて構成させ
た従来の第3例を表わした高電圧用半導体素子の断面図
である。参照すると、N゛基板5)上にN−エピタキシ
ャル成長層(4)を成長させ、この上部に絶縁膜(2)
を1次形成した後、上記エピタキシャル成長層(4)に
主接合部およびリミッティングリングのP+拡散領域(
3)および(13)を図面の如く形成すると共に絶縁膜
(2)上の一定部分の絶縁膜(2)を除いた後、伝導物
質(1)を広く形成させてフィールドプレート(11)
を形成し、P3拡散領域(3)上部の伝導物質(1)か
らはカソード電極を引出す、一方、N゛基板5)下部に
伝導物質(6)を蒸着してアノード電極を引出させて半
導体素子を形成する。
リングを形成した第1例の構造と従来のフィールドプレ
ートを形成した第2例の構造を組合せである程度は降伏
ダウン電圧を形成させ得るが、従来の第1および第2実
施例の短所であるフィールドプレートの表面積が広くな
っても高集積化に不利なものと、フィールドリミッティ
ングリングも高電圧に漸時増大するとリングの数を増や
すべき問題点がなおまた残ることになる。
逆方向の降伏電圧を向上させ得るべく成した高電圧用半
導体素子およびその製造方法を供するのに目的がある。
明の第1例によると、従来の主接合部周辺に拡散による
P+拡散領域が形成された部分に、まず半導体エツチン
グ(他のいかなる方法も可能)を利用して所定の深さだ
けエツチングして溝を成した。次に、この形成された溝
の内外部に絶縁膜を成して、その上に伝導物質の浮動電
極を形成して溝フィールドリミッティングリング領域を
設けた。
の第2例によれば、主接合部のP0拡散領域側面に半導
体エツチング技術を利用して所定の渚を成し、この溝内
、外部上に絶縁膜を形成し、上記主接合部と絶縁膜上部
にフィールドフレート用伝導物質の電極を成した。
発明の第3例によれば、従来の主接合部の周辺のフィー
ルドプレート領域の一部とフィールドリミッティングリ
ング領域を半導体エツチング技術を利用して溝を成して
合体した構造である。すなわち、従来のフィールドプレ
ート領域の一部を求める深さだけエツチングさせて溝を
成し、上記のフィールドプレート領域部分に形成された
溝の内、外部と、溝のフィールドリミッティングリング
領域部分に成された溝の内部に絶縁膜をみたした後、上
記フィールドプレート領域部分は主接合部分と等しい電
極を、溝フィールドリミッティングリング領域部分は浮
動された電極をそれぞれ形成させた。
グ量は上記リミッティングリング領域の溝内部の絶uM
にてブロッキングをなす電圧の量を加算することで、従
来のP゛拡散領域により構成されたフィールドリミッテ
ィング構造より本発明による構造はより高い降伏電圧を
得ることができる。
ールドプレートを成すことで、狭い面積に同一な長さの
フィールドプレートを成し得るだけでなく、溝内部の絶
縁膜にてまたブロッキングする電圧の量を大きくし得、
半導体素子の高集積化に寄与し得る。
ト領域はエツチング溝の周辺の長さにより平坦面のフィ
ールドプレートの長さが効果的に縮められるようになり
、フィールドリミッティングリング領域であった部分も
また絶縁膜により電界を緩和させて、従来の技術よりも
電圧ブロッキング効果をより増大させた。なおまた、上
記エツチング溝の上部の浮動電極は従来のフィールドリ
ミッテ・インブリングの特性と等しく効果的に逆行され
ることになり、従来の如くフィールドリミッティングリ
ングを拡散方式により形成しなくてもでき得るので設3
4条件が従来よりも一層効果的に改善され得る。
。
の断面図であり、主接合部および半導体素子の基本構成
は第1図(八)と等しい構造である。しかし、第1図(
A)の主接合部周辺に形成されたフィールドリミッティ
ングリング領域(7および8)の代りに、同図において
は、N−エピタキシャル成長層(4)上に半導体エツチ
ング技術を利用して溝を形成して絶It!膜(2)およ
び浮動電極になる構フィールドリミッティングリングを
形成するため、N9基板(5) にN−エピタキシャル
成長層(4)を形成した後、その上部に絶縁膜(2)を
1次形成する。その後、フィールドリミッティングリン
グ領域となる部分のN−エピタキシャル成長層(4)を
−足部分エッチングして溝を成した後、主接合部のP゛
拡散領域(3)を形成させると共に、絶縁膜(2)を2
次形成させ、P+拡散領域(3)上に一定部分の絶縁膜
(2)を除いて伝導物質(1)を形成した。また、上記
エツチングされた溝の絶縁膜(2)上にだけポリシリコ
ン等の伝導物質を形成した。この時、伝導物質は電気的
に浮動(Floating)されているので、これを浮
動電極(9および10)と称する。
ールドリミッティングリングと同一の役割をなし、浮動
電極の下部の絶縁膜(2)により高電圧ブロッキング能
力が増加される。フィールドリミッティングリングの曲
率半径により高電圧用半導体素子の両端に印加されたバ
イアスにより従来の素子の高電圧ブロッキングの1Vb
lkは、半導体基板内部に空乏された(Deplete
d)電圧Vsubと、フィールドリミッティングリング
領域(7および8)に形成された電圧Vflr(7)合
でVblk= Vsub+Vflrになる反面、本発明
の高電圧ブロッキング量VblkはV、flr (エツ
チング溝上よる電圧)とVsub(基板内部に空乏され
た電圧)の合に絶縁膜(2)用に使用されたガラス(g
lass)にて形成された電圧が付加されて、 Vblk= Vsub+ Vglassとなる。
圧だけ一層高い電圧をブロッキングし得るようになる。
の断面図であり、第3図(^)と等しい方式で、N1基
板(5)の上にN−エピタキシャル成長層(4)を形成
して、1次に絶縁膜(2) を形成した後、主接合部の
ビ拡散領域(3) をN−エピタキシャル成長層(4)
の−足部分に形成した後P3拡散領域(3)側面を所定
の深さにエツチングさせて溝を形成し、そのエツチング
溝上を含んで図示された如く絶!am (2)を2次に
形成する。その後、P6拡散領域(3)上部にて一定部
分に絶縁膜(2)を除いて伝導物質(1)をP+拡散領
域(3)と接続された状態で上記主接合部側面の溝まで
形成してプレート(12)を形成して、P0拡散領域の
上部の伝導物質(1)からカソード電極を引出したもの
である。
、アノード電極を引出して半導体素子を形成1゜る。
導体内部領域に空乏層が形成されて半導体内部の質によ
ってブロッキング電圧の大きさが形成される脆弱性を克
服し、従来のフィールドプレートは本発明によるエツチ
ング溝の周辺に形成されるので、シリコン基板の長さを
短くなし得、チップの大きさを縮めることができ、従来
の技術よりもっと薄い伝導物質の厚さでも高電圧動作に
苅する安定性の高い素子を形成し得る。
題点を補完するために、従来の主接合部の周辺と従来の
フィールドリミッティングリングに該当する部分のP1
拡散領域を所定の深さにエツチングして溝を形成させて
その上に絶縁膜および伝導物質を形成して従来より一居
大きい高電圧をブロッキングし得るようになした。また
、半導体素子の高集積化を成し得るように構成し、従来
には、フィールドリミッティングリングをP+拡散処理
したが、本発明においては、エツチング処理で簡単に遂
行して製造工程においても一層効果的に遂行し得るもの
であり、以下、第6図にて詳細に説明することとする。
を示したものであり、本発明の第2図および第4図にて
記述した第1および第2実施例を組合せて構成させた状
態の断面図である。以下、製造工程を示すと、1基板(
5) 上にN−エピタキシャル成長層(4)を成長させ
て、その上部に絶縁膜(2) を1次に形成した後、図
面に鎖線で示された主接合部N−エピタキシャル成長層
(4)にはP9拡散領域(3)を形成させる。その次に
、P0拡散領域(3)の側面およびこれに所定距離で離
隔された部分に所定の深さでエツチングさせた後、絶縁
膜(2)を芝次形成し、P+拡散領域(3)上の絶縁膜
(2)の−足部分を除いた後に伝導物質(1)を形成し
た。その後、フィールドプレートとフィールドリミッテ
ィング役割を行うように溝の境界地域に”C上記伝導物
質(1)を除いて、P0拡散領域(3)上部の伝導物質
(1)からカソード電極を引出して半導体素子を構成し
た。一方、N゛基板11下部に伝導物質(1)を蒸着さ
せてアノード電極を引出す。
を印加すると、P0拡散領域(3)の側面とN−エピタ
キシャル成長層(4)に発生される空乏層領域は溝の上
部に形成されたフィールドプレート(12)と、また、
離隔された溝の上部の浮動電極(14)と、下部の絶縁
H(2)により広く拡大されるように誘導されるので、
降伏電圧を著しく大ぎく向上させ得ることとなった。
ート領域はエツチングさせた溝の周辺の深さによりフィ
ールドプレートの深さを効果的に縮め得、フィールドリ
ミッティングリング領域に形成された溝の上部の絶縁体
によってブロッキング電圧が付加されて一層高い降伏電
圧を有することになる。
リミッティングリングを形成する技術より一層高い降伏
電圧を有し、設計を行う時、設81マージン(Marg
in)の幅を伸長し得るだけでなく、縮むことになれば
半導体基板の設計が容易になされる。このような設計上
の容易さによる長所の例として、垂直2重拡散MO5F
ET(VerticalDoubla−Diffuse
d MOSFET)の実施例基板の抵抗成分を減らしう
るので、全体的なON抵抗(ON−Resistanc
e)を減らすことになり、電流を増加させる要因となる
ので、本技術を利用した場合、同一チップ寸法(Chi
p 5ize)より高電圧、高電流の高電圧用半導体素
子を形成させ得る。
を向上させることができる。
リミッティングリング(FIELD LIMITING
RING)を設けた第1例を示す断面図、第1図(B)
は従来の高電圧用半導体素子においてフィールドリミッ
ティングリングを設けた時と、なさなかった時の降伏電
圧特性比較グラフを示す図、 第2図は本発明による高電圧用半導体素子の第1実施例
であり、浮動電極(FLOATING ELECTRO
DE)を設けた状態の断面図、 第3図(八)は従来の高電圧用半導体素子のフィールド
プレートを設けた第2例であり、主接合部にフィールド
プレート(FIELD PLATE) に成した状態
の断面図、 第3図(B)は第3図(八)の高電圧用半導体素子の主
接合部に設けたフィールドプレートの長さと、それに対
するブロッキング電圧間の相関グラフを示す図、 第3図(C)はブロッキング電圧と伝導物質の厚さとの
相関関係を表わすグラフを示す図、第4図は本発明によ
る高電圧用半導体素子の第2実施例の断面図、 第5図は従来の高電圧用半導体素子の第3例であり、従
来のフィールドリミッティングリング構造の第2例を組
合せて成した状態の断面図、第6図は本発明による高電
圧用半導体素子の第3実施例であり、本発明の第1およ
び第2実施例を組合せて構成させた状態の断面図である
。 l・・・伝導物質、 2・・・絶縁膜、 3・・・ピ拡散領域、 4・・・N−エピタキシャルプレート成長層、5・・・
N+基板、 6・・・伝導物質、 7.8.13・・・フィールドリミッティングリング領
域、 9、lO・・・浮動電極、 11.12 ・・・フィールドプレート。
Claims (1)
- 【特許請求の範囲】 1)アノード電極が接続されたN^+シリコン基板の上
部にN^−エピタキシャル層を成長して、上記N^−エ
ピタキシャル層の一定部分に形成されたP^+拡散領域
の上部に絶縁膜を形成し、上記P^+拡散領域の上部に
形成された絶縁膜の一定部分を除いて、カソード電極用
伝導物質を形成した主接合部を構成し、上記主接合部の
周辺のN^−エピタキシャル層上にはフィールドリミッ
ティングリングを所定間隔で離隔させて形成した高電圧
用半導体素子において、 上記主接合部周辺の上記フィールドリミッティングリン
グは上記N^−エピタキシャル層に複数のエッチング溝
を形成した状態にて、上記エッチング溝の上に絶縁膜を
形成して、上記エッチング溝の上部の絶縁膜の上部には
伝導物質でなる浮動電極を形成した構造からなることを
特徴とする高電圧用半導体素子。 2)上記絶縁膜はガラス(glass)等の絶縁体であ
ることを特徴とする特許請求の範囲第1項に記載の高電
圧用半導体素子。 3)上記浮動電極がポリシリコンであることを特徴とす
る特許請求の範囲第1項に記載の高電圧用半導体素子。 4)上記浮動電極は金属を包含することを特徴とする特
許請求の範囲第1項に記載の高電圧用半導体素子。 5)N^+基板上にN^−エピタキシャル成長層を形成
して、その上部に絶縁膜を1次形成させる段階と、 主接合部とフィールドリミッティングリング領域を形成
するように上記エピタキシャル成長層の一定部分にP^
+不純物を拡散させて主接合部用P^+拡散領域とフィ
ールドリミッティングリング用のP^+領域を形成する
と共に絶縁膜を2次形成させる段階と、 主接合部のP^+拡散領域の一定上部の絶縁膜を除いて
伝導物質を形成させる段階と、 上記伝導物質の一定部分を除いてカソード電極を引出し
てN^+基板に伝導物質を形成してアノード電極を引出
す段階でなる高電圧用半導体素子の製造方法において、 上記フィールドリミッティングリング用のP^+拡散領
域をフィールドリミッティングリング用の溝で構成する
ために、 上記エピタキシャル成長層に絶縁膜を一段階で形成し、
上記N^−エピタキシャル層のフィールドリミッティン
グリング形成部分をエッチングして溝を形成する段階と
、 上記主接合部にP^+拡散領域を形成すると共に絶縁膜
を全体的に2次形成する段階と、 主接合部のP^+拡散領域の上部の絶縁膜を一定部分除
いた後、伝導物質を全体的に形成する段階と、 主接合部とエッチング溝の上部の伝導物質を残して一定
部分を除いて上記エッチングの上部に浮動電極を形成す
る段階と、 上記伝導物質よりカソード電極を引出し、N^+基板の
下部に伝導物質を蒸着してアノード電極を形成する段階
でなることを特徴とする高電圧用半導体素子の製造方法
。 6)アノード電極が接続されるN^+シリコン基板の上
部にN^−エピタキシャル層を形成し、上記N^−エピ
タキシャル層の一定部分に形成されたP^+拡散領域の
上部に絶縁膜を形成し、上記P^+拡散領域の上部に形
成された絶縁膜の一定部分を除いてカソード電極用の伝
導物質と接続されるようになした主接合部を形成し、上
記伝導物質は主接合部の周辺に所定の長さで広く形成さ
せてフィールドプレートが形成されるように構成した高
電圧用半導体素子において、 上記主接合部のP^+拡散領域の一側面と重なるように
上記N^−エピタキシャル層に所定の深さでエッチング
溝を形成させた状態にて、このエッチング溝の上部まで
上記伝導物質のフィールドプレートを形成して、上記フ
ィールドプレートの下部には絶縁膜が形成される構造で
あることを特徴とする高電圧用半導体素子。 7)上記主接合部のP^+拡散領域と重なるように形成
されたエッチング溝の上部に構成されたフィールドブレ
ード周辺のN^−エピタキシャル上層に、所定の深さで
エッチング溝を形成して、その上に絶縁膜を形成させた
状態にて上記エッチングの上部の絶縁膜の上部に伝導物
質でなる浮動電極を形成した構造を包含することを特徴
とする特許請求の範囲第6項に記載の高電圧用半導体素
子。 8)上記絶縁膜はガラス等の絶縁体であることを特徴と
する特許請求の範囲第6項または第7項に記載の高電圧
用半導体素子。 9)上記浮動電極がポリシリコンであることを特徴とす
る特許請求の範囲第7項に記載の高電圧用半導体素子。 10)上記浮動電極が金属であることを特徴とする特許
請求の範囲第7項に記載の高電圧用半導体素子。 11)N^+基板上にN^−エピタキシャル成長層を形
成し、その上部に絶縁膜を1次形成する段階と、主接合
部のP^+拡散領域を上記N^−エピタキシャル成長層
の一定部分に形成すると共に絶縁膜を2次形成する段階
と、 上記主接合部のP^+拡散領域上の絶縁膜の一定部分を
除き、その上に伝導物質を形成してP^+拡散領域と接
続させ、上記伝導物質の一側面を主接合部の周辺に所定
の長さで広く形成させてフィールドプレートを形成する
段階と、 上記伝導物質よりカソード電極を引出し、N^+基板の
下部に伝導物質を蒸着させてアノード電極を引出す段階
でなる高電圧用半導体素子の製造方法において、 上記主接合部のP^+拡散領域の一側面をエッチングし
、このエッチング溝の上部にフィールドプレートを形成
するために、 上記絶縁膜を2次形成する段階の後に、上記主接合部の
P^+拡散領域の一側面と重なるように上記N^−エピ
タキシャル層をエッチングして溝を形成する段階と、 上記全領域の上部に絶縁膜を形成して上記主接合部のP
^+拡散領域の上部の絶縁膜を一定部分除く段階と、 上記絶縁股上に伝導物質を形成して、主接合部のP^+
拡散領域と接続させてエッチング溝の上部までの伝導物
質を残して除く段階と、 上記伝導物質よりカソード電極を引出し、N^+基板下
部に伝導物質を蒸着してアノード電極を形成する段階で
なることを特徴とする高電圧用半導体素子の製造方法。 12)上記エッチング溝の上部に形成されたフィールド
プレート側面に溝フィールドリミッティングリングを形
成するために、 上記主接合部のP^+拡散領域の一側面と重なるように
上記N^−エピタキシャル層をエッチングして溝を形成
する段階と、同時に、上記エッチング溝の上部に形成さ
れたフィールドプレートから所定の距離で離隔された部
分のN^−エピタキシャル層にもエッチング溝を形成す
る段階と、 上記全領域の上部に絶縁膜を形成して上記主接合部のP
^+拡散領域の上部の絶縁膜を一定部分除く段階と、 上記絶縁膜が除かれた主接合部のP^+拡散領域、フィ
ールドプレートが形成されるエッチング溝およびこれに
隔離された溝フィールドリミッティングリング形成用の
エッチング溝の上部の全領域に伝導物質を形成する段階
と、 上記主接合部のP^+拡散領域の上部から、その一側面
のエッチング溝の上部までと、上記溝のフィールドリミ
ッティングリング形成用のエッチング溝上部の伝導物質
を残して一定部分を除く段階と、 上記伝導物質よりカソード電極を引出し、N^+基板下
部に伝導物質を蒸着してアノード電極を形成する段階と
を包含することを特徴とする特許請求の範囲第11項に
記載の高電圧用半導体素子の製造方法。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880007207A KR910004316B1 (ko) | 1988-06-16 | 1988-06-16 | 고전압용 반도체 소자 및 그 제조방법 |
KR1019880007208A KR910004317B1 (ko) | 1988-06-16 | 1988-06-16 | 고전압용 반도체 소자 및 그 제조방법 |
KR1988-7208 | 1988-06-16 | ||
KR1988-7206 | 1988-06-16 | ||
KR1019880007206A KR920000631B1 (ko) | 1988-06-16 | 1988-06-16 | 고전압용 반도체 소자 및 그 제조방법 |
KR1988-7207 | 1988-06-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02125468A true JPH02125468A (ja) | 1990-05-14 |
JPH0715988B2 JPH0715988B2 (ja) | 1995-02-22 |
Family
ID=27348546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14857689A Expired - Fee Related JPH0715988B2 (ja) | 1988-06-16 | 1989-06-13 | 高電圧用半導体素子およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5003372A (ja) |
JP (1) | JPH0715988B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094045A (ja) * | 2000-09-18 | 2002-03-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003158258A (ja) * | 2001-11-26 | 2003-05-30 | Hitachi Ltd | フィールドプレートを備えた半導体装置 |
JP2007250912A (ja) * | 2006-03-16 | 2007-09-27 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2011103478A (ja) * | 2010-12-24 | 2011-05-26 | Renesas Electronics Corp | 半導体装置および電力変換装置 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2666174B1 (fr) * | 1990-08-21 | 1997-03-21 | Sgs Thomson Microelectronics | Composant semiconducteur haute tension a faible courant de fuite. |
US5233215A (en) * | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
JP2837033B2 (ja) * | 1992-07-21 | 1998-12-14 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US5545915A (en) * | 1995-01-23 | 1996-08-13 | Delco Electronics Corporation | Semiconductor device having field limiting ring and a process therefor |
KR0175277B1 (ko) | 1996-02-29 | 1999-02-01 | 김광호 | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 |
KR19980055023A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 필드영역에 트렌치를 가지는 모스트랜지스터 |
KR100285701B1 (ko) * | 1998-06-29 | 2001-04-02 | 윤종용 | 트렌치격리의제조방법및그구조 |
JP2002533934A (ja) * | 1998-12-18 | 2002-10-08 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 出力半導体構造素子 |
US6617652B2 (en) * | 2001-03-22 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | High breakdown voltage semiconductor device |
TWI278090B (en) * | 2004-10-21 | 2007-04-01 | Int Rectifier Corp | Solderable top metal for SiC device |
US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
US7834376B2 (en) | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US8368165B2 (en) | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
JP2009545885A (ja) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | SiCショットキーダイオード用モリブデンバリア金属および製造方法 |
CN102637719A (zh) * | 2011-02-10 | 2012-08-15 | 上海宏力半导体制造有限公司 | 半导体结构及其制备方法 |
DE102014005879B4 (de) * | 2014-04-16 | 2021-12-16 | Infineon Technologies Ag | Vertikale Halbleitervorrichtung |
JP2016152255A (ja) * | 2015-02-16 | 2016-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4009483A (en) * | 1974-04-04 | 1977-02-22 | Motorola, Inc. | Implementation of surface sensitive semiconductor devices |
GB2011178B (en) * | 1977-12-15 | 1982-03-17 | Philips Electronic Associated | Fieldeffect devices |
JPS5635463A (en) * | 1979-08-31 | 1981-04-08 | Toshiba Corp | Semiconductor device |
US4399449A (en) * | 1980-11-17 | 1983-08-16 | International Rectifier Corporation | Composite metal and polysilicon field plate structure for high voltage semiconductor devices |
US4412242A (en) * | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
JPS57160159A (en) * | 1981-03-28 | 1982-10-02 | Toshiba Corp | High breakdown voltage planar type semiconductor device |
-
1989
- 1989-06-09 US US07/364,624 patent/US5003372A/en not_active Expired - Lifetime
- 1989-06-13 JP JP14857689A patent/JPH0715988B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094045A (ja) * | 2000-09-18 | 2002-03-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4667572B2 (ja) * | 2000-09-18 | 2011-04-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2003158258A (ja) * | 2001-11-26 | 2003-05-30 | Hitachi Ltd | フィールドプレートを備えた半導体装置 |
JP4684505B2 (ja) * | 2001-11-26 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置および電力変換装置 |
JP2007250912A (ja) * | 2006-03-16 | 2007-09-27 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2011103478A (ja) * | 2010-12-24 | 2011-05-26 | Renesas Electronics Corp | 半導体装置および電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
US5003372A (en) | 1991-03-26 |
JPH0715988B2 (ja) | 1995-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02125468A (ja) | 高電圧用半導体素子およびその製造方法 | |
US6888195B2 (en) | Semiconductor device with alternating conductivity type layers having different vertical impurity concentration profiles | |
JP5527958B2 (ja) | 電圧吸収エッジを有するpn接合を含むSiC半導体装置 | |
US11552172B2 (en) | Silicon carbide device with compensation layer and method of manufacturing | |
KR100884077B1 (ko) | 트렌치 쇼트키 정류기 | |
US6770539B2 (en) | Vertical type MOSFET and manufacturing method thereof | |
US5731627A (en) | Power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability | |
US8058682B2 (en) | Semiconductor device | |
US6404032B1 (en) | Semiconductor device | |
JP3634848B2 (ja) | 電力用半導体素子 | |
JP2003273355A (ja) | 半導体素子およびその製造方法 | |
US20060205196A1 (en) | Vertical unipolar component | |
ITMI970094A1 (it) | Substrato epitassiale di concentrazione graduata per dispositivo a semiconduttori avente una diffusione di completamento della | |
JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
JPH04321274A (ja) | ショットキバリア半導体装置 | |
JP2003273127A (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR100689918B1 (ko) | 유전체 분리형 반도체 장치 및 그 제조 방법 | |
JP5996611B2 (ja) | 横チャネル領域を有する接合型電界効果トランジスタセル | |
US7019358B2 (en) | High voltage semiconductor device having an increased breakdown voltage relative to its on-resistance | |
US7129542B2 (en) | High voltage semiconductor device having high breakdown voltage and method of fabricating the same | |
EP0547030A2 (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
JP3144527B2 (ja) | 高濃度pn接合面を有する半導体装置の製造方法 | |
KR100298573B1 (ko) | 플레이너형트라이악소자 | |
JPH02142184A (ja) | 半導体装置及びその製造方法 | |
KR0163925B1 (ko) | 반도체 장치의 접합 마감 구조 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |