JPH02125468A - 高電圧用半導体素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、高い降伏電圧を有するように構成された高電
圧用半導体素子およびその製造方法に関するもので、特
に高電圧用半導体素子の主接合部の周辺に半導体エツチ
ング（ＥＬｃｈｉｎｇ）技術によりエツチング溝を成し
、その上部にフィールドフレートおよび溝フィールドリ
ミッティングリング（Ｇｒｏｏｖａ　Ｆｉｅｌｄ　Ｌｉ
ＩＩｌｉｔｉｎｇ　Ｒｉｎｇ）形成して降伏電圧を大き
くするように構成した半導体素子およびその製造方法に
関するものである。

［従来の技術および問題点］ 一般的に、高電圧および高電流用半導体素子を成すため
には、数万個のＰ−Ｎ接合をシリコン（Ｓｉｌｉｃｏｎ
）板に並列に配列して構成するが、このような構造にお
いても逆方向に高電圧が印加される場合、高集積された
素子の周縁にて降伏（［ｌｎＥ＾にＤＯＷＮ）現象がた
びたび発生して半導体素子の正常的な動作が妨害される
問題点があった。

従来には、上記の半導体素子が降伏電圧によって誤動作
されるのを防止するため、いろいろな方法が試図された
。その第１例として高集積された素子の周縁にある半導
体素子の主接合部の周辺に主接合部の拡散領域と同一型
の不純物を拡散させてフィールドリミッティングリング
をなすことによって半導体素子の降伏電圧を向上させた
。

しかしながら、このような方法は、高電圧になればなる
ほどフィールドリミッティングリングの個数を増加させ
なければならないので、それによる設計がＷＩ！　シく
なるという問題点が伴った。

すなわち、５を図（Ａ）は、フィールドリミッティング
リングを有する従来の高電圧半導体素子の断面図である
。詳細に説明すると、Ｎ１基板（５）上にＮ−エピタキ
シャル成長層（４）　を成長させて、その上部に絶縁膜
（２）を１次形成した後、上記Ｎ−エピタキシャル成長
層の一定部分にＰ０不純物を拡散させると共に絶縁Ｍ（
２）を２次形成させて、Ｐ０拡散領域（３）を形成する
０次に、上記Ｐ１拡散領域（３）上に絶縁膜（２）の−
足部分を取り除いた後伝導物質（１）を形成してカソー
ド電極を引出した主接合部を形成する。一方、Ｎ０基板
（５）下部には伝導物質（６）を蒸着なしてアノード電
極を引出す。

ここにおいて、上記カソードおよびアノード電極に逆方
向のバイアスを印加すると主接合部の周辺に空乏層が発
生するが、−数的にＰ０拡散領域側面（Ｃｙｌｉｎｄｒ
ｉｃａｌ　ｌｌｅｇｉｏｎ（”Ｂ″Ｒｅｇｉｏｎ）　と
称する）において空乏層がＰ＋拡散領域の下部（Ｐｌａ
ｎｎｅｒＲｅｇｉｏｎ　（”八“Ｉｌｅｇｉｏｎ）　　
と称する）より一層緻密に形成され、空乏層の両端にお
いて発生される強力な電界により降伏現象がビ拡散領域
側面（”Ｂ”１１ｅｇｉｏｎ）にてより容易に発生され
る。これを補完するため、このようなど拡散領域（７お
よび８）のフィールドリミッティングリングを成して主
接合部側面”８“部分にての空乏層領域を拡散させるこ
とによって、これにより強力な電界が発生ずるのを防ぐ
ことになり、ブレーキダウンが発生ずる電圧を高める構
造に形成した。ここで、Ｐ０拡散領域の降伏電圧を説明
するための”Ａ゛および“Ｂ”部分を包含して鎖線で表
わされた部分を主接合部（Ｍａｉｎ　Ｊｕｎｃｔｉｏｎ
　Ｐａｒｔ）と称する０以上の如く、従来のフィールド
リミッティングリングの構造においては、主接合部の降
伏ダウン電圧特性を補償するため、上記の如くフィール
ドリミッティングリング領域を多数で構成して補完した
。

参考として、従来の高電圧用半導体素子においてフィー
ルドリミッティングリングを設けた構造と設けない構造
を降伏電圧と共に比較するため、主接合部分だけ有する
高電圧用半導体素子と、これにフィールドリミッティン
グリング構造をもった素子間のＶ−１（電圧−電流）特
性比較グラフ図である第１図（Ｂ）を参照すると図面の
如くフィールドリミッティングリングを設けた時、降伏
電圧は増大するのを知ることができる。

しかし、このような従来のフィールドリミッティングリ
ング領域を設けた構造の高電圧用半導体素子にもかかわ
らず、−要改善された半導体技術において要求している
高電圧用の素子としてはブロッキング電圧特性がその限
界性を持ち、その製造方法においても上記のフィールド
リミッティングリングの個数が多くなることによる設計
もまた著しく離しいという問題点があった。

また、従来技術の第２例では、高集積された素子の周縁
にある半導体素子の主接合部周縁にフィールドプレート
（Ｆｉｅｌｄ　Ｐｌａｔｅ）を絶縁膜上部に一定長さぐ
らい成してカソードＴｉ　４’ｉとして用いることで、
主接合部のＰ゛拡散領域とＮ側領域の接合部にて派生さ
れる空乏９　（ｄｅｐｌｅｔｉｏｎ　１ａｙｅｒ）領域
を広く拡がるように３導して逆方向降伏電圧を高めて半
導体素子が破壊されるのを防止した。

しかしこれもまた、フィールドプレート長さが伸長する
ことで、半導体素子を高集積させるのに問題があり、ま
た、フィールドの長さが所定の長さ以上になると、それ
以上、降伏電圧が高められなく、高電圧用においては絶
縁膜の厚さが半導体工程上で成し難くても厚さが要求さ
れるという問題点も伴った。

すなわち、第３図（Ａ）は、従来の技術による第２例で
あり、フィールドプレート（Ｆｉｅｌｄ　Ｐｌａｔｅ）
を設けた高電圧用半導体素子の断面図である０図面を察
してみると、Ｎ０基板（５）上にＮ−エピタキシャル成
長層（４）　を成長させた後、その上に、ガラス等の絶
縁膜（２）　を１次形成した後、Ｐ０不純物をＮ−エピ
タキシャル成長層（４）の−足部分に拡散させると共に
、絶ＪＪＩＩＭ（２）を２次形成する。その後に、形成
された上記Ｐ０拡散領域（３）上の絶縁膜（２）を一定
部分除いて、その上に図面に示された如く伝導物質（１
）　を長く形成した平坦面のフィールドプレート（１１
）を形成し、主接合部分の伝導物！　（１）上からカソ
ードを設ける一方、Ｎ３基板（５，）下部に伝導物質（
６）を、蒸着してアノード電極を引出して高電圧用半導
体素子を構成した。

このようにフィールドプレート（１１）を長く形成する
と、カソードとアノード電極間に印加されるバイアスに
よりＮ−型エピタキシャル層に電界が発生されて、空乏
層領域はＰ０拡散領域の側面において一層広くなり、そ
れだけ降伏電圧を向上させた。

しかし、このような従来の構造は高電圧用の素子におい
てポリシリコン等の伝導物質の平坦面フィールドプレー
トの長さが伸長されると共に伝導物質の厚さが厚くなる
ことによって半導体素子を高集積化させるのに問題が発
生される。また。

カソードとアノード電極に印加されるバイアスにより主
接合部の半導体の内部領域に空乏領域が形成されるので
、半導体内部の結晶質によりブロッキングする電圧の大
ぎさが決定されて高電圧動作の安定性を高めるのに問題
があった。

参考までに、高電圧用半導体素子の主接合部に設けたフ
ィールドプレートの長さと、それに対するブロッキング
電圧間の相関グラフである第３図（［１）を参考として
察してみると、平坦面フィールドプレート長さに従って
ブロッキング電圧との相互関連を表わしている。すなわ
ち、上記フィールドプレートの長さが所定点ＬＰまでは
ある程度高電圧特性が比例上昇するが、それ以後よりは
長さとは関係なしにブロッキング電圧が一定になること
から知り得るように従来の第２例の構成もまた高電圧特
性を改善するのにはその限界がある。また、第３図（Ｃ
）はブロッキング電圧と伝導物質の厚さの相関関係を示
すグラフで、高電圧用の素子においては伝導物質の厚さ
が厚くならなければならないので工程上実現し難いとい
う問題点もある。

また、従来技術の第３例は、前述にて説明した従来技術
の第１および第２例を組合せて成したものであり、すな
わち、高集積された素子の周縁にある半導体素子の主接
合部周辺にフィールドプレートとフィールドリミッティ
ングリングを複合させて構成するが、上記主接合の周辺
は所定の長さだけフィールドプレートをなして、フィー
ルドリミッティングリング領域は拡散工程を利用して半
導体の基板と反対型物質（主接合とは同一性物質）をな
して高電圧用半導体素子を製造した。

しかし、このような従来のフィールドプレートとフィー
ルドリミッティング複合技術においては高電圧用半導体
素子を製造する場合、多面積が所要され、フィールドリ
ミッティングリングの個数が多くなるので、これに対す
る設計が著しく容易でない問題点があり、それに対する
コストも多く要される短所がある。すなわち、第５図は
従来の第１例のフィールドプレート構造と第２例のフィ
ールドリミッティングリングの構造を組合せて構成させ
た従来の第３例を表わした高電圧用半導体素子の断面図
である。参照すると、Ｎ゛基板５）上にＮ−エピタキシ
ャル成長層（４）を成長させ、この上部に絶縁膜（２）
を１次形成した後、上記エピタキシャル成長層（４）に
主接合部およびリミッティングリングのＰ＋拡散領域（
３）および（１３）を図面の如く形成すると共に絶縁膜
（２）上の一定部分の絶縁膜（２）を除いた後、伝導物
質（１）を広く形成させてフィールドプレート（１１）
を形成し、Ｐ３拡散領域（３）上部の伝導物質（１）か
らはカソード電極を引出す、一方、Ｎ゛基板５）下部に
伝導物質（６）を蒸着してアノード電極を引出させて半
導体素子を形成する。

しかし、上記の構造は従来のフィールドリミッティング
リングを形成した第１例の構造と従来のフィールドプレ
ートを形成した第２例の構造を組合せである程度は降伏
ダウン電圧を形成させ得るが、従来の第１および第２実
施例の短所であるフィールドプレートの表面積が広くな
っても高集積化に不利なものと、フィールドリミッティ
ングリングも高電圧に漸時増大するとリングの数を増や
すべき問題点がなおまた残ることになる。

従って、本発明は、上記の従来技術の問題点を解決して
逆方向の降伏電圧を向上させ得るべく成した高電圧用半
導体素子およびその製造方法を供するのに目的がある。

［課題を解決するための手段］ すなわち、従来の第１例の問題を解決するために、本発
明の第１例によると、従来の主接合部周辺に拡散による
Ｐ＋拡散領域が形成された部分に、まず半導体エツチン
グ（他のいかなる方法も可能）を利用して所定の深さだ
けエツチングして溝を成した。次に、この形成された溝
の内外部に絶縁膜を成して、その上に伝導物質の浮動電
極を形成して溝フィールドリミッティングリング領域を
設けた。

また、従来の第２例の問題点を解決するために、本発明
の第２例によれば、主接合部のＰ０拡散領域側面に半導
体エツチング技術を利用して所定の渚を成し、この溝内
、外部上に絶縁膜を形成し、上記主接合部と絶縁膜上部
にフィールドフレート用伝導物質の電極を成した。

さらにまた、従来の第３例の問題点を解決するため、本
発明の第３例によれば、従来の主接合部の周辺のフィー
ルドプレート領域の一部とフィールドリミッティングリ
ング領域を半導体エツチング技術を利用して溝を成して
合体した構造である。すなわち、従来のフィールドプレ
ート領域の一部を求める深さだけエツチングさせて溝を
成し、上記のフィールドプレート領域部分に形成された
溝の内、外部と、溝のフィールドリミッティングリング
領域部分に成された溝の内部に絶縁膜をみたした後、上
記フィールドプレート領域部分は主接合部分と等しい電
極を、溝フィールドリミッティングリング領域部分は浮
動された電極をそれぞれ形成させた。

［作　用］ 従って、本発明の第１例によれば全体の電圧ブロッキン
グ量は上記リミッティングリング領域の溝内部の絶ｕＭ
にてブロッキングをなす電圧の量を加算することで、従
来のＰ゛拡散領域により構成されたフィールドリミッテ
ィング構造より本発明による構造はより高い降伏電圧を
得ることができる。

また、本発明の第２例によれば、上記の溝に沿ってフィ
ールドプレートを成すことで、狭い面積に同一な長さの
フィールドプレートを成し得るだけでなく、溝内部の絶
縁膜にてまたブロッキングする電圧の量を大きくし得、
半導体素子の高集積化に寄与し得る。

さらに、本発明第３例によれば上記のフィールドプレー
ト領域はエツチング溝の周辺の長さにより平坦面のフィ
ールドプレートの長さが効果的に縮められるようになり
、フィールドリミッティングリング領域であった部分も
また絶縁膜により電界を緩和させて、従来の技術よりも
電圧ブロッキング効果をより増大させた。なおまた、上
記エツチング溝の上部の浮動電極は従来のフィールドリ
ミッテ・インブリングの特性と等しく効果的に逆行され
ることになり、従来の如くフィールドリミッティングリ
ングを拡散方式により形成しなくてもでき得るので設３
４条件が従来よりも一層効果的に改善され得る。

［実施例］ 以下に、添付の図面を参照して本発明の詳細な説明する
。

第２図は本発明による高電圧用半導体素子の第１実施例
の断面図であり、主接合部および半導体素子の基本構成
は第１図（八）と等しい構造である。しかし、第１図（
Ａ）の主接合部周辺に形成されたフィールドリミッティ
ングリング領域（７および８）の代りに、同図において
は、Ｎ−エピタキシャル成長層（４）上に半導体エツチ
ング技術を利用して溝を形成して絶Ｉｔ！膜（２）およ
び浮動電極になる構フィールドリミッティングリングを
形成するため、Ｎ９基板（５）　にＮ−エピタキシャル
成長層（４）を形成した後、その上部に絶縁膜（２）を
１次形成する。その後、フィールドリミッティングリン
グ領域となる部分のＮ−エピタキシャル成長層（４）を
−足部分エッチングして溝を成した後、主接合部のＰ゛
拡散領域（３）を形成させると共に、絶縁膜（２）を２
次形成させ、Ｐ＋拡散領域（３）上に一定部分の絶縁膜
（２）を除いて伝導物質（１）を形成した。また、上記
エツチングされた溝の絶縁膜（２）上にだけポリシリコ
ン等の伝導物質を形成した。この時、伝導物質は電気的
に浮動（Ｆｌｏａｔｉｎｇ）されているので、これを浮
動電極（９および１０）と称する。

本発明により形成された上記溝の内部曲面は従来のフィ
ールドリミッティングリングと同一の役割をなし、浮動
電極の下部の絶縁膜（２）により高電圧ブロッキング能
力が増加される。フィールドリミッティングリングの曲
率半径により高電圧用半導体素子の両端に印加されたバ
イアスにより従来の素子の高電圧ブロッキングの１Ｖｂ
ｌｋは、半導体基板内部に空乏された（Ｄｅｐｌｅｔｅ
ｄ）電圧Ｖｓｕｂと、フィールドリミッティングリング
領域（７および８）に形成された電圧Ｖｆｌｒ（７）合
でＶｂｌｋ＝　Ｖｓｕｂ＋Ｖｆｌｒになる反面、本発明
の高電圧ブロッキング量ＶｂｌｋはＶ、ｆｌｒ　（エツ
チング溝上よる電圧）とＶｓｕｂ（基板内部に空乏され
た電圧）の合に絶縁膜（２）用に使用されたガラス（ｇ
ｌａｓｓ）にて形成された電圧が付加されて、 Ｖｂｌｋ＝　Ｖｓｕｂ＋　Ｖｇｌａｓｓとなる。

結局、本発明によれば従前よりもＶｇｌａｓｓによる電
圧だけ一層高い電圧をブロッキングし得るようになる。

第４図は本発明による高電圧用半導体素子の第２実施例
の断面図であり、第３図（＾）と等しい方式で、Ｎ１基
板（５）の上にＮ−エピタキシャル成長層（４）を形成
して、１次に絶縁膜（２）　を形成した後、主接合部の
ビ拡散領域（３）　をＮ−エピタキシャル成長層（４）
の−足部分に形成した後Ｐ３拡散領域（３）側面を所定
の深さにエツチングさせて溝を形成し、そのエツチング
溝上を含んで図示された如く絶！ａｍ　（２）を２次に
形成する。その後、Ｐ６拡散領域（３）上部にて一定部
分に絶縁膜（２）を除いて伝導物質（１）をＰ＋拡散領
域（３）と接続された状態で上記主接合部側面の溝まで
形成してプレート（１２）を形成して、Ｐ０拡散領域の
上部の伝導物質（１）からカソード電極を引出したもの
である。

方、Ｎ°基板（５）下部に伝導物質（６）を蒸着した後
、アノード電極を引出して半導体素子を形成１゜る。

このような製造法を用いることで、従来の主接合部の半
導体内部領域に空乏層が形成されて半導体内部の質によ
ってブロッキング電圧の大きさが形成される脆弱性を克
服し、従来のフィールドプレートは本発明によるエツチ
ング溝の周辺に形成されるので、シリコン基板の長さを
短くなし得、チップの大きさを縮めることができ、従来
の技術よりもっと薄い伝導物質の厚さでも高電圧動作に
苅する安定性の高い素子を形成し得る。

本発明の第３実施例においては、従来の第３実施例の問
題点を補完するために、従来の主接合部の周辺と従来の
フィールドリミッティングリングに該当する部分のＰ１
拡散領域を所定の深さにエツチングして溝を形成させて
その上に絶縁膜および伝導物質を形成して従来より一居
大きい高電圧をブロッキングし得るようになした。また
、半導体素子の高集積化を成し得るように構成し、従来
には、フィールドリミッティングリングをＰ＋拡散処理
したが、本発明においては、エツチング処理で簡単に遂
行して製造工程においても一層効果的に遂行し得るもの
であり、以下、第６図にて詳細に説明することとする。

第６図は本発明による高電圧用半導体素子の第３実施例
を示したものであり、本発明の第２図および第４図にて
記述した第１および第２実施例を組合せて構成させた状
態の断面図である。以下、製造工程を示すと、１基板（
５）　上にＮ−エピタキシャル成長層（４）を成長させ
て、その上部に絶縁膜（２）　を１次に形成した後、図
面に鎖線で示された主接合部Ｎ−エピタキシャル成長層
（４）にはＰ９拡散領域（３）を形成させる。その次に
、Ｐ０拡散領域（３）の側面およびこれに所定距離で離
隔された部分に所定の深さでエツチングさせた後、絶縁
膜（２）を芝次形成し、Ｐ＋拡散領域（３）上の絶縁膜
（２）の−足部分を除いた後に伝導物質（１）を形成し
た。その後、フィールドプレートとフィールドリミッテ
ィング役割を行うように溝の境界地域に”Ｃ上記伝導物
質（１）を除いて、Ｐ０拡散領域（３）上部の伝導物質
（１）からカソード電極を引出して半導体素子を構成し
た。一方、Ｎ゛基板１１下部に伝導物質（１）を蒸着さ
せてアノード電極を引出す。

ここで、上記のアノード電極とカソード電極にバイアス
を印加すると、Ｐ０拡散領域（３）の側面とＮ−エピタ
キシャル成長層（４）に発生される空乏層領域は溝の上
部に形成されたフィールドプレート（１２）と、また、
離隔された溝の上部の浮動電極（１４）と、下部の絶縁
Ｈ（２）により広く拡大されるように誘導されるので、
降伏電圧を著しく大ぎく向上させ得ることとなった。

このような本発明の構造により、従来のフィールドプレ
ート領域はエツチングさせた溝の周辺の深さによりフィ
ールドプレートの深さを効果的に縮め得、フィールドリ
ミッティングリング領域に形成された溝の上部の絶縁体
によってブロッキング電圧が付加されて一層高い降伏電
圧を有することになる。

また、本発明の技術を利用する場合、従来のフィールド
リミッティングリングを形成する技術より一層高い降伏
電圧を有し、設計を行う時、設８１マージン（Ｍａｒｇ
ｉｎ）の幅を伸長し得るだけでなく、縮むことになれば
半導体基板の設計が容易になされる。このような設計上
の容易さによる長所の例として、垂直２重拡散ＭＯ５Ｆ
ＥＴ（ＶｅｒｔｉｃａｌＤｏｕｂｌａ−Ｄｉｆｆｕｓｅ
ｄ　ＭＯＳＦＥＴ）の実施例基板の抵抗成分を減らしう
るので、全体的なＯＮ抵抗（ＯＮ−Ｒｅｓｉｓｔａｎｃ
ｅ）を減らすことになり、電流を増加させる要因となる
ので、本技術を利用した場合、同一チップ寸法（Ｃｈｉ
ｐ　５ｉｚｅ）より高電圧、高電流の高電圧用半導体素
子を形成させ得る。

［発明の効果］ 以上説明したように本発明によれば、逆方向の降伏電圧
を向上させることができる。

【図面の簡単な説明】

第１図（＾）は従来の高電圧用半導体素子のフィールド
リミッティングリング（ＦＩＥＬＤ　ＬＩＭＩＴＩＮＧ
ＲＩＮＧ）を設けた第１例を示す断面図、第１図（Ｂ）
は従来の高電圧用半導体素子においてフィールドリミッ
ティングリングを設けた時と、なさなかった時の降伏電
圧特性比較グラフを示す図、 第２図は本発明による高電圧用半導体素子の第１実施例
であり、浮動電極（ＦＬＯＡＴＩＮＧ　ＥＬＥＣＴＲＯ
ＤＥ）を設けた状態の断面図、 第３図（八）は従来の高電圧用半導体素子のフィールド
プレートを設けた第２例であり、主接合部にフィールド
プレート（ＦＩＥＬＤ　ＰＬＡＴＥ）　　に成した状態
の断面図、 第３図（Ｂ）は第３図（八）の高電圧用半導体素子の主
接合部に設けたフィールドプレートの長さと、それに対
するブロッキング電圧間の相関グラフを示す図、 第３図（Ｃ）はブロッキング電圧と伝導物質の厚さとの
相関関係を表わすグラフを示す図、第４図は本発明によ
る高電圧用半導体素子の第２実施例の断面図、 第５図は従来の高電圧用半導体素子の第３例であり、従
来のフィールドリミッティングリング構造の第２例を組
合せて成した状態の断面図、第６図は本発明による高電
圧用半導体素子の第３実施例であり、本発明の第１およ
び第２実施例を組合せて構成させた状態の断面図である
。 ｌ・・・伝導物質、 ２・・・絶縁膜、 ３・・・ピ拡散領域、 ４・・・Ｎ−エピタキシャルプレート成長層、５・・・
Ｎ＋基板、 ６・・・伝導物質、 ７．８．１３・・・フィールドリミッティングリング領
域、 ９、ｌＯ・・・浮動電極、 １１．１２　・・・フィールドプレート。

Claims (1)

1. 【特許請求の範囲】 １）アノード電極が接続されたＮ＾＋シリコン基板の上
   部にＮ＾−エピタキシャル層を成長して、上記Ｎ＾−エ
   ピタキシャル層の一定部分に形成されたＰ＾＋拡散領域
   の上部に絶縁膜を形成し、上記Ｐ＾＋拡散領域の上部に
   形成された絶縁膜の一定部分を除いて、カソード電極用
   伝導物質を形成した主接合部を構成し、上記主接合部の
   周辺のＮ＾−エピタキシャル層上にはフィールドリミッ
   ティングリングを所定間隔で離隔させて形成した高電圧
   用半導体素子において、 上記主接合部周辺の上記フィールドリミッティングリン
   グは上記Ｎ＾−エピタキシャル層に複数のエッチング溝
   を形成した状態にて、上記エッチング溝の上に絶縁膜を
   形成して、上記エッチング溝の上部の絶縁膜の上部には
   伝導物質でなる浮動電極を形成した構造からなることを
   特徴とする高電圧用半導体素子。 ２）上記絶縁膜はガラス（ｇｌａｓｓ）等の絶縁体であ
   ることを特徴とする特許請求の範囲第１項に記載の高電
   圧用半導体素子。 ３）上記浮動電極がポリシリコンであることを特徴とす
   る特許請求の範囲第１項に記載の高電圧用半導体素子。 ４）上記浮動電極は金属を包含することを特徴とする特
   許請求の範囲第１項に記載の高電圧用半導体素子。 ５）Ｎ＾＋基板上にＮ＾−エピタキシャル成長層を形成
   して、その上部に絶縁膜を１次形成させる段階と、 主接合部とフィールドリミッティングリング領域を形成
   するように上記エピタキシャル成長層の一定部分にＰ＾
   ＋不純物を拡散させて主接合部用Ｐ＾＋拡散領域とフィ
   ールドリミッティングリング用のＰ＾＋領域を形成する
   と共に絶縁膜を２次形成させる段階と、 主接合部のＰ＾＋拡散領域の一定上部の絶縁膜を除いて
   伝導物質を形成させる段階と、 上記伝導物質の一定部分を除いてカソード電極を引出し
   てＮ＾＋基板に伝導物質を形成してアノード電極を引出
   す段階でなる高電圧用半導体素子の製造方法において、 上記フィールドリミッティングリング用のＰ＾＋拡散領
   域をフィールドリミッティングリング用の溝で構成する
   ために、 上記エピタキシャル成長層に絶縁膜を一段階で形成し、
   上記Ｎ＾−エピタキシャル層のフィールドリミッティン
   グリング形成部分をエッチングして溝を形成する段階と
   、 上記主接合部にＰ＾＋拡散領域を形成すると共に絶縁膜
   を全体的に２次形成する段階と、 主接合部のＰ＾＋拡散領域の上部の絶縁膜を一定部分除
   いた後、伝導物質を全体的に形成する段階と、 主接合部とエッチング溝の上部の伝導物質を残して一定
   部分を除いて上記エッチングの上部に浮動電極を形成す
   る段階と、 上記伝導物質よりカソード電極を引出し、Ｎ＾＋基板の
   下部に伝導物質を蒸着してアノード電極を形成する段階
   でなることを特徴とする高電圧用半導体素子の製造方法
   。 ６）アノード電極が接続されるＮ＾＋シリコン基板の上
   部にＮ＾−エピタキシャル層を形成し、上記Ｎ＾−エピ
   タキシャル層の一定部分に形成されたＰ＾＋拡散領域の
   上部に絶縁膜を形成し、上記Ｐ＾＋拡散領域の上部に形
   成された絶縁膜の一定部分を除いてカソード電極用の伝
   導物質と接続されるようになした主接合部を形成し、上
   記伝導物質は主接合部の周辺に所定の長さで広く形成さ
   せてフィールドプレートが形成されるように構成した高
   電圧用半導体素子において、 上記主接合部のＰ＾＋拡散領域の一側面と重なるように
   上記Ｎ＾−エピタキシャル層に所定の深さでエッチング
   溝を形成させた状態にて、このエッチング溝の上部まで
   上記伝導物質のフィールドプレートを形成して、上記フ
   ィールドプレートの下部には絶縁膜が形成される構造で
   あることを特徴とする高電圧用半導体素子。 ７）上記主接合部のＰ＾＋拡散領域と重なるように形成
   されたエッチング溝の上部に構成されたフィールドブレ
   ード周辺のＮ＾−エピタキシャル上層に、所定の深さで
   エッチング溝を形成して、その上に絶縁膜を形成させた
   状態にて上記エッチングの上部の絶縁膜の上部に伝導物
   質でなる浮動電極を形成した構造を包含することを特徴
   とする特許請求の範囲第６項に記載の高電圧用半導体素
   子。 ８）上記絶縁膜はガラス等の絶縁体であることを特徴と
   する特許請求の範囲第６項または第７項に記載の高電圧
   用半導体素子。 ９）上記浮動電極がポリシリコンであることを特徴とす
   る特許請求の範囲第７項に記載の高電圧用半導体素子。 １０）上記浮動電極が金属であることを特徴とする特許
   請求の範囲第７項に記載の高電圧用半導体素子。 １１）Ｎ＾＋基板上にＮ＾−エピタキシャル成長層を形
   成し、その上部に絶縁膜を１次形成する段階と、主接合
   部のＰ＾＋拡散領域を上記Ｎ＾−エピタキシャル成長層
   の一定部分に形成すると共に絶縁膜を２次形成する段階
   と、 上記主接合部のＰ＾＋拡散領域上の絶縁膜の一定部分を
   除き、その上に伝導物質を形成してＰ＾＋拡散領域と接
   続させ、上記伝導物質の一側面を主接合部の周辺に所定
   の長さで広く形成させてフィールドプレートを形成する
   段階と、 上記伝導物質よりカソード電極を引出し、Ｎ＾＋基板の
   下部に伝導物質を蒸着させてアノード電極を引出す段階
   でなる高電圧用半導体素子の製造方法において、 上記主接合部のＰ＾＋拡散領域の一側面をエッチングし
   、このエッチング溝の上部にフィールドプレートを形成
   するために、 上記絶縁膜を２次形成する段階の後に、上記主接合部の
   Ｐ＾＋拡散領域の一側面と重なるように上記Ｎ＾−エピ
   タキシャル層をエッチングして溝を形成する段階と、 上記全領域の上部に絶縁膜を形成して上記主接合部のＰ
   ＾＋拡散領域の上部の絶縁膜を一定部分除く段階と、 上記絶縁股上に伝導物質を形成して、主接合部のＰ＾＋
   拡散領域と接続させてエッチング溝の上部までの伝導物
   質を残して除く段階と、 上記伝導物質よりカソード電極を引出し、Ｎ＾＋基板下
   部に伝導物質を蒸着してアノード電極を形成する段階で
   なることを特徴とする高電圧用半導体素子の製造方法。 １２）上記エッチング溝の上部に形成されたフィールド
   プレート側面に溝フィールドリミッティングリングを形
   成するために、 上記主接合部のＰ＾＋拡散領域の一側面と重なるように
   上記Ｎ＾−エピタキシャル層をエッチングして溝を形成
   する段階と、同時に、上記エッチング溝の上部に形成さ
   れたフィールドプレートから所定の距離で離隔された部
   分のＮ＾−エピタキシャル層にもエッチング溝を形成す
   る段階と、 上記全領域の上部に絶縁膜を形成して上記主接合部のＰ
   ＾＋拡散領域の上部の絶縁膜を一定部分除く段階と、 上記絶縁膜が除かれた主接合部のＰ＾＋拡散領域、フィ
   ールドプレートが形成されるエッチング溝およびこれに
   隔離された溝フィールドリミッティングリング形成用の
   エッチング溝の上部の全領域に伝導物質を形成する段階
   と、 上記主接合部のＰ＾＋拡散領域の上部から、その一側面
   のエッチング溝の上部までと、上記溝のフィールドリミ
   ッティングリング形成用のエッチング溝上部の伝導物質
   を残して一定部分を除く段階と、 上記伝導物質よりカソード電極を引出し、Ｎ＾＋基板下
   部に伝導物質を蒸着してアノード電極を形成する段階と
   を包含することを特徴とする特許請求の範囲第１１項に
   記載の高電圧用半導体素子の製造方法。